KR20020054682A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20020054682A
KR20020054682A KR1020000083847A KR20000083847A KR20020054682A KR 20020054682 A KR20020054682 A KR 20020054682A KR 1020000083847 A KR1020000083847 A KR 1020000083847A KR 20000083847 A KR20000083847 A KR 20000083847A KR 20020054682 A KR20020054682 A KR 20020054682A
Authority
KR
South Korea
Prior art keywords
metal wiring
forming
interlayer insulating
trench
insulating film
Prior art date
Application number
KR1020000083847A
Other languages
English (en)
Other versions
KR100635872B1 (ko
Inventor
권성수
권병호
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000083847A priority Critical patent/KR100635872B1/ko
Publication of KR20020054682A publication Critical patent/KR20020054682A/ko
Application granted granted Critical
Publication of KR100635872B1 publication Critical patent/KR100635872B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다마신 ( damascene ) 공정을 이용한 금속배선 형성공정시 디싱 ( dishing ) 현상 및 부식 ( erosion ) 현상을 방지하며 금속배선을 형성하기 위하여, 반도체기판 상에 층간절연막을 형성하고 상기 층간절연막의 금속배선으로 예정된 영역 상측에 도트패턴 형태로 상기 층간절연막을 남기는 트렌치를 형성한 다음, 상기 트렌치를 매립하는 금속배선 물질층으로 전체표면상부에 증착하고 이를 평탄화식각하여 금속배선을 형성하는 공정으로 후속공정을 용이하게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 형성방법{A method for forming a metal line of semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 특히 다마신 (damascene ) 공정을 이용한 금속배선 형성공정시 디싱 ( dishing ) 현상 및 부식 ( erosion ) 현상을 방지하며 금속배선을 형성할 수 있도록 하는 기술에 관한 것이다.
일반적으로 반도체 메모리 소자는 하나의 캐패시터와 하나의 트랜지스터로 구성한다.
그리고, 상기 하나의 캐패시터와 하나의 트랜지스터를 회로적으로 구동시키기 위하여 금속배선을 필요로 한다.
종래기술에 따른 금속배선 형성방법은, 반도체기판 상부에 워드라인, 비트라인 및 캐패시터가 구비되는 하부절연층을 형성하고 그 상부에 금속배선 물질을 형성한 다음, 이를 패터닝하여 금속배선을 형성하고 층간절연막을 형성하였다.
그러나, 반도체소자가 고집적화되어 미세화된 금속배선을 형성하게 됨에 따라 금속배선 마스크를 이용한 식각공정으로 금속배선을 형성하는 것은 예정된 크기의 패턴을 형성할 수 없게 되었다.
최근에는 고집적화에 충분한 미세패턴을 형성할 수 있도록 층간절연막을 먼저 형성하고 금속배선이 형성될 영역의 상기 층간절연막을 식각하고 상기 층간절연막의 식각된 부분을 금속배선 물질로 매립하는 다마신 방법으로 금속배선을 형성하였다.
도 1a 및 도 1b 는 종래기술의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도로서, 도 1b 는 상기 도 1a 의 선 ⓐ-ⓐ 에 따라 형성된 금속배선을 도시한 것이다.
도 1a 및 도 1b를 참조하면, 반도체기판(도시안됨) 상에 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 상기 하부절연층 상부에 층간절연막(도시안됨)을 형성한다.
그리고, 금속배선 콘택마스크 및 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 금속배선이 형성될 영역의 층간절연막을 식각한다.
그 다음, 상기 층간절연막 간을 매립하는 금속배선 물질층인 구리층을 전체표면상부에 형성한다.
그리고, 상기 금속배선 물질층을 CMP 하여 상기 층간절연막 간을 매립하는 금속배선(11)을 구리층으로 형성한다.
그러나, 상기 금속배선(11)은 절연특성을 향상시키기 위하여 상기 층간절연막 상부의 금속배선 물질층을 완전히 제거하는 과도식각공정으로 과도식각되어 상기 층간절연막(13)와 단차를 갖게 되는 디싱 ( dishing ) 현상이 유발된다.
도 2a 및 도 2b 는 종래기술의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도로서, 도 2b 는 상기 도 2a 의 선 ⓑ-ⓑ 에 따라 형성된 금속배선을 도시한 것이다.
도 2a 및 도 2b를 참조하면, 반도체기판(도시안됨) 상에 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 상기 하부절연층 상부에 층간절연막(17)을 형성한다.
그리고, 금속배선 콘택마스크 및 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 금속배선이 형성될 영역의 층간절연막(17)을 식각한다.
이때, 상기 금속배선으로 예정된 영역의 식각공정은 라인/스페이스 형태로 금속배선을 형성할 수 있도록 상기 층간절연막(17)에 다수의 트렌치가 구비되는 형태로 형성한 것이다.
그 다음, 상기 층간절연막(17)에 형성된 트렌치를 매립하는 금속배선 물질층(15)인 구리층을 전체표면상부에 형성한다.
그리고, 상기 금속배선 물질층을 CMP 하여 상기 층간절연막 간을 매립하는 금속배선을 구리층으로 형성하되, 라인/스페이스 형태로 형성한다.
그러나, 상기 금속배선 물질층(15)은 이웃한 산화막, 즉 층간절연막(17)의 반응으로 부식 ( erosion ) 현상이 유발되어 평탄화되지 못한 상부구조를 형성하게 된다.
상기한 바와같이 종래기술에 따른 반도체소자의 금속배선 형성방법은, 다마신 방법으로 금속배선을 형성하는 경우 디싱이나 부식 현상으로 인하여 평탄화된 상부구조로 형성하기 어려워 후속공정을 어렵게 하고 그에 따른 반도체소자의 특성 및 신뢰성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 다마신 공정을 이용한 금속배선 형성공정시 평탄화된 상부구조를 형성할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b 는 종래기술의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.
도 2a 및 도 2b 는 종래기술의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.
도 3a 및 도 3b 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.
도 4a 및 도 4b 는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,15,21,31 : 금속배선17,23,35 : 층간절연막
33 : 보조패턴
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,
반도체기판 상에 층간절연막을 형성하는 공정과,
상기 층간절연막의 금속배선으로 예정된 영역 상측에 도트패턴 형태로 상기 층간절연막을 남기는 트렌치를 형성하는 공정과,
상기 트렌치를 매립하는 금속배선 물질층으로 전체표면상부에 증착하고 이를 평탄화식각하여 금속배선을 형성하는 공정을 포함하는 것을 제1특징으로 한다.
그리고, 금속배선으로 예정된 영역의 층간절연막에 라인/스페이스 형태의 트렌치를 형성하는 동시에 상기 금속배선으로 예정된 영역을 제외한 층간절연막의 도트 형태의 트렌치를 형성하는 공정과,
상기 트렌치 들을 매립하는 금속배선 물질층을 전체표면상부에 증착하는 공정과,
상기 금속배선 물질층을 평탄화시키는 공정을 포함하는 것을 제2특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 3a 및 도 3b 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 도 3b 는 상기 도 3a 의 선 ⓒ-ⓒ 에 따라 형성된 금속배선을 도시한 것이다.
도 3a 및 도 3b를 참조하면, 반도체기판(도시안됨) 상에 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 상기 하부절연층 상부에 층간절연막(23)을 형성한다.
그리고, 금속배선 콘택마스크 및 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 금속배선이 형성될 영역의 층간절연막(23)을 식각한다.
이때, 상기 금속배선으로 예정된 영역의 식각공정은 금속배선으로 예정된 영역에 도트패턴 형태로 상기 층간절연막(23)을 보조패턴으로 남기는 트렌치를 형성한 것이다. 여기서, 상기 보조패턴은 콘택홀 형태로 형성할 수도 있다.
그 다음, 상기 층간절연막(23)에 형성된 트렌치를 매립하는 금속배선 물질층(21)인 구리층을 전체표면상부에 형성한다.
그리고, 상기 금속배선 물질층을 CMP 하여 상기 층간절연막 간을 매립하는 금속배선을 구리층으로 형성하되, 다수의 도트 패턴이 구비되는 형태로 형성하여 디싱 현상을 방지할 수 있는 효과를 제공한다.
도 4a 및 도 4b 는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 도 4b 는 상기 도 4a 의 선 ⓓ-ⓓ 에 따라 형성된 금속배선을 도시한 것이다.
도 4a 및 도 4b를 참조하면, 반도체기판(도시안됨) 상에 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)을 형성한다.
그리고, 상기 하부절연층 상부에 층간절연막(35)을 형성한다.
그리고, 금속배선 콘택마스크 및 금속배선 마스크(도시안됨)를 이용한 사진식각공정으로 금속배선이 형성될 영역과 그 주변의 층간절연막(35)을 식각한다.
이때, 상기 금속배선으로 예정된 영역은 라인/스페이스 형태의 트렌치로 형성되고 상기 금속배선으로 예정된 영역 외의 층간절연막은 도트 패턴의 금속층이 형성될 수 있도록 식각된 것이다. 여기서, 상기 도트패턴은 직사각형 또는 콘택홀 형태로 형성된 것이다.
그 다음, 상기 트렌치를 매립하는 금속배선 물질층을 전체표면상부에 구리층을 증착하고 평탄화식각공정으로 상기 금속배선 물질층을 평탄화식각하여 상기 트렌치를 매립하는 라인/스페이스 형태의 금속배선(31)을 형성한다.
이때, 상기 금속배선(31)을 제외한 부분은 도트 패턴, 즉 콘택홀 형태의 보조패턴(33)이 형성된다.
그리고, 상기 보조패턴(33)은 1-10 ㎛ 크기로 형성되며, 상기 보조패턴(33)의 간격은 상기 보조패턴(33) 크기의 10-90 퍼센트로 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 형성방법은, 다마신 공정으로 층간절연막을 식각하여 금속배선으로 예정된 영역에 금속배선을 형성하는 동시에 금속배선으로 예정된 영역 외의 영역에 도트형태의 보조패턴을 형성하여 평탄화식각공정후 디싱이나 부식 현상을 방지함으로써 평탄화된 금속배선을 형성하고 그에 따른 반도체소자의 특성 및 신뢰성을 향상시키는 효과를 제공한다.

Claims (8)

  1. 반도체기판 상에 층간절연막을 형성하는 공정과,
    상기 층간절연막의 금속배선으로 예정된 영역 상측에 도트패턴 형태로 상기 층간절연막을 남기는 트렌치를 형성하는 공정과,
    상기 트렌치를 매립하는 금속배선 물질층으로 전체표면상부에 증착하고 이를 평탄화식각하여 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 도트 형태의 트렌치는 1-10㎛ 크기로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 도트 형태의 트렌치는 트렌치 크기의 10 - 90 퍼센트 간격으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 금속배선 물질층은 구리로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 금속배선으로 예정된 영역의 층간절연막에 라인/스페이스 형태의 트렌치를 형성하는 동시에 상기 금속배선으로 예정된 영역을 제외한 층간절연막의 도트 형태의 트렌치를 형성하는 공정과,
    상기 트렌치 들을 매립하는 금속배선 물질층을 전체표면상부에 증착하는 공정과,
    상기 금속배선 물질층을 평탄화시키는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  6. 제 5 항에 있어서,
    상기 도트 형태의 트렌치는 1-10㎛ 크기로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  7. 제 5 항에 있어서,
    상기 도트 형태의 트렌치는 트렌치 크기의 10 - 90 퍼센트 간격으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  8. 제 5 항에 있어서,
    상기 금속배선 물질층은 구리로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
KR1020000083847A 2000-12-28 2000-12-28 반도체소자의 금속배선 형성방법 KR100635872B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000083847A KR100635872B1 (ko) 2000-12-28 2000-12-28 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083847A KR100635872B1 (ko) 2000-12-28 2000-12-28 반도체소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20020054682A true KR20020054682A (ko) 2002-07-08
KR100635872B1 KR100635872B1 (ko) 2006-10-18

Family

ID=27687416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083847A KR100635872B1 (ko) 2000-12-28 2000-12-28 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100635872B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741587B1 (ko) * 2005-12-15 2007-07-20 동부일렉트로닉스 주식회사 구리 금속배선의 더미 패턴 삽입방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140645A (ja) * 1987-11-26 1989-06-01 Nec Corp 半導体集積回路装置の製造方法
KR970072098A (ko) * 1996-04-24 1997-11-07 김주용 반도체 소자의 금속배선 형성 방법
US6093631A (en) * 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
JP3191759B2 (ja) * 1998-02-20 2001-07-23 日本電気株式会社 半導体装置の製造方法
KR100290477B1 (ko) * 1998-10-27 2001-08-07 박종섭 반도체 소자의 금속 배선 구조 및 그 형성 방법
KR100283110B1 (ko) * 1998-12-28 2001-04-02 김영환 반도체소자의 금속배선 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741587B1 (ko) * 2005-12-15 2007-07-20 동부일렉트로닉스 주식회사 구리 금속배선의 더미 패턴 삽입방법

Also Published As

Publication number Publication date
KR100635872B1 (ko) 2006-10-18

Similar Documents

Publication Publication Date Title
US7087350B2 (en) Method for combining via patterns into a single mask
KR100382724B1 (ko) 여러 종류의 콘택 스터드들을 포함하는 반도체 장치 제조방법
US6913990B2 (en) Method of forming isolation dummy fill structures
KR100351058B1 (ko) 반도체 소자의 금속 배선 및 그 제조방법
KR100635872B1 (ko) 반도체소자의 금속배선 형성방법
US6977216B2 (en) Method for forming metal wire in semiconductor device
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
KR100546296B1 (ko) 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법
KR100642485B1 (ko) 반도체 소자의 제조 방법
KR20080061168A (ko) 반도체 소자의 금속 배선 형성 방법
KR100395907B1 (ko) 반도체소자의 배선 형성방법
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
KR100430680B1 (ko) 반도체소자의 금속배선 및 그 형성방법
KR0172726B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100866122B1 (ko) 듀얼 다마신 공정을 이용한 금속배선 형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100521453B1 (ko) 반도체 소자의 다층 배선 형성방법
KR100831248B1 (ko) 반도체 소자의 금속배선 형성방법
KR100579858B1 (ko) 금속-절연체-금속 커패시터의 제조 방법
KR100671558B1 (ko) 반도체 소자의 금속 배선 형성방법 및 그 반도체 소자
KR100239901B1 (ko) 반도체장치의 콘택 형성방법
KR20080029605A (ko) 반도체 소자 제조방법
KR20030052274A (ko) 듀얼 다마신을 이용한 전원 배선 구조 및 그 제조 방법
KR20010056792A (ko) 이중 다마신 공정을 이용한 배선 형성 방법
KR19990057891A (ko) 반도체 장치의 스택 콘택 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee