KR100430680B1 - 반도체소자의 금속배선 및 그 형성방법 - Google Patents

반도체소자의 금속배선 및 그 형성방법 Download PDF

Info

Publication number
KR100430680B1
KR100430680B1 KR10-2001-0039041A KR20010039041A KR100430680B1 KR 100430680 B1 KR100430680 B1 KR 100430680B1 KR 20010039041 A KR20010039041 A KR 20010039041A KR 100430680 B1 KR100430680 B1 KR 100430680B1
Authority
KR
South Korea
Prior art keywords
layer
forming
anchor
semiconductor substrate
anchor layer
Prior art date
Application number
KR10-2001-0039041A
Other languages
English (en)
Other versions
KR20030002267A (ko
Inventor
김형준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0039041A priority Critical patent/KR100430680B1/ko
Priority to US10/186,902 priority patent/US6541368B2/en
Publication of KR20030002267A publication Critical patent/KR20030002267A/ko
Application granted granted Critical
Publication of KR100430680B1 publication Critical patent/KR100430680B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

본 발명은 반도체소자의 금속배선 및 그 형성방법에 관한 것으로, 하부 구조가 구비되는 하부절연층이 형성된 반도체기판 상에 층간절연막인 로우-케이층을 형성하고 상기 로우-케이층을 식각하여 앵커홈을 형성한 다음, 상기 앵커홈을 매립하는 앵커층을 전체표면상부에 형성하고 상기 앵커층의 상부를 CMP 공정으로 평탄화시킨 다음, 상기 앵커층과 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 다마신 방법으로 형성하여 금속배선의 변형 및 하드마스크층의 손상을 방지함으로써 반도체소자의 생산성 및 수율을 향상시킬 수 있는 기술이다.

Description

반도체소자의 금속배선 및 그 형성방법{A metal line of semiconductor device and A method for forming of the same}
본 발명은 반도체소자의 금속배선 및 그 형성방법에 관한 것으로, 특히 다마신 ( damascene ) 공정을 이용한 금속배선 형성공정시 사용되는 로우 케이층 (low-k ) 의 약한 기계적 강도로 인하여 CMP 공정시 금속배선이 휘거나 하드마스크층이 벗겨지는 현상을 방지하기 위하여 앵커 ( anchor )를 형성하는 기술에 관한 것이다.
일반적으로 반도체 메모리 소자는 하나의 캐패시터와 하나의 트랜지스터로 구성한다.
그리고, 상기 하나의 캐패시터와 하나의 트랜지스터를 회로적으로 구동시키기 위하여 금속배선을 필요로 한다.
종래기술에 따른 금속배선 형성방법은, 반도체기판 상부에 워드라인, 비트라인 및 캐패시터가 구비되는 하부절연층을 형성하고 그 상부에 금속배선 물질을 형성한 다음, 이를 패터닝하여 금속배선을 형성하고 층간절연막을 형성하였다.
그러나, 반도체소자가 고집적화되어 미세화된 금속배선을 형성하게 됨에 따라 금속배선 마스크를 이용한 식각공정으로 금속배선을 형성하는 것은 예정된 크기의 패턴을 형성할 수 없게 되었다.
최근에는 고집적화에 충분한 미세패턴을 형성할 수 있도록 층간절연막을 먼저 형성하고 금속배선이 형성될 영역의 상기 층간절연막을 식각하고 상기 층간절연막의 식각된 부분을 금속배선 물질로 매립하는 다마신 방법으로 금속배선을 형성하였다.
그리고, 상기 다마신 공정을 이용하여 금속배선을 형성하는데, 로우-케이층을 층간절연막을 사용하여 용이하게 금속배선을 형성하였다.
그러나, 상기 로우-케이층과 같이 유전상수가 낮은 절연층은 기계적 강도가매우 낮기 때문에 CMP 공정시 전단응력에 의해 금속배선이 휘거나 하드마스크로 사용되는 산화막 또는 질화막이 벗겨지는 문제점이 있다.
도 1 은 종래기술에 따라 금속배선이 CMP 전단응력에 의하여 변형된 것을 도시한 사진이다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 다마신 공정을 이용한 금속배선 형성공정시 사용되는 CMP 공정을 소자의 특성 열화없이 용이하게 실시할 수 있도록 하여 반도체소자의 특성 및 신뢰성을 향상시키는 반도체소자의 금속배선 및 그 형성방법을 제공하는데 그 목적이 있다.
도 1 은 종래기술에 따라 형성된 금속배선의 문제점을 도시한 사진.
도 2a 내지 도 2e 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.도 3a 내지 도 3e 는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 평면도 및 단면도.도 4 는 본 발명의 제3실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도.
< 도면의 주요부분에 대한 부호의 설명 >
11,31 : 반도체기판 13,41 : 로우-케이층
15 : 앵커홈 17,33 : 앵커층
19,39 : 금속배선 35 : SOP 층
37 : 하드마스크층
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선은,하부절연층이 형성된 반도체기판과 하드마스크층 사이의 층간절연막을 통하여 상기 반도체기판과 수직한 구조로 구비되는 앵커층과,상기 하드마스크층 상부로부터 상기 반도체기판에 콘택되는 금속배선으로 구성되는 것과,상기 하드마스크층은 실리콘산화막인 것과,상기 앵커층은 실리콘산화막인 것을 특징으로 한다.그리고, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,하부절연층이 형성된 반도체기판 상에 층간절연막인 로우-케이층을 형성하는 공정과,상기 로우-케이층을 식각하여 앵커홈을 형성하는 공정과,상기 앵커홈을 매립하는 앵커층을 전체표면상부에 형성하는 공정과,상기 앵커층의 상부를 CMP 공정으로 평탄화시키는 공정과,상기 앵커층과 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 것과,상기 앵커층은 실리콘산화막으로 형성하는 것을 제1특징으로 한다.또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,하부절연층이 형성된 반도체기판 상에 앵커층을 형성하는 공정과,상기 앵커층을 식각하여 예정된 영역에 앵커층 패턴을 형성하는 공정과,전체표면상부에 상기 앵커층 두께보다 두껍게 층간절연막인 SOP 층을 형성하고 이를 CMP 하여 상기 앵커층 패턴을 노출시키는 공정과,전체표면상부에 하드마스크층을 형성하는 공정과,상기 하드마스크층 및 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 것과,상기 앵커층은 실리콘산화막으로 형성하는 것과,상기 앵커층 패턴은 층간절연막 내에 상기 반도체기판과 수직한 구조로 금속배선의 콘택 영역과 다른 부분에 구비되는 것과,상기 하드마스크층은 실리콘산화막으로 형성하는 것을 제2특징으로 한다.또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 금속배선 형성방법은,하부절연층이 형성된 반도체기판 상에 앵커층을 형성하는 공정과,상기 앵커층을 식각하여 예정된 영역에 앵커층 패턴을 형성하는 공정과,전체표면상부에 상기 앵커층 두께보다 두껍게 층간절연막인 로우-케이층을 형성하고 이를 CMP 하여 상기 앵커층 패턴을 노출시키는 공정과,전체표면상부에 하드마스크층을 형성하는 공정과,
상기 하드마스크층 및 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 것을 제3특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 2a 내지 도 2e 는 본 발명의 제1실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 2a 를 참조하면, 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)이 형성된 반도체기판(11) 상에 층간절연막(13)인 로우-케이층을 형성한다.
도 2b를 참조하면, 상기 로우-케이층(13)을 식각하여 앵커를 형성할 수 있는 홈 ( 이하에서 "앵커홈" 이라 함 )인 앵커홈(15)을 형성한다.
도 2c를 참조하면, 상기 앵커홈(15)을 매립하는 앵커층(17)을 전체표면상부에 형성한다.
이때, 상기 앵커층(17)은 기계적 강도가 높은 실리콘산화막으로 형성한다.
도 2d를 참조하면, 상기 앵커층(17)의 상부를 CMP 공정으로 평탄화시킨다.
도 2e를 참조하면, 금속배선 콘택마스크 및 금속배선 마스크를 이용한 다마신 방법으로 금속배선(19)을 형성한다.
이때, 상기 금속배선(19)은 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 앵커층(17) 및 층간절연막(13)을 식각하여 금속배선 콘택홀을 형성하고 이를 통하여 상기 반도체기판(11)에 콘택되도록 형성된 것이다.
도 3a 내지 도 3e 는 본 발명의 제2실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도이다.
도 3a를 참조하면, 반도체소자의 활성영역을 정의하는 소자분리막(도시안됨), 워드라인(도시안됨), 비트라인(도시안됨) 및 캐패시터(도시안됨)를 각각 형성하고 그 상부를 평탄화시키는 하부절연층(도시안됨)이 형성된 반도체기판(31) 상에 앵커층(33)인 실리콘산화막을 형성한다.
도 3b를 참조하면, 앵커층용 마스크(도시안됨)를 이용한 사진식각공정으로 상기 앵커층(33)을 식각하여 앵커층(33)패턴을 형성한다. 이때, 상기 앵커층용 마스크는 후속공정으로 형성되는 금속배선 영역을 제외한 영역에 앵커층 패턴을 형성할 수 있도록 디자인된 것이다 .
여기서, 상기 앵커층(33) 패턴은 후속공정으로 형성되는 층간절연막 내에서 상기 반도체기판(31)과 수직한 구조로 금속배선의 콘택 영역과 다른 부분에 구비된다.
도 3c 및 도 3d 를 참조하면, 전체표면상부에 SOP ( spin on polymer ) 층(35)을 형성한다.
그 다음, 상기 SOP 층(35)을 CMP 하여 상기 앵커층(33)패턴을 노출시키고 전체표면상부에 하드마스크층(37)을 형성한다. 이때, 상기 하드마스크층(37)은 실리콘산화막으로 형성한다.
도 3e를 참조하면, 금속배선 콘택마스크 및 금속배선 마스크를 이용한 다마신 방법으로 금속배선(39)을 형성한다.
이때, 상기 금속배선(39)은 금속배선 콘택마스크를 이용한 사진식각공정으로 상기 하드마스크층(37) 및 SOP 층(35)을 식각하여 콘택홀을 형성한 다음, 이를 통하여 상기 반도체기판(31)에 콘택되도록 형성된 것이다.
도 4는 본 발명의 제3실시예에 따른 반도체소자의 금속배선 형성방법을 도시한 단면도로서, 상기 제2실시예의 도 3c 공정에 사용되는 SOP 층(35) 대신 로우-케이층(41)을 사용한 것이다. 이때, 상기 로우-케이층(41)은 CVD 방법으로 형성한 것이다.
후속공정으로, 금속배선을 형성한다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 금속배선 및 그 형성방법은, 앵커층을 층간절연막에 형성하여 후속 CMP 공정시 유발될 수 있는 금속배선의 변형을 방지하고 하드마스크층으로 사용되는 산화막이나 질화막의 벗겨짐 현상을 방지하여 소자의 특성 및 신뢰성을 향상시킬 수 있는 효과를 제공한다.

Claims (10)

  1. 하부절연층이 형성된 반도체기판 상에 층간절연막인 로우-케이층을 형성하는 공정과,
    상기 로우-케이층을 식각하여 앵커홈을 형성하는 공정과,
    상기 앵커홈을 매립하는 앵커층을 전체표면상부에 형성하는 공정과,
    상기 앵커층의 상부를 CMP 공정으로 평탄화시키는 공정과,
    상기 앵커층과 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 앵커층은 실리콘산화막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  3. 하부절연층이 형성된 반도체기판 상에 앵커층을 형성하는 공정과,
    상기 앵커층을 식각하여 예정된 영역에 앵커층 패턴을 형성하는 공정과,
    전체표면상부에 상기 앵커층 두께보다 두껍게 층간절연막인 SOP 층을 형성하고 이를 CMP 하여 상기 앵커층 패턴을 노출시키는 공정과,
    전체표면상부에 하드마스크층을 형성하는 공정과,
    상기 하드마스크층 및 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  4. 제 3 항에 있어서,
    상기 앵커층은 실리콘산화막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  5. 제 3 항에 있어서,
    상기 앵커층 패턴은 층간절연막 내에 상기 반도체기판과 수직한 구조로 금속배선의 콘택 영역과 다른 부분에 구비되는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  6. 제 3 항에 있어서,
    상기 하드마스크층은 실리콘산화막으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 형성방법.
  7. 하부절연층이 형성된 반도체기판 상에 앵커층을 형성하는 공정과,
    상기 앵커층을 식각하여 예정된 영역에 앵커층 패턴을 형성하는 공정과,
    전체표면상부에 상기 앵커층 두께보다 두껍게 층간절연막인 로우-케이층을 형성하고 이를 CMP 하여 상기 앵커층 패턴을 노출시키는 공정과,
    전체표면상부에 하드마스크층을 형성하는 공정과,
    상기 하드마스크층 및 층간절연막을 통하여 상기 반도체기판에 콘택되는 금속배선을 형성하는 공정을 포함하는 반도체소자의 금속배선 형성방법.
  8. 하부절연층이 형성된 반도체기판과 하드마스크층 사이의 층간절연막을 통하여 상기 반도체기판과 수직한 구조로 구비되는 앵커층과,
    상기 하드마스크층 상부로부터 상기 반도체기판에 콘택되는 금속배선으로 구성되는 것을 특징으로 하는 반도체소자의 금속배선.
  9. 제 8 항에 있어서,
    상기 하드마스크층은 실리콘산화막인 것을 특징으로하는 반도체소자의 금속배선.
  10. 제 8 항에 있어서,
    상기 앵커층은 실리콘산화막인 것을 특징으로하는 반도체소자의 금속배선.
KR10-2001-0039041A 2001-06-30 2001-06-30 반도체소자의 금속배선 및 그 형성방법 KR100430680B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2001-0039041A KR100430680B1 (ko) 2001-06-30 2001-06-30 반도체소자의 금속배선 및 그 형성방법
US10/186,902 US6541368B2 (en) 2001-06-30 2002-06-28 Metal lines of semiconductor devices and methods for forming

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0039041A KR100430680B1 (ko) 2001-06-30 2001-06-30 반도체소자의 금속배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20030002267A KR20030002267A (ko) 2003-01-08
KR100430680B1 true KR100430680B1 (ko) 2004-05-10

Family

ID=19711653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0039041A KR100430680B1 (ko) 2001-06-30 2001-06-30 반도체소자의 금속배선 및 그 형성방법

Country Status (2)

Country Link
US (1) US6541368B2 (ko)
KR (1) KR100430680B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100914978B1 (ko) * 2007-09-10 2009-09-02 주식회사 하이닉스반도체 반도체 소자 및 그의 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098039A (ja) * 1995-06-26 1997-01-10 Oki Electric Ind Co Ltd 埋め込み配線の形成方法及び埋め込み配線
KR19980057020A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 비아홀 형성방법
JPH1117007A (ja) * 1997-06-23 1999-01-22 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
JPH1197524A (ja) * 1997-09-17 1999-04-09 Nec Corp 多層ダマシン配線構造を有する半導体装置及びその製造方法
JPH11135620A (ja) * 1997-10-24 1999-05-21 Nec Corp 半導体装置の製造方法
KR19990047342A (ko) * 1997-12-03 1999-07-05 정선종 반도체 소자의 다층 금속배선 형성방법
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
KR20010047828A (ko) * 1999-11-23 2001-06-15 박종섭 금속배선 및 그의 형성방법
US6376357B1 (en) * 1997-05-30 2002-04-23 Nec Corporation Method for manufacturing a semiconductor device with voids in the insulation film between wirings

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6124198A (en) * 1998-04-22 2000-09-26 Cvc, Inc. Ultra high-speed chip interconnect using free-space dielectrics
TW413896B (en) * 1999-01-06 2000-12-01 United Microelectronics Corp Manufacturing method for dual damascene structure
TW445581B (en) * 1999-03-03 2001-07-11 Taiwan Semiconductor Mfg Manufacturing method of metal interconnect
TW486801B (en) * 2000-04-07 2002-05-11 Taiwan Semiconductor Mfg Method of fabricating dual damascene structure
US6472306B1 (en) * 2000-09-05 2002-10-29 Industrial Technology Research Institute Method of forming a dual damascene opening using CVD Low-K material and spin-on-polymer
US6472312B2 (en) * 2001-01-16 2002-10-29 Taiwan Semiconductor Manufacturing Co., Ltd Methods for inhibiting microelectronic damascene processing induced low dielectric constant dielectric layer physical degradation

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098039A (ja) * 1995-06-26 1997-01-10 Oki Electric Ind Co Ltd 埋め込み配線の形成方法及び埋め込み配線
KR19980057020A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 비아홀 형성방법
US6376357B1 (en) * 1997-05-30 2002-04-23 Nec Corporation Method for manufacturing a semiconductor device with voids in the insulation film between wirings
JPH1117007A (ja) * 1997-06-23 1999-01-22 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
JPH1197524A (ja) * 1997-09-17 1999-04-09 Nec Corp 多層ダマシン配線構造を有する半導体装置及びその製造方法
JPH11135620A (ja) * 1997-10-24 1999-05-21 Nec Corp 半導体装置の製造方法
US5998292A (en) * 1997-11-12 1999-12-07 International Business Machines Corporation Method for making three dimensional circuit integration
KR19990047342A (ko) * 1997-12-03 1999-07-05 정선종 반도체 소자의 다층 금속배선 형성방법
KR20010047828A (ko) * 1999-11-23 2001-06-15 박종섭 금속배선 및 그의 형성방법

Also Published As

Publication number Publication date
US20030003726A1 (en) 2003-01-02
KR20030002267A (ko) 2003-01-08
US6541368B2 (en) 2003-04-01

Similar Documents

Publication Publication Date Title
TWI247563B (en) Interposer and method of making same
US6472304B2 (en) Wire bonding to copper
US10580665B2 (en) Method for manufacturing package structure having elastic bump
US6803304B2 (en) Methods for producing electrode and semiconductor device
US6831368B2 (en) Semiconductor device and method of manufacturing the same
US7573142B2 (en) Alignment key structure in a semiconductor device and method of forming the same
KR100430680B1 (ko) 반도체소자의 금속배선 및 그 형성방법
KR20050071027A (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
JPH11186274A (ja) デュアル・ダマスク技術
JPH11111843A (ja) 半導体集積回路装置およびその製造方法
US6521522B2 (en) Method for forming contact holes for metal interconnection in semiconductor devices
KR100395907B1 (ko) 반도체소자의 배선 형성방법
US6709975B2 (en) Method of forming inter-metal dielectric
KR100635872B1 (ko) 반도체소자의 금속배선 형성방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
KR100574645B1 (ko) 텅스텐 플러그 형성 방법
KR100456421B1 (ko) 반도체 소자의 제조 방법
JP2001267318A (ja) 半導体集積回路装置の製造方法
KR20060078249A (ko) Ｍｉｍ 캐패시터 형성 방법
KR20050071026A (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR20080029605A (ko) 반도체 소자 제조방법
JP2007049097A (ja) 半導体装置
KR19990074930A (ko) 반도체 장치의 금속배선 형성방법
KR20060009421A (ko) 반도체 소자의 금속 패드 형성방법
KR20080061478A (ko) 반도체 소자의 금속배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee