FR2782841A1 - Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres - Google Patents

Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres Download PDF

Info

Publication number
FR2782841A1
FR2782841A1 FR9905762A FR9905762A FR2782841A1 FR 2782841 A1 FR2782841 A1 FR 2782841A1 FR 9905762 A FR9905762 A FR 9905762A FR 9905762 A FR9905762 A FR 9905762A FR 2782841 A1 FR2782841 A1 FR 2782841A1
Authority
FR
France
Prior art keywords
insulating layer
layer
substrate
conductive
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9905762A
Other languages
English (en)
Other versions
FR2782841B1 (fr
Inventor
Un Yoon Bo
Ji Hong Seok
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2782841A1 publication Critical patent/FR2782841A1/fr
Application granted granted Critical
Publication of FR2782841B1 publication Critical patent/FR2782841B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

L'invention propose un procédé permettant de former des trous de contact (110a) et, dans le même temps, de rendre plane la surface du substrat dans un circuit intégré. Initialement, une structure conductrice (104) est formée sur un substrat semi-conducteur (100) possédant plusieurs régions de diffusion. On forme une première couche isolante sur le substrat semi-conducteur, y compris sur la structure conductrice. On grave la première couche isolante en utilisant un masque afin de former un trou de contact (108). On forme une couche conductrice sur la première couche isolante afin de remplir le trou de contact avec la couche conductrice (110a). On grave la couche conductrice jusqu'à exposer la surface supérieure de la première couche isolante. On forme une deuxième couche isolante sur la première couche isolante. On peut alors former un plot de contact (110a) exempt de vides tout en rendant plane la surface du substrat en gravant suivant un plan les deuxième et première couches isolantes.

Description

La présente invention concerne la fabrication de dispositifs à semi-
conducteur. Plus particulièrement, l'invention concerne un nouveau procédé permettant de former des plots de contact tout en rendant plane, ce qu'on appellera
"planariser", une surface de substrat, dans des circuits intégrés.
Puisque les dispositifs à circuit intégré deviennent plus complexes, il est nécessaire de faire appel à des nombres de plus en plus grands de niveaux d'interconnexion pour connecter les diverses parties du dispositif. De façon générale, on forme des traversées de contact entre des niveaux d'interconnexion pour connecter un niveau à un autre. Toutefois, lorsqu'on utilise ainsi plusieurs couches d'interconnexion, des difficultés apparaissent pour la formation des niveaux d'interconnexion et des traversées de contact supérieurs en raison des particularités topographiques inégales produites par les niveaux d'interconnexion inférieurs. Ainsi, la topographie des niveaux d'interconnexion affecte la facilité de
fabrication du dispositif à circuit intégré.
Les particularités topographiques inégales des niveaux d'interconnexion multiples sont dues à la formation des diverses couches d'interconnexion les unes au-dessus des autres, ceci amenant la création de creux et de bosses à la surface du dispositif. L'homme de l'art admettra qu'il est difficile de faire que les couches d'interconnexion supérieures conservent des sections droites constantes lorsqu'elles croisent une topographie inégale. Ceci amène des parties de la ligne d'interconnexion à avoir une densité de courant plus élevée, ce qui entraîne des problèmes d'électromigration et des mécanismes associés de défaillance du dispositif. Ces problèmes de revêtement en échelons, ou marches d'escalier, peuvent produire des vides et d'autres défauts dans les lignes de signaux d'interconnexion elles-mêmes et dans les traversées de contact formées entre des
lignes d'interconnexion.
Comme exemple des autres défauts de la ligne de signaux d'interconnexion, on peut citer l'apparition dans celle-ci d'un problème de circuit ouvert ou de court-circuit. Ainsi, une topographie fortement inégale due aux diverses couches d'interconnexion d'une structure multicouche conduit à l'apparition d'un problème de circuit ouvert ou de court- circuit, comme ci-dessus
indiqué, pour une autre couche d'interconnexion formée sur celles-ci.
Un autre exemple des défauts de la ligne de signaux d'interconnexion est associée à l'utilisation d'un procédé classique de formation de plots de contact, dans lequel il faut faire croître ou déposer, sur une région sous-jacente (ou un substrat semi-conducteur), une couche très épaisse de matériau isolant pour former des plots de contact. Selon le procédé classique, les plots de contact sont formés par un processus de polissage chimico-mécanique (CMP). qui s'effectue immédiatement après qu'une couche conductrice a été déposée pour remplir des trous ou des traversées de contact qui ont été formés au travers de la couche isolante très épaisse. La couche isolante doit être formée à une très grande épaisseur eu égard au processus CMP de formation des plots de contact. Lorsque des trous ou des traversées de contact sont formés au travers de la couche isolante très épaisse, leur rapport dimensionnel hauteur/largeur augmente. Ceci conduit à deux autres défauts: d'abord, des vides peuvent se produire pendant le dépôt d'une couche conductrice sur la couche isolante très épaisse remplissant des trous ou des traversées de contact. En deuxième lieu, la durée du traitement CMP augmente
puisque la couche isolante est très épaisse.
Il serait donc souhaitable de produire un procédé de formation de traversées de contact qui soient exemptes de vides et d'autres défauts, et qui amènent une topographie plus plane. l est également souhaitable qu'un semblable procédé n'augmente pas de façon importante la complexité du processus de fabrication. C'est donc un but de la présente invention de produire un procédé de formation de plots de contact dans un circuit intégré, qui soit exempt des défauts
provoqués par les problèmes de recouvrement en échelons.
Un autre but de l'invention est de produire un procédé de formation de
plots de contact, qui donne une topographie plus plane.
Un autre but de l'invention est de produire un procédé de formation de plots de contact dans lequel le rapport dimensionnel du trou ou de la traversée de
contact formés au travers d'une couche isolante puisse être diminué.
Ainsi, selon l'invention, il est proposé un procédé de formation de plots de contact dans un circuit intégré. Pour commencer, on forme une structure conductrice sur un substrat semi-conducteur comportant une pluralité de régions de diffusion. Sur le substrat semi-conducteur comportant la structure conductrice, on forme une première couche isolante. La première couche isolante possède un échelon, ou marche d'escalier, plus haut en une première région o la structure conductrice est formée en un groupe qu'en une deuxième région, o la structure conductrice n'est pas formée. On grave la couche isolante en utilisant un masque de formation de trou de contact pour former un trou de contact. Sur la première
couche isolante, on forme une couche conductrice, remplissant le trou de contact.
On grave la couche conductrice jusqu'à ce que la surface supérieure de la première couche isolante soit exposée. Sur la première couche isolante, on forme une deuxième couche isolante. On forme le plot de contact et, en même temps, on rend plane une surface du substrat en gravant par planarisation les deuxième et première couches isolantes et en laissant une partie de la deuxième couche isolante de la deuxième région. Avant la formation de la couche conductrice, on peut former en outre une couche de barrière sur la première couche isolante, à la fois au niveau des parois latérales et du fond du trou de contact. Egalement, avant la formation de la structure conductrice, on peut former en outre une couche
d'oxyde entre la structure conductrice et le substrat semi-conducteur.
La description suivante, conçue à titre d'illustration de l'invention, vise
à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels: les figures 1A à 1D sont des schémas fonctionnels montrant, suivant une représentation en coupe, un procédé nouveau permettant de former des plots de contact et, en même temps, de rendre plane la surface du substrat dans des circuits intégrés, selon un premier mode de réalisation de l'invention; et les figures 2A à 2D sont des schémas fonctionnels montrant un procédé nouveau permettant de former des plots de contact et, en même temps, de rendre plane la surface du substrat dans des circuits intégrés, selon un deuxième
mode de réalisation de l'invention.
Les étapes de traitement et les structures décrites ci-après ne forment pas un processus complet de fabrication de circuits intégrés. L'invention peut être mise en oeuvre en liaison avec des techniques de fabrication de circuits intégrés qui sont couramment utilisées dans la technique et un grand nombre des étapes de traitement couramment mis en oeuvre n'ont été incorporées qu'en tant qu'elles sont nécessaire à la compréhension de l'invention. Les figures, représentant des sections droites de parties d'un circuit intégré au cours de la fabrication, n'ont pas été tracées à l'échelle, mais, au contraire, ont été tracées pour illustrer les
particularités importantes de l'invention.
On se reporte aux figures lA à 1D, qui montrent le premier mode de réalisation préféré, o des plots de contact seront formés de façon à connecter électriquement deux couches conductrices entre lesquelles s'interpose une couche isolante intercouche et o, simultanément, une surface du substrat sera rendue plane pendant la fabrication. Comme on peut le voir plus particulièrement sur la figure IA, une couche conductrice 110, typiquement faite de silicium polycristallin, doit être formée sur une région sous-jacente 100 dans un trou de contact 108 d'un circuit intégré. La région sous-jacente 100 peut être un substrat semi-conducteur ou une ligne de signaux d'interconnexion. Dans le cas o la couche conductrice 110 est déposée, par remplissage du trou de contact 108, sur un substrat semi-conducteur 100, ce substrat peut posséder une région 102 d'isolation de dispositif, comme représenté sur la figure 1A, afin de définir sur celui-ci des régions actives et inactives. La région 102 d'isolation de dispositif est
formée par exemple par un procédé d'isolation par tranchée peu profonde (STI).
Une électrode de grille 104, qui peut être utilisée comme ligne de mot d'un dispositif de mémorisation à semi-conducteur, est formée sur le substrat 100, une couche d'oxyde de grille (non représentée) ayant crû ou ayant été déposée entre eux. Des régions de diffusion, comme par exemple des régions de source et de drain, du dispositif de mémorisation peuvent également se trouver à l'intérieur de la région active, de part et d'autre de l'électrode de grille 104, bien que ces régions n'aient pas été représentées sur les figures. Une première couche isolante 106 possédant une épaisseur appropriée visant à réduire la durée du processus de polissage chimico-mécanique (CMP) est déposée sur le substrat 100, y compris sur l'électrode de grille 104. On notera ici que c'est l'une des deux caractéristiques les plus importantes de ce mode de réalisation que la couche isolante 106 puisse avoir une épaisseur appropriée à l'exécution ultérieure du processus CMP visant à former un plot de contact. Dans ce dépôt, il n'est pas nécessaire que la première couche isolante 106 soit formée avec une épaisseur très importante eu égard au processus CMP ultérieur de formation de plots de contact. C'est parce que la première couche isolante 106 n'est pas gravée par planarisation immédiatement après sa formation en vue de former les plots de contact. Le plot de contact est utilisé pour connecter électriquement des lignes d'interconnexion supérieure et inférieure dans une structure multicouche, ou bien chacune des régions de diffusion et une ligne d'interconnexion. La couche isolante 106 peut typiquement être faite en oxyde de silicium (SiO2), mais aussi, au lieu de cela, être faite d'un élément sélectionné dans un groupe comprenant du verre de silicate non dopé (USG), du verre de borophosphosilicate (BPSG), du verre de phosphosilicate (PSG), SiN, SiON, SiOF et un matériau composite de ceux-ci, par utilisation d'un des procédés suivants: dépôt chimique en phase vapeur (CVD), refusion, dépôt/gravure, et plasma de haute densité (HDP). La couche isolante 106 peut également être faite d'un élément sélectionné dans un groupe comprenant SOG, un oxyde fluable (FOX), un polymère et un matériau composite de ceux-ci, par
l'utilisation d'un procédé de dépôt par centrifugation.
On se reporte de nouveau à la figure 1 A. On dépose ensuite un masque d'agent photosensible, ou photorésist, (non représenté) sur la couche isolante 106 et on lui fait subir un tracé de motif, puis on effectue un processus de gravure en utilisant le masque de photorésist ayant subi le tracé de motif comme masque de formation d'ouverture afin de former une ouverture (c'est-à-dire le trou de contact 108) au travers de la couche isolante 106, o un plot de contact doit être réalisé. On dépose sur la couche isolante 106 une couche conductrice 110, faite typiquement de silicium polycristallin, remplissant le trou de contact 108. Au lieu de silicium polycristallin, on peut former la couche conductrice 110 d'un élément du groupe comprenant le tungstène (W), l'aluminium (Al), le cuivre (Cu), le titane (Ti), TiN, W-Si, AI-Cu, et Al-Cu-Si, en utilisant un procédé de dépôt chimique en phase vapeur (CVD), de dépôt physique en phase vapeur (PVD), de refusion, ou de remplissage à force. Dans ce mode de réalisation, la couche de silicium
polycristallin conductrice sera décrite ci-après à titre d'exemple.
La figure 1B illustre le circuit intégré après qu'un processus de gravure
en retrait a été effectué pour former un plot de contact en silicium polycristallin.
On grave en retrait, par voie humide ou à sec, la couche en silicium polycristallin conductrice 110 jusqu'à ce qu'une surface supérieure de la couche isolante 106 soit entièrement exposée, si bien qu'on forme le plot de contact en silicium polycristallin 110a. Ici, comme décrit dans la technique antérieure, une région "A" dans laquelle les électrodes de grille sont formées possède une certaine hauteur (c'est-à- dire une surface accidentée), par opposition à une région "B" o les électrodes de grille ne sont pas formées. Ceci entraîne la topographie inégale de la surface du substrat, c'est-à-dire la création de creux et de bosses sur la surface du substrat. Plus particulièrement, puisque la couche isolante 106 de la région B est plus mince que celle de la région A, une topographie plus fortement inégale apparaît entre les régions A et B. Selon ce mode de réalisation, pour supprimer la topographie inégale de la surface du substrat, on doit effectuer, comme représenté sur les figures 1C et 1D, le dépôt d'une couche isolante sur la première couche
isolante 106 et sa planarisation.
Selon une autre possibilité, on peut sur-graver la couche de silicium polycristallin conductrice 110. Le plot de contact en silicium polycristallin 110a ainsi formé est alors évidé par rapport à la première couche isolante 106. Ensuite,
on peut effectuer un processus CMP pour assurer la planarisation.
Comme on peut le voir sur la figure IC, on dépose une deuxième couche isolante 112 sur la première couche isolante 106, y compris sur le plot de contact en silicium polycristallin 110a. La deuxième couche isolante 112 est de préférence faite de la même matière que la première couche isolante 106, ou de la même matière qu'une couche isolante intercouche devant être formée ultérieurement. Enfin, comme représenté sur la figure 1D, on effectue le processus CMP bien connu jusqu'à ce qu'une surface supérieure du plot de contact en silicium polycristallin 110a soit exposée, si bien qu'une partie de la deuxième couche isolante 112 subsiste dans la région B, o des creux se trouvaient. Le processus CMP utilise comme matière de polissage une pâte qui possède une sélectivité de gravure pour la couche de silicium polycristallin conductrice 110 par rapport aux couches isolantes 106 et 112 se trouvant de préférence entre 10:1 et 1:10. Le plot de contact 110 a fait fonction d'un arrêt de gravure pendant le processus CMP. Il s'agit ici d'une autre particularité importante, à savoir que le processus CMP est effectué, de façon à former le plot de contact 110a, après que les creux de la surface de substrat inégale ont été remplis au moyen de la
deuxième couche isolante 112.
En résultat, selon l'invention, le plot de contact 110a est formé entièrement et, en même temps, la surface du substrat est planarisée par le fait que la partie 112a de la deuxième couche isolante 112 subsiste dans la région B. De plus, il n'est pas nécessaire que la première couche isolante 106 soit formée avec une très grande épaisseur eu égard au processus CMP ultérieur de formation des plots de contact. Ainsi, on peut former la première couche isolante 106 selon l'invention de façon qu'elle ait une épaisseur appropriée et qu'elle ne soit pas épaisse, par comparaison avec l'épaisseur de la technique
antérieure.
Ainsi, le temps de traitement CMP nécessaire à la formation des plots
de contact peut être diminué.
De plus, puisque la première couche isolante 106 a été formée avec une épaisseur relativement mince, on peut réduire le rapport dimensionnel (hauteur/largeur) du trou ou de la traversée de contact. On peut former des plots de
contact qui sont exempts de vides.
Les figures 2A à 2D illustrent un procédé nouveau permettant de former des plots de contact et, dans le même temps, de rendre plane la surface du substrat dans des circuits intégrés, selon un deuxième mode de réalisation de l'invention. Comme représenté sur la figure 2A, une ligne d'interconnexion 202 faite par exemple en métal doit être formée sur une région sous-jacente 200 d'un circuit intégré. La région sous- jacente 200 peut être un substrat semi-conducteur
ou bien une ligne de signaux d'interconnexion. On dépose sur la région sous-
jacente 200, y compris la ligne d'interconnexion 202, une première couche isolante 204 possédant une certaine épaisseur. La couche isolante 204 présente une épaisseur appropriée rendant possible la réduction de la durée du processus CMP ultérieur, comme dans le premier mode de réalisation. La ligne d'interconnexion202 est utilisée pour connecter électriquement des lignes d'interconnexion à plusieurs niveaux, par exemple la région sous-jacente 200 avec un plot de contact devant être formé ultérieurement sur celle-ci. La couche isolante 204 peut typiquement être faite d'oxyde de silicium (SiO2), mais aussi, au lieu de cela, être faite d'un élément choisi dans un groupe comprenant du verre de silicate non dopé (USG), du verre de borophosphosilicate (BPSG), du verre de phosphosilicate (PSG), SiN, SiON, SiOF et un matériau composite de ceux-ci, par utilisation de l'un des procédés suivants: dépôt chimique en phase vapeur (CVD), refusion, dépôt/gravure, et plasma à haute densité (HDP). La couche isolante 204 peut également être faite d'un élément choisi dans un groupe comprenant SOG, un oxyde fluable (FOX), un polymère, et un matériau composite de ceux-ci, au
moyen d'un procédé de dépôt par centrifugation.
Ici, l'une des particularités les plus importantes de ce mode de réalisation est que la couche isolante 204 peut avoir une épaisseur appropriée en vue de l'exécution ultérieure du processus CMP servant à former un plot de contact. Pendant le dépôt, il n'est pas nécessaire que la première couche isolante 204 soit formée avec une très grande épaisseur, eu égard au processus CMP ultérieur de formation des plots de contact. Il en est ainsi parce que la première couche isolante 204 n'est pas gravée par planarisation immédiatement
après sa formation pour former les plots de contact.
On se reporte de nouveau à la figure 2A. On dépose alors un masque de photorésist (non représenté) sur la couche isolante 204 et on lui applique un tracé de motif, puis on effectue un processus de gravure qui utilise le masque de photorésist ayant subi le tracé de motif comme masque de formation d'ouverture afin de former une traversée (c'est-à- dire un trou de contact 206) au travers de la couche isolante 204, là o un plot de contact doit être réalisé. Le trou de contact 206 est formé au travers de la couche isolante 204 et sur la ligne d'interconnexion 202. On forme sur la couche isolante 204 une couche de barrière 207 faite typiquement de TiN, concernant à la fois les parois latérales et le fond du trou de contact 206, de façon à améliorer la résistance de contact avec un plot de contact devant être formé ultérieurement, à limiter la réaction entre la ligne d'interconnexion 202 et le plot de contact, et à améliorer l'adhésion au plot de contact. Au lieu de TiN, la couche de barrière 207 peut être faite d'un élément sélectionné dans un groupe comprenant Ti, Ta, TaN, WN et TiSiN. On dépose ensuite sur la couche isolante 204 une couche conductrice 208, typiquement faite en tungstène (W), qui remplit le trou de contact 206. Au lieu du tungstène, la couche conductrice 208 peut être formée d'un élément d'un groupe comprenant AI, Cu, Ti, TiN, le silicium polycristallin, W-Si, Al-Cu, et Al-Cu-Si, par utilisation d'un procédé CVD, PVD, de refusion ou de remplissage à force. Dans ce mode de réalisation, on décrira ci-après à titre d'exemple la couche de tungstène conductrice. La figure 2B illustre le circuit intégré après qu'un processus de gravure en retrait a été effectué pour former un plot de contact. On grave en retrait, par voie humide ou à sec, la couche de tungstène conductrice 208, après quoi on enlève la couche de barrière en TiN. Le processus de gravure en retrait est effectué jusqu'à ce que la surface supérieure de la couche isolante 204 soit entièrement exposée, si bien que le plot de contact en tungstène 208a est formé. Dans le processus de gravure en retrait, il est préférable que la partie de la couche de barrière en TiN 207 ne subsiste pas dans l'échelon relativement bas, à savoir la région "D". La couche isolante 204 possède une certaine hauteur dans une région "C" o l'intervalle entre les deux lignes d'interconnexion adjacentes est court, par comparaison avec une région D o l'intervalle entre les deux lignes d'interconnexion adjacentes est grand, comme on peut le voir sur la figure 2A. De plus, puisque la couche isolante 210 de la région D est beaucoup plus mince que celle de la région C, une topographie plus fortement inégale apparaît entre les régions C et D. Ainsi, pour supprimer la topographie inégale de la surface du substrat, on doit effectuer, comme représenté sur les figures 2C et 2D, le dépôt
d'une couche isolante sur la première couche isolante 204 et sa planarisation.
Comme représenté sur la figure 2C, après qu'on a effectué la gravure en retrait de la couche de tungstène conductrice 208 et de la couche de barrière en TiN 207, on dépose une deuxième couche isolante 210 sur la première couche isolante 204, y compris sur le plot de contact 208a. De préférence, la deuxième couche isolante 210 est faite de la même matière que la première couche isolante 204, ou bien de la même matière qu'une couche isolante devant être
formée ensuite sur elle.
Suite à la planarisation de la deuxième couche isolante 210, il est formé une structure de dispositif telle que représentée sur la figure 2D. Comme on peut le voir, la structure de dispositif présentée sur la figure 2D est analogue à la structure de dispositif présentée sur la figure 1 D, en ce que les surfaces du substrat ont été rendues planes. Cette planarisation de la deuxième couche isolante 210 peut être réalisée par un processus CMP bien connu et elle est exécutée jusqu'à ce que la surface supérieure du plot de contact 208a soit exposée. Le processus CMP utilise une pâte possédant une faible sélectivité de façon à polir en même temps les couches isolantes et le plot de tungstène conducteur. De ce fait, des parties 210a de la deuxième couche isolante 210 subsistent dans les régions C et D o des échelons relativement bas sont disposés par rapport au plot de contact 208a. Ainsi, le plot de contact 208a est entièrement formé, et, en même temps, la surface du substrat a été rendue plane au moyen des parties restantes 210a de la deuxième couche isolante. Ici, c'est l'autre des particularités importantes, dans laquelle, après que les creux de la surface inégale du substrat ont été remplis à l'aide de la deuxième couche isolante 210, on effectue le processus CMP pour former le plot de contact 208a. Alors que ceci n'a pas été mentionné précédemment, l'homme de l'art comprendra que les effets fonctionnels du deuxième mode de réalisation sont analogues à ceux du première mode de
réalisation.
Bien entendu, l'homme sera en mesure d'imaginer, à partir des
procédés dont la description vient d'être donnée à titre simplement illustratif et
nullement limitatif, diverses variantes et modifications ne sortant pas du cadre de l'invention.

Claims (9)

REVENDICATIONS
1. Procédé de formation de plots de contact (110a; 208a) dans un circuit intégré, caractérisé en ce qu'il comprend les opérations suivantes: former une structure conductrice (104; 202) sur un substrat semi-conducteur (100; 200) comportant une pluralité de régions de diffusion; former une première couche isolante (106; 204) sur le substrat semi-conducteur y compris la structure conductrice, ladite première couche isolante possédant un échelon plus élevé en une première région (A; C), o la structure conductrice est formée en un groupe, qu'en une deuxième région (B; D), o la structure conductrice n'est pas formée; graver la première couche isolante en utilisant un masque de formation de trou de contact pour former un trou de contact (108; 206); former sur la première couche isolante une couche conductrice (110; 208) de façon à remplir le trou de contact au moyen de la couche conductrice; graver la couche conductrice jusqu'à ce qu'une surface supérieure de la première couche isolante soit exposée; former une deuxième couche isolante (112; 210) sur la première couche isolante; et graver par planarisation les deuxième et première couches isolantes afin de former un plot de contact (11 0a; 208a) et, dans le même temps, rendre plane une surface du substrat en laissant dans la deuxième région (B; D) une
partie de la deuxième couche isolante.
2. Procédé selon la revendication 1, caractérisé en ce qu'on forme ledit
trou de contact au travers de la première couche isolante et sur le substrat semi-
conducteur.
3. Procédé selon la revendication 2, caractérisé en ce qu'on forme ledit
trou de contact sur chacune des régions de diffusion dans le substrat semi-
conducteur.
4. Procédé selon la revendication 1, caractérisé en ce qu'on forme ledit trou de contact au travers de la première couche isolante et sur la structure conductrice.
5. Procédé selon la revendication 4, caractérisé en ce qu'il comprend en outre l'opération consistant à former, avant la formation de la couche 1! conductrice, une couche de barrière (207) sur ladite première couche isolante, à la
fois au niveau de parois latérales et du fond du trou de contact.
6. Procédé selon la revendication 5, caractérisé en ce que ladite couche de barrière (207) est faite d'un élément choisi dans le groupe comprenant Ti, TiN, Ta, TaN, WN, TiSiN et un matériau composite de ceux-ci.
7. Procédé selon la revendication 1, caractérisé en ce qu'on forme ledit trou de contact sur la structure conductrice et sur chacune des régions de diffusion
dans le substrat semi-conducteur.
8. Procédé selon la revendication 1, caractérisé en ce que la deuxième couche isolante (112; 210) est faite de la même matière que la première couche isolante.
9. Procédé selon la revendication 1, caractérisé en ce qu'il comprend en outre l'opération consistant à former, avant la formation de la structure conductrice, une couche d'oxyde entre la structure conductrice et le substrat
semi-conducteur.
FR9905762A 1998-05-07 1999-05-06 Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres Expired - Fee Related FR2782841B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016333A KR100268459B1 (ko) 1998-05-07 1998-05-07 반도체 장치의 콘택 플러그 형성 방법

Publications (2)

Publication Number Publication Date
FR2782841A1 true FR2782841A1 (fr) 2000-03-03
FR2782841B1 FR2782841B1 (fr) 2003-08-29

Family

ID=19537111

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9905762A Expired - Fee Related FR2782841B1 (fr) 1998-05-07 1999-05-06 Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres

Country Status (9)

Country Link
US (1) US6218291B1 (fr)
JP (1) JP4031148B2 (fr)
KR (1) KR100268459B1 (fr)
CN (1) CN1114942C (fr)
DE (1) DE19920970C2 (fr)
FR (1) FR2782841B1 (fr)
GB (1) GB2337161B (fr)
NL (1) NL1011933C2 (fr)
TW (1) TW444373B (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474537B1 (ko) * 2002-07-16 2005-03-10 주식회사 하이닉스반도체 산화막용 ｃｍｐ 슬러리 조성물 및 이를 이용한 반도체소자의 제조 방법
US6818555B2 (en) * 2002-10-07 2004-11-16 Taiwan Semiconductor Manufacturing Co., Ltd Method for metal etchback with self aligned etching mask
JP4679277B2 (ja) * 2005-07-11 2011-04-27 富士通セミコンダクター株式会社 半導体装置の製造方法
US7964502B2 (en) 2008-11-25 2011-06-21 Freescale Semiconductor, Inc. Multilayered through via
US9716035B2 (en) * 2014-06-20 2017-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Combination interconnect structure and methods of forming same
CN105336676B (zh) * 2014-07-29 2018-07-10 中芯国际集成电路制造(上海)有限公司 接触插塞的形成方法
US9991133B2 (en) * 2016-08-11 2018-06-05 Tokyo Electron Limited Method for etch-based planarization of a substrate

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
EP0478871A1 (fr) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Formation des prises de contact par dépôt-CVD sur toute une surface et décapage
US5306947A (en) * 1992-01-16 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JPH07106419A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置の製造方法
US5496774A (en) * 1993-12-01 1996-03-05 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback
JPH08236524A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
JPH10189603A (ja) * 1996-12-20 1998-07-21 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
FR2764734A1 (fr) * 1997-06-11 1998-12-18 Samsung Electronics Co Ltd Procede de formation de plots de contact d'un dispositif a semiconducteur

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4676867A (en) * 1986-06-06 1987-06-30 Rockwell International Corporation Planarization process for double metal MOS using spin-on glass as a sacrificial layer
JPH01108746A (ja) * 1987-10-21 1989-04-26 Toshiba Corp 半導体装置の製造方法
US5143867A (en) * 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
JP3216104B2 (ja) * 1991-05-29 2001-10-09 ソニー株式会社 メタルプラグ形成方法及び配線形成方法
US5618381A (en) * 1992-01-24 1997-04-08 Micron Technology, Inc. Multiple step method of chemical-mechanical polishing which minimizes dishing
JP2756887B2 (ja) * 1992-03-02 1998-05-25 三菱電機株式会社 半導体装置の導電層接続構造およびその製造方法
US5250472A (en) * 1992-09-03 1993-10-05 Industrial Technology Research Institute Spin-on-glass integration planarization having siloxane partial etchback and silicate processes
US5312512A (en) * 1992-10-23 1994-05-17 Ncr Corporation Global planarization using SOG and CMP
US5268330A (en) * 1992-12-11 1993-12-07 International Business Machines Corporation Process for improving sheet resistance of an integrated circuit device gate
US5328553A (en) * 1993-02-02 1994-07-12 Motorola Inc. Method for fabricating a semiconductor device having a planar surface
JP3326698B2 (ja) * 1993-03-19 2002-09-24 富士通株式会社 集積回路装置の製造方法
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
US5545581A (en) * 1994-12-06 1996-08-13 International Business Machines Corporation Plug strap process utilizing selective nitride and oxide etches
US5786273A (en) * 1995-02-15 1998-07-28 Matsushita Electric Industrial Co., Ltd. Semiconductor device and associated fabrication method
US5527736A (en) * 1995-04-03 1996-06-18 Taiwan Semiconductor Manufacturing Co. Dimple-free tungsten etching back process
US5747383A (en) * 1995-09-05 1998-05-05 Taiwan Semiconductor Manufacturing Company Ltd Method for forming conductive lines and stacked vias
US5665657A (en) * 1995-09-18 1997-09-09 Taiwan Semiconductor Manufacturing Company, Ltd Spin-on-glass partial etchback planarization process
US5847464A (en) * 1995-09-27 1998-12-08 Sgs-Thomson Microelectronics, Inc. Method for forming controlled voids in interlevel dielectric
US5861342A (en) * 1995-12-26 1999-01-19 Vlsi Technology, Inc. Optimized structures for dummy fill mask design
US5830804A (en) * 1996-06-28 1998-11-03 Cypress Semiconductor Corp. Encapsulated dielectric and method of fabrication
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
US5961617A (en) * 1997-08-18 1999-10-05 Vadem System and technique for reducing power consumed by a data transfer operations during periods of update inactivity

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879257A (en) * 1987-11-18 1989-11-07 Lsi Logic Corporation Planarization process
EP0478871A1 (fr) * 1990-10-01 1992-04-08 STMicroelectronics S.r.l. Formation des prises de contact par dépôt-CVD sur toute une surface et décapage
US5306947A (en) * 1992-01-16 1994-04-26 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JPH07106419A (ja) * 1993-10-05 1995-04-21 Toshiba Corp 半導体装置の製造方法
US5496774A (en) * 1993-12-01 1996-03-05 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback
JPH08236524A (ja) * 1995-02-28 1996-09-13 Nec Corp 半導体装置の製造方法
JPH10189603A (ja) * 1996-12-20 1998-07-21 Samsung Electron Co Ltd 半導体素子のコンタクトプラグ形成方法
US5960310A (en) * 1996-12-20 1999-09-28 Samsung Electronics Co., Ltd. Polishing methods for forming a contact plug
FR2764734A1 (fr) * 1997-06-11 1998-12-18 Samsung Electronics Co Ltd Procede de formation de plots de contact d'un dispositif a semiconducteur

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 07 31 August 1995 (1995-08-31) *
PATENT ABSTRACTS OF JAPAN vol. 1997, no. 01 31 January 1997 (1997-01-31) *
PATENT ABSTRACTS OF JAPAN vol. 1998, no. 12 31 October 1998 (1998-10-31) *

Also Published As

Publication number Publication date
CN1235373A (zh) 1999-11-17
GB9909486D0 (en) 1999-06-23
KR100268459B1 (ko) 2000-10-16
JP2000003915A (ja) 2000-01-07
JP4031148B2 (ja) 2008-01-09
CN1114942C (zh) 2003-07-16
DE19920970C2 (de) 2002-10-24
FR2782841B1 (fr) 2003-08-29
GB2337161B (en) 2000-11-08
NL1011933A1 (nl) 1999-11-09
DE19920970A1 (de) 1999-11-18
TW444373B (en) 2001-07-01
KR19990084516A (ko) 1999-12-06
NL1011933C2 (nl) 2002-09-24
GB2337161A (en) 1999-11-10
US6218291B1 (en) 2001-04-17

Similar Documents

Publication Publication Date Title
US5124780A (en) Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
EP0351001B1 (fr) Procédé pour fabriquer un dispositif semi-conducteur ayant au moins un niveau de prise de contact à travers des ouvertures de contact de petites dimensions
FR3021455A1 (fr) Procede d'aplanissement d'evidements remplis de cuivre
EP2816624A1 (fr) Procédé de réalisation d'une liaison électrique traversante et d'un condensateur traversant dans un substrat, et dispositif correspondant
FR2860920A1 (fr) Procede de realisation de connexions conductrices de circuits integres, et circuit integre mettant en oeuvre des telles connexions
FR2825834A1 (fr) Procede de fabrication d'un disositif a semi-conducteur
EP0463956A1 (fr) Procédé de réalisation d'un étage d'un circuit intégré
FR2757312A1 (fr) Transistor mis a grille metallique auto-alignee et son procede de fabrication
FR2764734A1 (fr) Procede de formation de plots de contact d'un dispositif a semiconducteur
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
US5693564A (en) Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
FR2782841A1 (fr) Procede permettant de former des plots de contact et, en meme temps, de rendre plane une surface de substrat dans des circuits integres
EP1180789A1 (fr) Procédé de fabrication d'un condensateur au sein d'un circuit intégré, et circuit intégré correspondant.
EP0892442B1 (fr) Procédé de fabrication d'une capacité métal-métal au sein d'un circuit intégré, et circuit intégré correspondant
FR2763424A1 (fr) Processus de damasquinage double
EP0923125A1 (fr) Procédé de réalisation d'interconnexions métalliques dans des circuits intégrés
FR2750534A1 (fr) Transistor et procede de realisation d'un transistor a contacts et a isolation de champ auto-alignes
EP3913657A2 (fr) Procédé de traitement d'un circuit électronique pour un collage moléculaire hybride
EP2690655A2 (fr) Procédé de réalisation de vias
EP0933812B1 (fr) Electroplacage d'éléments conducteurs dans un circuit intégré
EP3832707A1 (fr) Structure d'interconnexion d'un circuit intégré
EP0951067A1 (fr) Circuit intégré avec couche d'arrêt et procédé de fabrication associé
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
KR20010009036A (ko) 반도체장치의 배선 및 그 연결부 형성방법
CN111430295A (zh) 互连结构及其制作方法、半导体器件

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100129