JP2909077B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2909077B2 JP2909077B2 JP63049732A JP4973288A JP2909077B2 JP 2909077 B2 JP2909077 B2 JP 2909077B2 JP 63049732 A JP63049732 A JP 63049732A JP 4973288 A JP4973288 A JP 4973288A JP 2909077 B2 JP2909077 B2 JP 2909077B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- conductive material
- gas
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は半導体装置の製造方法に係わり、特に深さの
異なる開口部に対して選択CVD法により導電性物質を同
時に埋め込む手段を含む半導体装置の製造方法に適用で
きる。
異なる開口部に対して選択CVD法により導電性物質を同
時に埋め込む手段を含む半導体装置の製造方法に適用で
きる。
（従来の技術） 従来半導体装置の構成において、絶縁膜を介して積層
形成された複数配線層の上下層間を電気的接続させるた
めの手段として、接続部にスルーホールを形成し、この
スルーホールにタングステンのような導電性材を埋込む
ことが広く用いられている。この方法を第３図を参照し
て説明する。
形成された複数配線層の上下層間を電気的接続させるた
めの手段として、接続部にスルーホールを形成し、この
スルーホールにタングステンのような導電性材を埋込む
ことが広く用いられている。この方法を第３図を参照し
て説明する。
シリコン基板101に形成されたN+またはP+のシリコン
配線層102上を絶縁膜のSiO2膜103を形成し、通常のフォ
トリソグラフィと反応性イオンエッチング（以下RIEと
略称する）によって開孔部104、すなわちスルーホール
を形成する（第３図ａ）。
配線層102上を絶縁膜のSiO2膜103を形成し、通常のフォ
トリソグラフィと反応性イオンエッチング（以下RIEと
略称する）によって開孔部104、すなわちスルーホール
を形成する（第３図ａ）。
次に減圧CVD（以下LPCVDと略称）装置内にてWF6（６
ふっ化タングステン）を用い、これをシリコン基板101
のSiと反応させてタングステン膜105を成長させる（第
３図ｂ）。このタングステン膜105は、その成長のごく
初期にはタングステンがシリコンと反応するが、ある膜
厚に達したのちはSiとの反応は生じないので、WF6にH2
を添加することにより、前記タングステン膜105上にさ
らにタングステンを成長させ、タングステン層115を形
成する（第３図ｃ）。
ふっ化タングステン）を用い、これをシリコン基板101
のSiと反応させてタングステン膜105を成長させる（第
３図ｂ）。このタングステン膜105は、その成長のごく
初期にはタングステンがシリコンと反応するが、ある膜
厚に達したのちはSiとの反応は生じないので、WF6にH2
を添加することにより、前記タングステン膜105上にさ
らにタングステンを成長させ、タングステン層115を形
成する（第３図ｃ）。
この方法によれば、同一の深さの開孔部は、同程度に
埋める事ができる。しかしながら、深さが異なる開口部
を同時に埋める場合、第４図に示すような不均一性が生
ずる。開口部を埋めるのに、まず、第４図ａに示すよう
に、シリコン基板101上に素子分離絶縁膜31,拡散層32,
ワード線33及び平坦化絶縁膜34を形成し、この平坦化絶
縁膜34に開口部A,Bを設け、Ｗ選択CVD法によって薄いタ
ングステン膜35aで浅い開口部Ａに完全に埋め込んだ場
合、開口部Ｂは半分程度しか埋められない。開口部Ｂを
完全に埋め込むように厚いタングステン膜35bで埋め込
むと同図ｂに示すように、開口部Ａはタングステン膜が
あふれてはみ出してしまう。このはみ出しは、開口部間
が狭まる際にショートなどの問題が生ずる原因となる。
又、その上層の配線間ショート及び、突出部上での配線
段聞れ、他種々の問題の原因となる。そのため、埋め込
み部の平坦化は必須である。SiO2上の不要導電体をエッ
チングで平坦化する技術は、すでに特願昭61−48462号
公報（第18回固体素子コンファレンスアブストラクトP.
503）及び第19回固体素子コンファレンスアブストラク
トP.435に述べられている。特に後者は、選択CVDであふ
れたタングステン部をレジストエッチバックで平坦化す
る試みを行なっている。
埋める事ができる。しかしながら、深さが異なる開口部
を同時に埋める場合、第４図に示すような不均一性が生
ずる。開口部を埋めるのに、まず、第４図ａに示すよう
に、シリコン基板101上に素子分離絶縁膜31,拡散層32,
ワード線33及び平坦化絶縁膜34を形成し、この平坦化絶
縁膜34に開口部A,Bを設け、Ｗ選択CVD法によって薄いタ
ングステン膜35aで浅い開口部Ａに完全に埋め込んだ場
合、開口部Ｂは半分程度しか埋められない。開口部Ｂを
完全に埋め込むように厚いタングステン膜35bで埋め込
むと同図ｂに示すように、開口部Ａはタングステン膜が
あふれてはみ出してしまう。このはみ出しは、開口部間
が狭まる際にショートなどの問題が生ずる原因となる。
又、その上層の配線間ショート及び、突出部上での配線
段聞れ、他種々の問題の原因となる。そのため、埋め込
み部の平坦化は必須である。SiO2上の不要導電体をエッ
チングで平坦化する技術は、すでに特願昭61−48462号
公報（第18回固体素子コンファレンスアブストラクトP.
503）及び第19回固体素子コンファレンスアブストラク
トP.435に述べられている。特に後者は、選択CVDであふ
れたタングステン部をレジストエッチバックで平坦化す
る試みを行なっている。
しかしながら、選択CVDであふれたタングステン部の
表面は非常に凹凸が大きく、そのため、しばしばレジス
トが不均一に塗布されたり、あるいは、通常のRIEエッ
チバックでは表面の凹凸が最後に残ってしまう。従っ
て、レジスト塗布前にできるだけ平坦化しておく事が望
ましい。第５図a,bは、タングステン膜に通常のRIEを用
いた場合のエッチバック前後の形状（51aはエッチバッ
ク前,51bはエッチバック後）を示し、第６図は、等方性
エッチングで反応速度律速の場合におけるエッチバック
後のタングステン膜61の形状を示す。RIEを用いた場合
も、等方性エッチングした場合も、完全な平坦化は起こ
り得ない。
表面は非常に凹凸が大きく、そのため、しばしばレジス
トが不均一に塗布されたり、あるいは、通常のRIEエッ
チバックでは表面の凹凸が最後に残ってしまう。従っ
て、レジスト塗布前にできるだけ平坦化しておく事が望
ましい。第５図a,bは、タングステン膜に通常のRIEを用
いた場合のエッチバック前後の形状（51aはエッチバッ
ク前,51bはエッチバック後）を示し、第６図は、等方性
エッチングで反応速度律速の場合におけるエッチバック
後のタングステン膜61の形状を示す。RIEを用いた場合
も、等方性エッチングした場合も、完全な平坦化は起こ
り得ない。
そこで、平坦化しつつエッチバックするエッチング方
法の改良が望まれる。
法の改良が望まれる。
（発明が解決しようとする課題） 上記従来の技術における一例の深さの異なる開口部に
同時に選択CVDによって導電性物質埋め込みを施す場
合、浅い開口部にはみ出し部が生じ、その平坦化が困難
で、上層の配線間ショートや、突出部上での配線の段切
れ等の重大な問題がある。
同時に選択CVDによって導電性物質埋め込みを施す場
合、浅い開口部にはみ出し部が生じ、その平坦化が困難
で、上層の配線間ショートや、突出部上での配線の段切
れ等の重大な問題がある。
本発明は上記従来の技術の問題点に鑑みて改良された
半導体装置の製造方法を提供する。
半導体装置の製造方法を提供する。
（課題を解決するための手段） 本発明にかかる半導体装置の製造方法は、半導体また
は金属上に絶縁膜を被着する工程と、前記絶縁膜に開口
部を設ける工程と、前記開口部に対し導電性物質をはみ
出させ成長させる工程と、前記導電性物質のエッチング
速度がエッチングガスの供給速度で律速される領域にお
いて、前記エッチングガスを前記導電性物質表面へ供給
してエッチングを施す工程を含むことを特徴とする。つ
ぎに前記導電性物質に対するエッチングが、被処理基体
を収納したチャンバーにこれとは隔離した別の領域でマ
イクロ波励起されたエッチングガスを導入して施すこと
を特徴とする。さらに、前記導電性物質がタングステ
ン、モリブデン、アルミニウム、シリコンのいずれかで
あることを特徴とする。
は金属上に絶縁膜を被着する工程と、前記絶縁膜に開口
部を設ける工程と、前記開口部に対し導電性物質をはみ
出させ成長させる工程と、前記導電性物質のエッチング
速度がエッチングガスの供給速度で律速される領域にお
いて、前記エッチングガスを前記導電性物質表面へ供給
してエッチングを施す工程を含むことを特徴とする。つ
ぎに前記導電性物質に対するエッチングが、被処理基体
を収納したチャンバーにこれとは隔離した別の領域でマ
イクロ波励起されたエッチングガスを導入して施すこと
を特徴とする。さらに、前記導電性物質がタングステ
ン、モリブデン、アルミニウム、シリコンのいずれかで
あることを特徴とする。
（作 用） 本発明は、半導体もしくは金属上に開口部を設けた絶
縁膜を形成し、その開口部を選択CVD法を用いて導電性
物質で埋め込んで、はみ出した部分をエッチング除去す
る方法に係わる。
縁膜を形成し、その開口部を選択CVD法を用いて導電性
物質で埋め込んで、はみ出した部分をエッチング除去す
る方法に係わる。
すなわち、導電性物質のエッチングにおけるエッチン
グガスの反応速度は、その表面にエッチングガスを充分
大量に供給したときの最大エッチング速度である。上記
エッチングガス量を超えてエッチングガスを表面に供給
しても、エッチング速度は表面での反応速度がエッチン
グ速度を律速するから、反応速度は大きくならないので
ある。これにより、エッチングガスを供給速度を制御し
て反応速度より小（供給律速）になるようにして施すエ
ッチングのもとで、見込角の大きい凸部分ではエッチン
グ速度を大きく、見込角の小さい凹部分ではエッチング
速度を低下させて平坦性を改善する事にある。そして、
埋込部の平坦性が良くなるため、隣接するコンタクト
間，配線間ショートが著しく低減され、又レジストを塗
布する際の塗布むらもなく、また埋め込み部上の配線の
クラック発生などが抑制される。
グガスの反応速度は、その表面にエッチングガスを充分
大量に供給したときの最大エッチング速度である。上記
エッチングガス量を超えてエッチングガスを表面に供給
しても、エッチング速度は表面での反応速度がエッチン
グ速度を律速するから、反応速度は大きくならないので
ある。これにより、エッチングガスを供給速度を制御し
て反応速度より小（供給律速）になるようにして施すエ
ッチングのもとで、見込角の大きい凸部分ではエッチン
グ速度を大きく、見込角の小さい凹部分ではエッチング
速度を低下させて平坦性を改善する事にある。そして、
埋込部の平坦性が良くなるため、隣接するコンタクト
間，配線間ショートが著しく低減され、又レジストを塗
布する際の塗布むらもなく、また埋め込み部上の配線の
クラック発生などが抑制される。
（実施例） 以下、本発明の詳細を図示の実施例を用いて説明す
る。
る。
第１図は、本発明の実施例により形成した平坦化エッ
チング前後の形状を示す。第１図ａにおいて、導電層11
上に0.8μｍ寸法の開口部を形成した1.3μｍ厚のSiO2膜
12に対し、WF6とH2を用いて350℃でタングステン膜13を
選択成長させた場合の模式図を示す。開口部からのはみ
出しは0.5μｍにおよんでいる。表面の凹凸は0.3〜0.4
μｍに達する。これは、粒径が上方に向かって大きくな
るため、堆積が進むにつれて凹凸が大きくなる事によ
る。これを300℃で基板加熱しながらCF4とO2にN2を添加
して10％に希釈したエッチングガスによるCDE（chemica
l dry etching）によってエッチバックする。圧力は45P
aで行った。この条件のエッチングガス圧力:45Paは、既
に述べた「CF4と酸素とからなるエッチングガスをこれ
が10％になるように窒素ガスを混ぜて希釈し」ているか
ら、エッチングガスの有効分圧としては4.5Paに相当
し、稀薄な圧力状態の供給律速である。そのため、反応
ガスに対する見込角が大きい突出部ではエッチング速度
が大きく、逆に見込角の小さい凹部ではエッチング速度
が小さく、平坦化されやすい。ここに前記見込角は図７
に例示すように立体的視野に相当するもので、凸部（Ａ
点）における見込角αは180度以上と大きく、凹部（Ｂ
点）における見込角βは略120度、別の凹部（Ｃ点）に
おける見込角γは略60度と小さい。エッチバック後のタ
ングステン膜13aの形状を第１図ｂに示す。
チング前後の形状を示す。第１図ａにおいて、導電層11
上に0.8μｍ寸法の開口部を形成した1.3μｍ厚のSiO2膜
12に対し、WF6とH2を用いて350℃でタングステン膜13を
選択成長させた場合の模式図を示す。開口部からのはみ
出しは0.5μｍにおよんでいる。表面の凹凸は0.3〜0.4
μｍに達する。これは、粒径が上方に向かって大きくな
るため、堆積が進むにつれて凹凸が大きくなる事によ
る。これを300℃で基板加熱しながらCF4とO2にN2を添加
して10％に希釈したエッチングガスによるCDE（chemica
l dry etching）によってエッチバックする。圧力は45P
aで行った。この条件のエッチングガス圧力:45Paは、既
に述べた「CF4と酸素とからなるエッチングガスをこれ
が10％になるように窒素ガスを混ぜて希釈し」ているか
ら、エッチングガスの有効分圧としては4.5Paに相当
し、稀薄な圧力状態の供給律速である。そのため、反応
ガスに対する見込角が大きい突出部ではエッチング速度
が大きく、逆に見込角の小さい凹部ではエッチング速度
が小さく、平坦化されやすい。ここに前記見込角は図７
に例示すように立体的視野に相当するもので、凸部（Ａ
点）における見込角αは180度以上と大きく、凹部（Ｂ
点）における見込角βは略120度、別の凹部（Ｃ点）に
おける見込角γは略60度と小さい。エッチバック後のタ
ングステン膜13aの形状を第１図ｂに示す。
尚、ここで用いるCDE装置は周知のものと同様であ
り、例えば、第２図に示す如く構成されている。すなわ
ち、チャンバー21内に加熱ヒータ等を備えたサセプター
22が配置され、このサセプター22上に被処理基体23が載
置される。チャンバー21内には、ガス導入管24,25を介
して所定のガスが導入され、チャンバー21内のガスは、
排気管26から排気される。
り、例えば、第２図に示す如く構成されている。すなわ
ち、チャンバー21内に加熱ヒータ等を備えたサセプター
22が配置され、このサセプター22上に被処理基体23が載
置される。チャンバー21内には、ガス導入管24,25を介
して所定のガスが導入され、チャンバー21内のガスは、
排気管26から排気される。
ここでガス導入管25は、マイクロ波電源28からマイク
ロ波を印加された放電管27に接続されている。そしてエ
ッチングガス（例えばCF4＋O2）は、放電管27により励
起された後、チャンバー21内に導入されるものとなって
いる。又、添加ガスとしてのN2は、ガス導入管24からあ
るいは、上記エッチングガスと共にガス導入管25からチ
ャンバー21内に導入されるものとなっている。
ロ波を印加された放電管27に接続されている。そしてエ
ッチングガス（例えばCF4＋O2）は、放電管27により励
起された後、チャンバー21内に導入されるものとなって
いる。又、添加ガスとしてのN2は、ガス導入管24からあ
るいは、上記エッチングガスと共にガス導入管25からチ
ャンバー21内に導入されるものとなっている。
本装置の前記使用条件を用いて、1.3μｍ深さと0.5μ
ｍ深さの開口部に対して、Ｗ埋め込みを実施した。工程
としては、1.3μｍ深さの開口部を十分に埋め込むだけ
のタングステン膜を膜厚1.8μｍに堆積した後、上記条
件で0.5μｍエッチングする事によって表面を平坦化さ
せ、ついで、レジストを塗布したところレジストの塗布
むらは全く見られず、RIE条件にてレジストエッチバッ
クする事が可能となった。また、同程度の深さ例えば1.
3μｍと1.5μｍ深さの開口部に対しては、1.8μｍのタ
ングステン膜を選択成長させた後、前記供給律速条件で
エッチバックするだけで十分に平坦化され、その後のレ
ジストエッチバックは不要となった。
ｍ深さの開口部に対して、Ｗ埋め込みを実施した。工程
としては、1.3μｍ深さの開口部を十分に埋め込むだけ
のタングステン膜を膜厚1.8μｍに堆積した後、上記条
件で0.5μｍエッチングする事によって表面を平坦化さ
せ、ついで、レジストを塗布したところレジストの塗布
むらは全く見られず、RIE条件にてレジストエッチバッ
クする事が可能となった。また、同程度の深さ例えば1.
3μｍと1.5μｍ深さの開口部に対しては、1.8μｍのタ
ングステン膜を選択成長させた後、前記供給律速条件で
エッチバックするだけで十分に平坦化され、その後のレ
ジストエッチバックは不要となった。
エッチングの形態はエッチングガスをエッチング室と
は別の領域で励起するCDEに限るものではなく、被処理
基体を化学的にドライエッチングするものであればよ
い。その他、本発明の要旨を逸脱しない範囲で種々変形
して実施可能である。又、導電性物質としてＷ以外にM
o,Al,Siなどでも反応ガス条件を変える事によって同様
な配果が期待できる。
は別の領域で励起するCDEに限るものではなく、被処理
基体を化学的にドライエッチングするものであればよ
い。その他、本発明の要旨を逸脱しない範囲で種々変形
して実施可能である。又、導電性物質としてＷ以外にM
o,Al,Siなどでも反応ガス条件を変える事によって同様
な配果が期待できる。
以上の説明から明らかなように、本発明による方法を
用いる事によって従来のRIE又は等方性エッチングと比
べ、エッチバック後の導電性物質の表面は著しく平坦化
され、その後にさらにレジストを塗布した場合でも塗布
むらはなくなり、所望の領域以外の導電性物質は容易に
除去可能となる。従って、配線間ショートや上層配線の
クラックなどは著しく抑制される。
用いる事によって従来のRIE又は等方性エッチングと比
べ、エッチバック後の導電性物質の表面は著しく平坦化
され、その後にさらにレジストを塗布した場合でも塗布
むらはなくなり、所望の領域以外の導電性物質は容易に
除去可能となる。従って、配線間ショートや上層配線の
クラックなどは著しく抑制される。
次に本願は導電性物質に対するエッチングにおいて、
被処理基体を収納したチャンバーに、これとは隔離した
別の領域でマイクロ波励起されたエッチングガスを導入
して施すので、CDEにおけるイオンによるダメージが少
なく、良好な平滑エッチング面を得ることができる顕著
な効果がある。
被処理基体を収納したチャンバーに、これとは隔離した
別の領域でマイクロ波励起されたエッチングガスを導入
して施すので、CDEにおけるイオンによるダメージが少
なく、良好な平滑エッチング面を得ることができる顕著
な効果がある。
第１図a,bは本発明の一実施例を説明するためのスルー
ホール部の平坦化エッチング前後の形状を示すいずれも
断面図、第２図はCDE装置の断面図、第３図ａ〜ｃは従
来例のスルーホール部を埋める段階を説明するためのい
ずれも断面図、第４図a,bは深さの異なる開口部に従来
の方法による導電性物質の成長を説明する場合のいずれ
も断面図、第５図ａは過剰に選択成長させた導電性物質
RIEエッチバック前の形状を示す断面図、第５図ｂはRIE
エッチバック後の形状を示す断面図、第６図は等方性エ
ッチングでエッチバック後の形状を示す断面図、第７図
は見込角を説明するための断面図である。 11……導電層、12……SiO2膜 13,13a……タングステン膜
ホール部の平坦化エッチング前後の形状を示すいずれも
断面図、第２図はCDE装置の断面図、第３図ａ〜ｃは従
来例のスルーホール部を埋める段階を説明するためのい
ずれも断面図、第４図a,bは深さの異なる開口部に従来
の方法による導電性物質の成長を説明する場合のいずれ
も断面図、第５図ａは過剰に選択成長させた導電性物質
RIEエッチバック前の形状を示す断面図、第５図ｂはRIE
エッチバック後の形状を示す断面図、第６図は等方性エ
ッチングでエッチバック後の形状を示す断面図、第７図
は見込角を説明するための断面図である。 11……導電層、12……SiO2膜 13,13a……タングステン膜
フロントページの続き (56)参考文献 特開 昭63−133551（ＪＰ，Ａ) 特開 昭57−48235（ＪＰ，Ａ) 特開 昭60−76143（ＪＰ，Ａ) 特開 昭56−69843（ＪＰ，Ａ) 特開 昭63−15443（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/302 H01L 21/88
Claims (3)
- 【請求項１】半導体または金属上に絶縁膜を被着する工
程と、前記絶縁膜に開口部を設ける工程と、前記開口部
に対し導電性物質をはみ出させ成長させる工程と、前記
導電性物質のエッチング速度がエッチングガスの供給速
度で律速される領域において、前記エッチングガスを前
記導電性物質表面へ供給してエッチングを施す工程を含
む半導体装置の製造方法。 - 【請求項２】前記導電性物質に対するエッチングが、被
処理基体を収納したチャンバーにこれとは隔離した別の
領域でマイクロ波励起されたエッチングガスを導入して
施すことを特徴とする請求項１記載の半導体装置の製造
方法。 - 【請求項３】前記導電性物質がタングステン、モリブデ
ン、アルミニウム、シリコンのいずれかであることを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049732A JP2909077B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63049732A JP2909077B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01225122A JPH01225122A (ja) | 1989-09-08 |
| JP2909077B2 true JP2909077B2 (ja) | 1999-06-23 |
Family
ID=12839362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63049732A Expired - Fee Related JP2909077B2 (ja) | 1988-03-04 | 1988-03-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2909077B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5669843A (en) * | 1979-11-09 | 1981-06-11 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS5748235A (en) * | 1980-07-24 | 1982-03-19 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS6076143A (ja) * | 1983-10-03 | 1985-04-30 | Nec Corp | 半導体装置の製造方法 |
-
1988
- 1988-03-04 JP JP63049732A patent/JP2909077B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01225122A (ja) | 1989-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6255233B1 (en) | In-situ silicon nitride and silicon based oxide deposition with graded interface for damascene application | |
| KR100187870B1 (ko) | 반도체 구조물 및 그 제조 방법 | |
| US6368976B1 (en) | Method for manufacturing a semiconductor device having film thickness difference between a control gate and a floating gate | |
| JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| JPH063804B2 (ja) | 半導体装置製造方法 | |
| JP2909077B2 (ja) | 半導体装置の製造方法 | |
| JPS6390838A (ja) | 電気的相互接続部の製造方法 | |
| JPH02257640A (ja) | 半導体素子の製造方法 | |
| JPH08293487A (ja) | エッチング方法 | |
| JPH02143527A (ja) | 配線形成方法 | |
| JPH09172017A (ja) | 半導体装置の製造方法 | |
| JP2822208B2 (ja) | 半導体装置の製造方法 | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JP2894345B2 (ja) | 半導体装置の製造方法 | |
| US20040014311A1 (en) | Method for manufacturing a semiconductor device | |
| KR100558039B1 (ko) | 반도체 소자의 절연막 평탄화 방법 | |
| JP3070564B2 (ja) | 半導体装置の製造方法 | |
| JP2782912B2 (ja) | 半導体装置の製造方法 | |
| KR100511397B1 (ko) | 반도체 소자의 접속 구멍의 형성 방법 | |
| JPH06124944A (ja) | 半導体装置 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| JPH06151376A (ja) | エッチバック法 | |
| JPH06208976A (ja) | 半導体装置の製造方法及びスルーホールの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |