JPH06151376A - エッチバック法 - Google Patents
エッチバック法Info
- Publication number
- JPH06151376A JPH06151376A JP5872591A JP5872591A JPH06151376A JP H06151376 A JPH06151376 A JP H06151376A JP 5872591 A JP5872591 A JP 5872591A JP 5872591 A JP5872591 A JP 5872591A JP H06151376 A JPH06151376 A JP H06151376A
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- etching
- etch
- tungsten film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】半導体装置の製造工程に於て、コンタクトホー
ル，又はビアホール内にＣＶＤ法により成膜されたブラ
ンケットタングステン膜をエッチバックする方法に関
し、コンタクトホール内、ビアホール内に“す”を発生
させず、表面を平滑にするエッチバックを行う。 【構成】図１（ａ）にシリコン基板１０１上に形成され
たコンタクトホール内にＣＶＤ法でブランケットタング
ステン膜１０３が形成されている。本発明のエッチバッ
ク法は、このタングステン膜１０３を塩素ガスを用いて
エッチバックする方法である。エッチバック後の断面形
状を図１（ｃ）に示す。 【効果】塩素ガスを用いてエッチバックすることにより
コンタクトホール内に“す”を発生させず、表面の平滑
なタングステンのエッチバックが実現できる。
ル，又はビアホール内にＣＶＤ法により成膜されたブラ
ンケットタングステン膜をエッチバックする方法に関
し、コンタクトホール内、ビアホール内に“す”を発生
させず、表面を平滑にするエッチバックを行う。 【構成】図１（ａ）にシリコン基板１０１上に形成され
たコンタクトホール内にＣＶＤ法でブランケットタング
ステン膜１０３が形成されている。本発明のエッチバッ
ク法は、このタングステン膜１０３を塩素ガスを用いて
エッチバックする方法である。エッチバック後の断面形
状を図１（ｃ）に示す。 【効果】塩素ガスを用いてエッチバックすることにより
コンタクトホール内に“す”を発生させず、表面の平滑
なタングステンのエッチバックが実現できる。
Description
【０００１】
【産業上の利用分野】本発明はエッチバック法に関し、
特に化学気相法により成膜されたタングステンのエッチ
バック方法に関する。
特に化学気相法により成膜されたタングステンのエッチ
バック方法に関する。
【０００２】
【従来の技術】電極を形成する材料は、化学気相法（Ｃ
ＶＤ法）及びスパッタ法により半導体表面に成膜され
る。ＣＶＤ法はスパッタ法に比べステップカバレージが
優れ、ビアホールの埋め込みに有効である。
ＶＤ法）及びスパッタ法により半導体表面に成膜され
る。ＣＶＤ法はスパッタ法に比べステップカバレージが
優れ、ビアホールの埋め込みに有効である。
【０００３】半導体回路の製造工程に於て、半導体基板
上にビアホールを形成後、ＣＶＤ法により成膜されたタ
ングステン膜によりこのビアホールを埋め込む。タング
ステン膜は、基板上全面に成膜されるために、層間での
配線接続を行うには、ビアホールに埋め込まれている以
外のタングステンを除去するエッチバックが必要であ
る。この除去工程には、反応ガスにフッ素を含んだ反応
性イオンエッチング（ＲＩＥ）が用いられている。
上にビアホールを形成後、ＣＶＤ法により成膜されたタ
ングステン膜によりこのビアホールを埋め込む。タング
ステン膜は、基板上全面に成膜されるために、層間での
配線接続を行うには、ビアホールに埋め込まれている以
外のタングステンを除去するエッチバックが必要であ
る。この除去工程には、反応ガスにフッ素を含んだ反応
性イオンエッチング（ＲＩＥ）が用いられている。
【０００４】タングステンのエッチングについて、Ｓｏ
ｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ日本版１９
８８年６月号の２７ページから３６ページに報告が行わ
れている。これによると、タングステンのフッ化物及び
塩化物の蒸気圧についてデータが記載されており、この
データから、フッ化物は塩化物に比較し、蒸気圧が高
く、タングステンのエッチングにはフッ素ガスが有利で
あると言われていた。
ｌｉｄ Ｓｔａｔｅ Ｔｅｃｈｎｏｌｏｇｙ日本版１９
８８年６月号の２７ページから３６ページに報告が行わ
れている。これによると、タングステンのフッ化物及び
塩化物の蒸気圧についてデータが記載されており、この
データから、フッ化物は塩化物に比較し、蒸気圧が高
く、タングステンのエッチングにはフッ素ガスが有利で
あると言われていた。
【０００５】
【発明が解決しようとする課題】上述したように、ＣＶ
Ｄ法により成膜したタングステン膜は、ステップカバレ
ージに優れ、ビアホールの埋め込みに適しているが、ビ
アホール内部では、タングステンの膜が側壁より成長す
るために、ビアホール中心部で対角線上の側壁より成長
してきた膜同志がぶつかることとなり、結晶的に不整合
な亀裂を生じる。
Ｄ法により成膜したタングステン膜は、ステップカバレ
ージに優れ、ビアホールの埋め込みに適しているが、ビ
アホール内部では、タングステンの膜が側壁より成長す
るために、ビアホール中心部で対角線上の側壁より成長
してきた膜同志がぶつかることとなり、結晶的に不整合
な亀裂を生じる。
【０００６】この様な膜のエッチバックを、反応ガスに
フッ素を含んだ反応性イオンエッチングにより行うと、
図３に示したようにエッチングの進行と共にビアホール
内部の亀裂が露出してしまい、大きな穴を形成すること
となる。この穴はオーバーエッチング中に拡大し図３
（ｃ）、最悪の場合には下地拡散層まで到達し、電気的
な劣化を招く。
フッ素を含んだ反応性イオンエッチングにより行うと、
図３に示したようにエッチングの進行と共にビアホール
内部の亀裂が露出してしまい、大きな穴を形成すること
となる。この穴はオーバーエッチング中に拡大し図３
（ｃ）、最悪の場合には下地拡散層まで到達し、電気的
な劣化を招く。
【０００７】
【課題を解決するための手段】本発明では、反応ガスに
塩素を用いることを特徴とし、タングステンのフッ化物
と塩化物に於ける蒸気圧の差を利用し上記問題点を解決
した。
塩素を用いることを特徴とし、タングステンのフッ化物
と塩化物に於ける蒸気圧の差を利用し上記問題点を解決
した。
【０００８】タングステンの塩化物は、そのフッ化物の
蒸気圧に対し、二桁程度低い値を示す。これに対し、固
体表面のガス蒸気圧は、表面曲率により変化し次式で現
される。
蒸気圧に対し、二桁程度低い値を示す。これに対し、固
体表面のガス蒸気圧は、表面曲率により変化し次式で現
される。
【０００９】
【００１０】この様に、蒸気圧は凹面に於いて減少する
傾向があり、また、凸面で増大する。元来、蒸気圧の低
い塩化物の場合は、この効果により大きな影響を受け、
平面に比較し、凹面ではエッチングが進行しないように
なり、反対に、凸面ではエッチレートが増大するものと
考えられる。
傾向があり、また、凸面で増大する。元来、蒸気圧の低
い塩化物の場合は、この効果により大きな影響を受け、
平面に比較し、凹面ではエッチングが進行しないように
なり、反対に、凸面ではエッチレートが増大するものと
考えられる。
【００１１】これにより、塩素を反応ガスに用いた場合
には、ビアホール内に生じている亀裂においてエッチン
グが進行しない。
には、ビアホール内に生じている亀裂においてエッチン
グが進行しない。
【００１２】
【実施例】次に本発明を用いた実施例について図面を参
照し工程順に説明する。
照し工程順に説明する。
【００１３】図１は本発明実施例の概要を工程順に説明
するための断面図である。この実施例では、ＣＶＤタン
グステン膜により埋め込まれたコンタクトの埋め込みエ
ッチバックの実施例である。
するための断面図である。この実施例では、ＣＶＤタン
グステン膜により埋め込まれたコンタクトの埋め込みエ
ッチバックの実施例である。
【００１４】シリコン基板１０１上に、酸化膜１０２を
ＣＶＤ法により、厚さ８０００オングストローム程度成
膜し、コンタクトホールをリソグラフィー工程とそれに
続く反応性イオンエッチングにより形成した後、ＣＶＤ
タングステンの成膜を行う。
ＣＶＤ法により、厚さ８０００オングストローム程度成
膜し、コンタクトホールをリソグラフィー工程とそれに
続く反応性イオンエッチングにより形成した後、ＣＶＤ
タングステンの成膜を行う。
【００１５】原料として六フッ化タングステン（Ｗ
Ｆ6 ）を用いた熱ＣＶＤ法によりタングステン１０３を
厚さ８０００オングストローム程度成長する。こ時の成
長条件は、基板温度を４００℃、ＷＦ6 の流量を５０ｃ
ｃ／ｍｉｎ、また、還元剤として水素（Ｈ2 ）を１ｌ／
ｍｉｎ添加した。図１（ａ）に示したように、ＣＶＤ法
により成膜したタングステンの表面は、高さ２０００オ
ングストローム程度の凹凸を有しており、また、コンタ
クトホールの内部では亀裂を生じている。
Ｆ6 ）を用いた熱ＣＶＤ法によりタングステン１０３を
厚さ８０００オングストローム程度成長する。こ時の成
長条件は、基板温度を４００℃、ＷＦ6 の流量を５０ｃ
ｃ／ｍｉｎ、また、還元剤として水素（Ｈ2 ）を１ｌ／
ｍｉｎ添加した。図１（ａ）に示したように、ＣＶＤ法
により成膜したタングステンの表面は、高さ２０００オ
ングストローム程度の凹凸を有しており、また、コンタ
クトホールの内部では亀裂を生じている。
【００１６】ＣＶＤ法によるタングステンの成膜後、埋
め込みエッチバックを行う。ここでは、表面に露出した
タングステン膜を高速でエッチング除去するエッチング
と亀裂をエッチングしないエッチングの２ステップエッ
チングにより行われる。
め込みエッチバックを行う。ここでは、表面に露出した
タングステン膜を高速でエッチング除去するエッチング
と亀裂をエッチングしないエッチングの２ステップエッ
チングにより行われる。
【００１７】タングステン膜の高速エッチングには、反
応ガスとして六フッ化硫黄（ＳＦ6）を用いた。タング
ステン膜のエッチングは、平行平板電極を有したＲＩＥ
装置に於て行った。ＳＦ6 を２５ｃｃ／ｍｉｎの速度で
エッチング装置に導入し、ガス圧力を１５Ｐａに調整す
る。電極には１３．５６ＭＨｚの高周波電力を３００Ｗ
程度導入し、上記ガスを励起しプラズマを発生させ、タ
ングステンのエッチングが行われた。この時得られるタ
ングステンのエッチング速度は、２０００オングストロ
ーム／ｍｉｎである。このエッチングによりタングステ
ン膜を、亀裂部が露出しない深さ６０００〜８０００オ
ングストローム程度除去する。これにより、図１（ｂ）
が得られる。
応ガスとして六フッ化硫黄（ＳＦ6）を用いた。タング
ステン膜のエッチングは、平行平板電極を有したＲＩＥ
装置に於て行った。ＳＦ6 を２５ｃｃ／ｍｉｎの速度で
エッチング装置に導入し、ガス圧力を１５Ｐａに調整す
る。電極には１３．５６ＭＨｚの高周波電力を３００Ｗ
程度導入し、上記ガスを励起しプラズマを発生させ、タ
ングステンのエッチングが行われた。この時得られるタ
ングステンのエッチング速度は、２０００オングストロ
ーム／ｍｉｎである。このエッチングによりタングステ
ン膜を、亀裂部が露出しない深さ６０００〜８０００オ
ングストローム程度除去する。これにより、図１（ｂ）
が得られる。
【００１８】この後、反応ガスを塩素に切り替え、亀裂
部をエッチングしない二番目のエッチングを行う。ここ
では、反応ガスとして塩素（Ｃｌ2 ）を用い、これを２
０ｃｃ／ｍｉｎの速度でエッチング装置に導入し、ガス
圧力を１５Ｐａに調整する。電極には１３．５６ＭＨｚ
の高周波電力を３００Ｗ程度導入し、上記ガスを励起し
プラズマを発生させ、タングステンのエッチングを行っ
た。この時得られるタングステンのエッチング速度は、
５００オングストローム／ｍｉｎであり、このエッチン
グにより、図１（ｃ）が得られる。
部をエッチングしない二番目のエッチングを行う。ここ
では、反応ガスとして塩素（Ｃｌ2 ）を用い、これを２
０ｃｃ／ｍｉｎの速度でエッチング装置に導入し、ガス
圧力を１５Ｐａに調整する。電極には１３．５６ＭＨｚ
の高周波電力を３００Ｗ程度導入し、上記ガスを励起し
プラズマを発生させ、タングステンのエッチングを行っ
た。この時得られるタングステンのエッチング速度は、
５００オングストローム／ｍｉｎであり、このエッチン
グにより、図１（ｃ）が得られる。
【００１９】次に、他の実施例について説明する。
【００２０】この実施例では、ＣＶＤ法により成膜した
タングステンの表面をエッチング処理により平坦化する
方法について説明を行う。図２は本発明実施例の概要を
工程順に説明するための断面図である。
タングステンの表面をエッチング処理により平坦化する
方法について説明を行う。図２は本発明実施例の概要を
工程順に説明するための断面図である。
【００２１】シリコン基板２０３上に、層間絶縁膜２０
２を厚さ１μｍ程度成膜し、リソグラフィ及びエッチン
グ工程によりビアホールの開口を行い、このビアホール
を埋め込むために、原料として六フッ化タングステン
（ＷＦ6 ）を用いた熱ＣＶＤ法によりタングステン２０
１を厚さ８０００オングストローム程度成長する。この
時の成長条件は、基板温度を４００℃、ＷＦ6 の流量を
５０ｃｃ／ｍｉｎ、また、還元剤として水素（Ｈ2 ）を
１ｌ／ｍｉｎ添加した。図２（ａ）に示したように、Ｃ
ＶＤ法により成膜したタングステンの表面は、高さ２０
００オングストローム程度の凹凸を有しており、その後
に行われるリソグラフィ工程を難しくする。
２を厚さ１μｍ程度成膜し、リソグラフィ及びエッチン
グ工程によりビアホールの開口を行い、このビアホール
を埋め込むために、原料として六フッ化タングステン
（ＷＦ6 ）を用いた熱ＣＶＤ法によりタングステン２０
１を厚さ８０００オングストローム程度成長する。この
時の成長条件は、基板温度を４００℃、ＷＦ6 の流量を
５０ｃｃ／ｍｉｎ、また、還元剤として水素（Ｈ2 ）を
１ｌ／ｍｉｎ添加した。図２（ａ）に示したように、Ｃ
ＶＤ法により成膜したタングステンの表面は、高さ２０
００オングストローム程度の凹凸を有しており、その後
に行われるリソグラフィ工程を難しくする。
【００２２】ＣＶＤ法によるタングステンの成膜後、こ
の凹凸を除去するために塩素を用いたＲＩＥによりタン
グステンの表面をエッチングする。Ｃｌ2 を２５ｃｃ／
ｍｉｎの速度でエッチング装置に導入し、ガス圧力を１
０Ｐａに調整する。電極には１３．５６ＭＨｚの高周波
電力を４００Ｗ程度導入し、上記ガスを励起しプラズマ
を発生させ、タングステンのエッチングが行われた。こ
の時得られるタングステンのエッチング速度は、５００
オングストローム／ｍｉｎである。このエッチングによ
りタングステン膜を、深さ２０００オングストローム程
度除去することにより、平滑な表面を有したタングステ
ン膜が図２（ｂ）のように得られる。
の凹凸を除去するために塩素を用いたＲＩＥによりタン
グステンの表面をエッチングする。Ｃｌ2 を２５ｃｃ／
ｍｉｎの速度でエッチング装置に導入し、ガス圧力を１
０Ｐａに調整する。電極には１３．５６ＭＨｚの高周波
電力を４００Ｗ程度導入し、上記ガスを励起しプラズマ
を発生させ、タングステンのエッチングが行われた。こ
の時得られるタングステンのエッチング速度は、５００
オングストローム／ｍｉｎである。このエッチングによ
りタングステン膜を、深さ２０００オングストローム程
度除去することにより、平滑な表面を有したタングステ
ン膜が図２（ｂ）のように得られる。
【００２３】この様にして平坦化されたタングステン膜
上に、レジストを塗布し、露光現像のリソグラフィ工程
を行い図２（ｃ）を得る。このレジストマスクをマスク
として反応性イオンエッチング（ＲＩＥ）によりタング
ステンのエッチングを行う。ここでは、反応ガスとして
六フッ化硫黄（ＳＦ6 ）とフロンー２３（ＣＨＦ３）を
用いた。タングステンのエッチングは、平行平板電極を
有したＲＩＥ装置に於て行った。ＳＦ6 とＣＨＦ３を各
々２０及び２５ｃｃ／ｍｉｎの速度でエッチング装置に
導入し、ガス圧力を１５Ｐａに調整する。電極には１
３．５６ＭＨｚの高周波電力を３００Ｗ程度導入し、上
記ガスを励起しプラズマを発生させ、タングステンのエ
ッチングが行われた。この時得られるタングステンのエ
ッチング速度は、２０００オングストローム／ｍｉｎで
あり、このエッチングにより、図２（ｄ）が得られる。
エッチング後にマスクであったレジストを剥離し、タン
グステン配線が形成され、図２（ｅ）を得る。
上に、レジストを塗布し、露光現像のリソグラフィ工程
を行い図２（ｃ）を得る。このレジストマスクをマスク
として反応性イオンエッチング（ＲＩＥ）によりタング
ステンのエッチングを行う。ここでは、反応ガスとして
六フッ化硫黄（ＳＦ6 ）とフロンー２３（ＣＨＦ３）を
用いた。タングステンのエッチングは、平行平板電極を
有したＲＩＥ装置に於て行った。ＳＦ6 とＣＨＦ３を各
々２０及び２５ｃｃ／ｍｉｎの速度でエッチング装置に
導入し、ガス圧力を１５Ｐａに調整する。電極には１
３．５６ＭＨｚの高周波電力を３００Ｗ程度導入し、上
記ガスを励起しプラズマを発生させ、タングステンのエ
ッチングが行われた。この時得られるタングステンのエ
ッチング速度は、２０００オングストローム／ｍｉｎで
あり、このエッチングにより、図２（ｄ）が得られる。
エッチング後にマスクであったレジストを剥離し、タン
グステン配線が形成され、図２（ｅ）を得る。
【００２４】
【発明の効果】以上説明したように本発明は、ビアホー
ル内部に亀裂を生じたタングステンＣＶＤ膜の埋め込み
エッチバックに於いて、塩素ガスを用いることによりこ
の亀裂を拡大しないエッチバックが実現される。
ル内部に亀裂を生じたタングステンＣＶＤ膜の埋め込み
エッチバックに於いて、塩素ガスを用いることによりこ
の亀裂を拡大しないエッチバックが実現される。
【００２５】更に、表面の凹凸を有したＣＶＤタングス
テン膜を、塩素ガスを用いエッチング処理することによ
り、表面の平坦化が実現される。
テン膜を、塩素ガスを用いエッチング処理することによ
り、表面の平坦化が実現される。
【図１】本発明をＣＶＤタングステン膜をビアホールに
埋め込んだ場合のエッチバック工程順説明縦断面図であ
る。
埋め込んだ場合のエッチバック工程順説明縦断面図であ
る。
【図２】本発明を、タングステンＣＶＤを用いビアホー
ル埋め込み、本発明を応用し、タングステン表面を平坦
化する工程順説明断面図である。
ル埋め込み、本発明を応用し、タングステン表面を平坦
化する工程順説明断面図である。
【図３】ＣＶＤタングステン膜をビアホールに埋め込ん
だ従来の実施例についての工程順説明縦断面図である。
だ従来の実施例についての工程順説明縦断面図である。
Claims (2)
- 【請求項１】 化学気相法により成膜されるタングステ
ンの乾式食刻法を用いたエッチバックに於て、反応ガス
として塩素を用いることを特徴とするエッチバック法。 - 【請求項２】 上記反応ガスとして塩素に酸素、窒素も
しくは不活性ガスの内一種類もしくは多種類を混合する
ことを特徴とする請求項１記載のエッチバック法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5872591A JPH06151376A (ja) | 1991-03-22 | 1991-03-22 | エッチバック法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5872591A JPH06151376A (ja) | 1991-03-22 | 1991-03-22 | エッチバック法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06151376A true JPH06151376A (ja) | 1994-05-31 |
Family
ID=13092482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5872591A Pending JPH06151376A (ja) | 1991-03-22 | 1991-03-22 | エッチバック法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06151376A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100358640B1 (ko) * | 1999-09-02 | 2002-10-30 | 삼성전자 주식회사 | 반도체장치 제조를 위한 텅스텐 플러그 형성방법 |
| KR100473161B1 (ko) * | 1997-12-31 | 2005-06-22 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362524A (ja) * | 1989-07-29 | 1991-03-18 | Sony Corp | 半導体装置の製造方法 |
| JPH03161930A (ja) * | 1989-11-14 | 1991-07-11 | Intel Corp | 耐熱金属のエツチング・プロセス |
| JPH04171922A (ja) * | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | コンタクトホールの埋め込み方法 |
-
1991
- 1991-03-22 JP JP5872591A patent/JPH06151376A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0362524A (ja) * | 1989-07-29 | 1991-03-18 | Sony Corp | 半導体装置の製造方法 |
| JPH03161930A (ja) * | 1989-11-14 | 1991-07-11 | Intel Corp | 耐熱金属のエツチング・プロセス |
| JPH04171922A (ja) * | 1990-11-06 | 1992-06-19 | Matsushita Electric Ind Co Ltd | コンタクトホールの埋め込み方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100473161B1 (ko) * | 1997-12-31 | 2005-06-22 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
| KR100358640B1 (ko) * | 1999-09-02 | 2002-10-30 | 삼성전자 주식회사 | 반도체장치 제조를 위한 텅스텐 플러그 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100892797B1 (ko) | 고종횡비 분야용 이방성 피쳐를 형성하는 에칭 방법 | |
| US6194305B1 (en) | Planarization using plasma oxidized amorphous silicon | |
| US4676868A (en) | Method for planarizing semiconductor substrates | |
| TW299469B (ja) | ||
| JP2913918B2 (ja) | 半導体装置の製造方法 | |
| KR0179792B1 (ko) | 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법 | |
| JP4540847B2 (ja) | 高密度プラズマシステムを用いた半導体デバイスの平坦化方法 | |
| KR19980018805A (ko) | 실리콘 기판의 건식 에칭 방법 (Method for dry-etching of silicon substrate) | |
| JP3019367B2 (ja) | 半導体装置の製造方法 | |
| US6114253A (en) | Via patterning for poly(arylene ether) used as an inter-metal dielectric | |
| JPH04229625A (ja) | 半導体装置の製造方法 | |
| US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
| US20020168834A1 (en) | Method for fabricating shallow rench isolation structure | |
| JPH11150180A (ja) | 半導体装置の製造方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH06151376A (ja) | エッチバック法 | |
| JPH09186145A (ja) | 半導体素子のコンタクトホール形成方法 | |
| JPH05267283A (ja) | 半導体装置の製造方法 | |
| JPH11330045A (ja) | 酸化膜及びシリコン層の積層膜のエッチング方法 | |
| JP2000299376A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3722772B2 (ja) | 半導体装置の製造方法 | |
| JPH0712040B2 (ja) | 半導体装置の製造方法 | |
| JP2556373B2 (ja) | ドライエッチング方法 | |
| JPH1022277A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980324 |