JPH11150180A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH11150180A
JPH11150180A JP9314700A JP31470097A JPH11150180A JP H11150180 A JPH11150180 A JP H11150180A JP 9314700 A JP9314700 A JP 9314700A JP 31470097 A JP31470097 A JP 31470097A JP H11150180 A JPH11150180 A JP H11150180A
Authority
JP
Japan
Prior art keywords
gas
etching
semiconductor device
trench
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9314700A
Other languages
English (en)
Other versions
JP3063710B2 (ja
Inventor
Kazuyoshi Yoshida
和由 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9314700A priority Critical patent/JP3063710B2/ja
Publication of JPH11150180A publication Critical patent/JPH11150180A/ja
Application granted granted Critical
Publication of JP3063710B2 publication Critical patent/JP3063710B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 削減した工程数でしかも簡略化されたプロセ
スで製造することができる素子分離用トレンチを有する
半導体装置の製造方法を提供する。 【解決手段】 半導体基板1面に素子分離用の溝を形成
するに際して、半導体基板1上に順次形成した酸化膜
2、窒化膜3を、窒化膜3、酸化膜2の順にドライエッ
チングする工程と、表出した前記半導体基板1にドライ
エッチングにより所定の開口部角度と深さの浅い第1溝
5aを形成する工程と、全面にデポジション膜を形成し
た後、異方性エッチングにより素子分離用の溝形成部5
の前記デポジション膜6、シリコン基板1を除去して前
記溝を形成する工程を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、さらに詳細には、シリコン基板に素子分離用
トレンチつまり分離様溝を形成する工程を含む半導体装
置の製造方法に関する。
【0002】
【従来の技術】近年、半導体装置の微細化がますます進
み、例えば、1GBitDRAMではデザインル−ルが
0.18μm以下となり、サブクォ−タ−ミクロンの加
工を高精度に再現性よく行なう技術が必要になってきて
いる。半導体装置には素子を電気的に分離する素子分離
領域が存在し、この様なサブクォ−タ−ミクロン領域の
素子分離方法としては、これまでの選択酸化による素子
分離領域の形成では困難である。
【0003】そのため、図5の(A)〜(D)に示す素
子分離用トレンチ形成プロセスフロ−が必要である。す
なわち、図5(A)のように、シリコン基板10上に酸
化膜12、シリコン窒化膜13を形成してパタ−ニング
後、シリコン窒化膜13をマスクとしてエッチングして
シリコン基板10に深さ200〜500nm程度のトレ
ンチ14(トレンチ角部Aは後に図6で説明する)を形
成し、図5(B)のように全面を酸化して酸化膜15を
形成し、要すれば適宜の素子領域53を形成した後、図
5(C)のように、さらに上面に埋め込み酸化膜16を
埋め込み化学機械研磨(CMP)で平坦化し、図5
(D)のようにトレンチ埋め込みによる分離領域を形成
するトレンチ分離法が、半導体装置のサブクォ−タ−ミ
クロン領域の素子分離に必要になる。
【0004】上記図5(A)に示した素子分離トレンチ
を形成するドライエッチング方法では、図6および図7
で説明するように、後工程で丸み形成を容易にするため
トレンチ開口部の角(図5(A)のP部)は、図6
(A)のPで示すように略直角(開口部垂直状)とはせ
ずに、図7(A)のQに示すように約45度のテーパー
状形態が要求されている。
【0005】なぜならばこのトレンチ開口部の角はトラ
ンジスタ等のデバイスを作成した場合、図6(B)に示
した角P部が電界集中等により電気的特性を著しく劣化
させるためである。この為、トレンチ形成後、酸化(丸
め酸化)を行い、開口部の角を丸める異によって、上記
電気特性の劣化を防止している。
【0006】しかし、トレンチエッチング後の開口部の
角の角度は丸め酸化に大きく影響し、開口部の角がより
テーパーである程丸め酸化が容易となる。係る観点か
ら、特にトレンチ開口部の順テーパー形状が必要とされ
ている。つまり、図7(B)のテーパー形状Qの様に構
成うる事によって、上記劣化が改善される。なお図で1
6は酸化膜、17はシリコン基板である。
【0007】特開昭63−111662号には、このよ
うなトレンチの角に丸みを持たせるトレンチ形成のドラ
イエッチング方法が開示されている。図8の(A)〜
(D)を用いてそのプロセスフロ−を説明する。先ず、
図8(A)に示すように、シリコン基板21上に厚さ2
00〜400nmの酸化膜22、厚さ100〜200n
mのシリコン窒化膜23を順次形成し、リソグラフィー
技術とドライエッチング工程によりレジストパターン
(図示せず)をマスクとしてシリコン窒化膜23と酸化
膜22をパタ−ニングする。
【0008】次にレジストパターンを除去した後、本ト
レンチ作成工程のマスクとなるシリコン窒化膜23、被
エッチング部のシリコン基板を表出させる。その後、水
酸化カリウム(KOH)等の溶液を用いた異方性ウェッ
トエッチングによりシリコン基板21をテーパー角60
度のV字形トレンチ24を形成する。この場合のシリコ
ン基板21として面方位が{100}のシリコンを利用
する。
【0009】次に、厚さ100〜300nm程度のCV
D−SiO2 を全面に形成し、通常のRIE(反応性イ
オンエッチング)法によりエッチバックを行ない、図8
(B)に示すようにV字形トレンチ24の側面にSiO
2 のサイドウォ−ル25を形成する。次に、図8(C)
に示すように、表出しているシリコン窒化膜23とサイ
ドウォ−ル25をマスクとし、ハロゲン系のガスを用い
たRIE法によりV字形トレンチ24の底部に例えば約
1μm程度の深さのトレンチ26を形成する。
【0010】最後に図8(D)に示すように、サイドウ
ォール25をウェットエッチング等により除去し、サイ
ドウォ−ル25が除去された部分である上部のみがテー
パー角60度のトレンチ26が形成されることになり、
トレンチ開口部の角の酸化による丸めが容易となる。ま
た、図9の(A)および(B)に示すように、上記KO
H溶液による異方性ウェットエッチングの代わりにF
(フッ素)系ガスを使用した等方性ドライエッチ、ウェ
ットエッチを行ない浅い溝28を形成し、その後、シリ
コントレンチエッチングを行いトレンチ29を形成する
第2の方法でも上記第1の方法と同様にトレンチ開口部
の角の丸めが容易となる。図で21はシリコン基板、2
2は酸化膜、23はシリコン窒化膜、27はレジストパ
ターンである。
【0011】
【発明が解決しようとする課題】上記従来の第1の方法
では、フォトリソグラフィ−技術によるレジストパター
ン(マスク)を形成後、(1)シリコン窒化膜23、酸
化膜22のドライエッチング、(2)レジストマスクの
除去、(3)KOH溶液によるシリコン基板21のウェ
ットエッチング、(4)CVD−SiO2の成膜、
(5)CVD−SiO2エッチバックによるサイドウォ
ール形成、(6)シリコントレンチ異方性エッチング、
その後のシリコントレンチ開口部の丸め酸化等、少なく
とも6工程を必要とする。従って、工程数が多く、プロ
セスが複雑となる。またF系ガスを使用する第2の方法
も複雑である。
【0012】このような方法を素子分離用シリコントレ
ンチ形成に適用した場合、等方性ドライエッチングを使
用するためシリコン窒化膜マスク直下の拡散層形成部の
幅はマスクの幅より小さくなり、その幅の制御が困難に
なる。従って、本発明の目的は、上記した従来技術の欠
点を改良し、削減した工程数でしかも簡略化されたプロ
セスで製造することができる素子分離用トレンチを有す
る半導体装置の製造方法を提供することを目的とする。
【0013】
【課題を解決するための手段】本発明は上記した目的を
達成する為、以下に示す様な基本的な技術構成を採用す
るものである。即ち、半導体基板面に素子分離用の溝を
形成するに際して、当該半導体基板上に酸化膜及び窒化
膜をこの順に形成する第1の工程、当該酸化膜及び窒化
膜をフォトリソグラフィー技術を利用してパターン形成
したフォトレジスト層をマスクとして、所定の部位の当
該酸化膜及び窒化膜を除去すると共に、当該半導体基板
表面をドライエッチングする事により当該半導体基板表
面に所定の深さを有し且つ縁部に所定の傾斜面を有する
凹陥部を形成する第2の工程、当該半導体基板の全面に
デポジションを行う第3の工程、及び当該酸化膜及び窒
化膜の側壁部に形成されたデポジションのサイドウォー
ルをマスクとして当該半導体基板にエッチングによるト
レンチ部を形成する第4の工程とから構成された半導体
装置の製造方法である。
【0014】
【発明の実施の形態】本発明に係る半導体装置の製造方
法は、上記した様な技術構成を採用していることから、
具体的には、半導体基板面に素子分離用の溝を形成する
に際して、前記半導体基板上に順次形成した酸化膜、窒
化膜を、前記窒化膜、前記酸化膜の順にドライエッチン
グする工程と、表出した前記半導体基板にドライエッチ
ングにより所定の開口部角度と深さの第1溝を形成する
工程と、全面にデポジション膜を形成した後、異方性エ
ッチングにより素子分離用の溝形成部の前記デポジショ
ン膜、前記シリコン基板を除去して前記溝を形成する工
程を含むことを特徴とするものであり、更に、本発明に
係る半導体装置の製造方法の他の態様としては、半導体
基板面に素子分離用の溝を形成するに際して、前記半導
体基板上に順次形成した酸化膜、窒化膜を、前記窒化
膜、前記酸化膜およびの表出した前記半導体基板を順次
ドライエッチングして所定の開口部角度と深さの第1溝
を形成する工程と、全面にデポジション膜を形成した
後、異方性エッチングにより素子分離用の溝形成部の前
記デポジション膜、前記シリコン基板を除去して前記溝
を形成する工程を含むことを特徴とするものである。
【0015】本発明の半導体装置の製造方法では、上記
方法によって、シリコン基板上方にリソグラフィ−技術
によるレジストパターンを形成後のシリコン窒化膜のエ
ッチングから素子分離用溝(トレンチ)のエッチングま
でを同一のエッチング装置で連続的に行なうことができ
るため、工程数が削減でき、プロセスが簡略化できる。
【0016】更には、本発明に於いては、シリコン基板
をテーパー角度が45度若しくは45度以下にすると共
に、その凹陥状部の深さを50nm程度となる様にエッ
チングを行った後に、続いてフロロカーボン系ガスを含
むガスプラズマにより厚さ10〜20nm程度のデポジ
ションを行うステップを設けているので、シリコントレ
ンチ上部のみ45度程度のテーパー角のトレンチ形成が
可能となる。
【0017】
【実施例】以下、本発明の具体的な実施例を図面を参照
して詳細に説明する。図1と図2は、本発明に係る半導
体装置の製造方法の第1実施例を説明するためのそれぞ
れ前半工程断面図および後半工程断面図である。図中、
半導体基板面に素子分離用の溝を形成するに際して、当
該半導体基板1上に酸化膜2及び窒化膜3をこの順に形
成する第1の工程、当該酸化膜2及び窒化膜3をフォト
リソグラフィー技術を利用してパターン形成したフォト
レジスト層4をマスクとして、所定の部位の当該酸化膜
2及び窒化膜3を除去すると共に、当該半導体基板1表
面をドライエッチングする事により当該半導体基板表面
に所定の深さを有し且つ縁部に所定の傾斜面を有する凹
陥部5aを形成する第2の工程、当該半導体基板の全面
にデポジションを行う第3の工程、及び当該酸化膜2及
び窒化膜3の側壁部に形成されたデポジションによるサ
イドウォール6をマスクとして当該半導体基板にエッチ
ングによるトレンチ部7を形成する第4の工程とから構
成された半導体装置の製造方法の手順が示されている。
【0018】本発明に係る半導体装置の製造方法の具体
例をより詳細に説明するならば、先ず、図1(A)に示
すように、シリコン基板1上に厚さ20nm程度の酸化
膜2、厚さ200nm程度のシリコン窒化膜3を順次形
成し、リソグラフィー技術によりレジストパターン4を
形成する。その後、シリコン窒化膜のエッチングから素
子分離用のトレンチ(溝)エッチングまでを、低圧高密
度プラズマエッチング装置の1つである誘導結合型プラ
ズマエッチング装置を用いて連続して行なう。
【0019】そのエッチングは、図1(B)に示すよう
に、先ず、第1のエッチングステップにおいて、レジス
トパターン4をマスクとしてシリコン窒化膜3と酸化膜
2をドライエッチングして素子分離用のトレンチ形成部
5のシリコン基板を表出させる。このステップのエッチ
ングガスとしてはHBrガスとCF4ガスの混合ガスを
使用する。ドライエッチング条件としてはHBrガス流
量25sccm、CF4ガス流量25sccm、圧力5
mTorr、ソ−スパワ−400W、バイアスパワ−7
5Wとし、シリコン窒化膜3と酸化膜2を垂直にエッチ
ングする。エッチング均一性向上のために必要であれば
Heガスを上記ガスに添加して使用してもよい。
【0020】次に、第2のエッチングステップにおい
て、図1(C)に示すように、表出したシリコン基板
(トレンチ形成部)5をテーパー角α(シリコン基板面
と水平面とでなす角度)を45度以下、深さHを50n
m程度に浅く等方性ドライエッチングして浅い溝5aを
形成する。このテーパー角αが最終的に得られるトレン
チング条件としては、CF4ガスとArガスの混合ガス
を使用し、CF4ガス流量5sccm、Arガス流量1
00sccm、圧力20mTorr、ソ−スパワ−40
0W、バイアスパワー50Wであった。なおテーパー角
45度はトレンチの開口部の丸み酸化に好適な角度であ
る。
【0021】次に、図2(A)に示すように、フロロカ
−ボン系ガスを含んだプラズマにより厚さ10〜20n
m程度のデポジションを行なう。使用するガスとして
は、デポジション性の強い、水素を含まないフロロカー
ボン系ガス、例えばC4F8ガスと、COガスの混合ガス
を使用する。このときの条件としては、C4F8ガス流量
20sccm,COガス流量100sccm,圧力20
mTorr,ソースパワー1000W、バイアスパワー
0Wである。これによりレジスト側壁、シリコン窒化
膜、酸化膜側壁を含む全面(浅い溝5a上も)にデポジ
ション膜6が形成される。
【0022】次に、第2図(B)に示すように、シリコ
ントレンチの異方性エッチングを行なう。この時に上記
のようにトレンチ形成部5にも前ステップによりデポジ
ション膜6が形成されているが、異方性の強いエッチン
グを行なうことによりトレンチエッチングと同一条件で
このトレンチ形成部5のデポジション膜6のエッチング
も可能である。
【0023】また、前ステップのデポジション膜6がサ
イドウオ−ルの役割を果たし、トレンチ上部(開口部)
では第2のエッチングステップにおいて形成した45度
のテーパー角が保持される。この時のエッチング条件
は、例えばHBrガス流量100sccm、O2ガス流
量3sccm、圧力5mTorr、ソースパワー600
W、バイアスパワ−150Wである。
【0024】最後に、図2(C)に示すように、マスク
であるレジスト膜4およびサイドウオールのデポジショ
ン膜を除去することによりトレンチ開口部のみに、テー
パー角45度(7a)のトレンチ形状7が得られる。そ
の後、次工程において酸化を行ないトレンチ開口部の丸
めを行なうが、この丸めが低温で容易に行なうことがで
きる。
【0025】以上説明したように、トレンチ開口部のみ
45度程度テーパーを有したトレンチ形状が同一装置内
で連続に行なうことが可能となった。上記した説明から
明かな様に、本発明に於射手は、上記した当該第2の工
程は、等方性のドライエッチング工程であり、当該第4
の工程は、異方性ドライエッチング工程であるが特徴と
なっている。
【0026】そして、更に本発明に係る半導体装置の製
造方法は、上記第2の工程以降は、ガスを主体にした処
理操作を連続的に実行するものであり、それによって、
工程の短縮化、低コスト化、処理操作の効率化等が向上
する。又、本発明に於いては、当該第2の工程では、単
一の工程でシリコン基板に、前記した凹陥状部5aを形
成する様に設計する事も可能であり、その場合には、C
F4ガス、CHF3ガス及びArガスからなる混合ガス
が使用されるものである事が望ましい。
【0027】又、当該第2の工程は、当該酸化膜及び窒
化膜をエッチングする第1のエッチングステップと、該
半導体基板の表面に所定の深さを有し且つ縁部に所定の
傾斜面を有する凹陥部を形成する第2のエッチングステ
ップで構成されている事も可能であり、その場合には、
当該第1のエッチングステップは、HBrガス及びCF
4ガスを含む混合ガスが使用され、当該第2のエッチン
グステップではCF4ガス及びArガスを含む混合ガス
が使用されるものである。
【0028】一方、本発明に係る半導体装置の製造方法
に於いては、当該第3の工程に於ける該デポジション工
程に於いては、C4F8ガス及びCOガスを含む混合ガ
スが使用されるものである事が好ましい。更には、当該
本発明に於ける半導体装置の製造方法に於いては、当該
第4の工程に於けるドライエッチング工程に於ては、H
Brガスが使用されるものである事が望ましい。
【0029】又、本発明に於ける当該第4の工程に於け
るドライエッチング工程に於ては、HBrガスとO2ガ
スの混合ガスを使用する事も可能である。上記した様
に、本発明においては、当該各エッチング工程およびデ
ポジション工程が同一のエッチング装置内で連続的に行
なわれることが特徴であり、その場合、当該エッチング
工程に於て使用されるエッチング装置が低圧高密度プラ
ズマ処理装置であることが好ましい。
【0030】次に、本発明に係る半導体装置の製造方法
の第2の具体例について第3図を参照しながら説明す
る。まず、図3(A)に示したように、第1の具体例の
図1(A)と同様に、シリコン基板1上に酸化膜2、シ
リコン窒化膜3、レジストパターン4を形成する。次
に、図3(B)に示したように、第1のエッチングステ
ップにおいてシリコン窒化膜3、酸化膜2の異方性エッ
チングおよび表出したシリコン基板4のテーパーエッチ
ングを同一ステップにて行なう。
【0031】この時のガス系にはCF4ガス、CHF3ガ
ス、Arガスの混合ガスを使用する。CHF3ガスのシ
リコン上でのデポジションの効果により、この混合ガス
系でシリコンエッチングを行なうと図3(B)に示すよ
うに45度程度のテーパー形状8が得られる。このよう
なエッチングにより、第1の実施例における第2のエッ
チングステップが削除できる。この時のエッチング条件
は、例えばCF4ガス流量10sccm、CHF3ガス流
量20sccm、Arガス流量200sccm、圧力5
0mTorr、ソースパワー400W、バイアスパワ−
100Wである。後の工程は実施例1と同様に行なうこ
とができるため省略する。
【0032】さらに図4(A)及び図4(B)に示すよ
うに、これら第1および第2の具体例の最後のエッチン
グステップとしてトレンチ底部を丸めるエッチングステ
ップを追加することで、後工程の丸め酸化はさらに容易
となる。このエッチングステップの条件としては例えば
HBrガス流量100sccm、O2ガス流量10sc
cm、圧力5mTorr、ソ−スパワ−600W、バイ
アスパワ−150Wの条件を使用する。
【0033】以上述べてきたように、素子分離用のシリ
コントレンチエッチングに本発明の手法を適用すること
により、同一のエッチング装置によりしかも連続ステッ
プにより、トレンチ上部のみ45度程度のテーパーを有
するトレンチの形成が可能となる。尚、本発明でこれま
で述べてきたガス流量、圧力領域、パワ−等のエッチン
グ条件についてはこれに限るものでなく随意変更可能で
ある。
【0034】
【発明の効果】以上の説明から明らかなように、本発明
のエッチング方法を適用すれば、同一のエッチング装置
内で連続ステップにより工程を簡略化、工程数を削減
し、後工程の丸め酸化を容易にする溝(トレンチ)の開
口部形状を形成した半導体装置を得ることができる。
【図面の簡単な説明】
【図1】図1は、本発明に係る半導体装置の製造方法の
第1の具体例の構成を説明するための前半工程断面図。
【図2】図2は、本発明の第1の具体例を説明するため
の後半工程断面図。
【図3】図3は、本発明に係る半導体装置の製造方法の
第2の具体例の構成を説明する工程断面図。
【図4】図4は、本発明に係る半導体装置の製造方法の
第3の具体例のを説明するための工程断面図。
【図5】図5は、従来の素子分離用トレンチ形成を説明
するための工程断面図。
【図6】図6は、トレンチ開口部垂直形状説明図。
【図7】図7は、トレンチ開口部テーパー形状説明図。
【図8】図8は、従来の素子分離用トレンチ形成を説明
するための工程断面図。
【図9】図9は、等方性エッチング使用を使用した従来
の素子分離用トレンチ形成を説明するための工程断面
図。
【符号の説明】
1…シリコン基板、 2…酸化膜、 3…シリコン窒化膜、 4…レジストパターン、 5…トレンチ形成部(シリコン基板表出部)、 5a…浅い溝、凹陥状部 6…デポジション膜、 7…トレンチ形状、 8…テーパー形状、

Claims (12)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板面に素子分離用の溝を形成す
    るに際して、当該半導体基板上に酸化膜及び窒化膜をこ
    の順に形成する第1の工程、当該酸化膜及び窒化膜をフ
    ォトリソグラフィー技術を利用してパターン形成したフ
    ォトレジスト層をマスクとして、所定の部位の当該酸化
    膜及び窒化膜を除去すると共に、当該半導体基板表面を
    ドライエッチングする事により当該半導体基板表面に所
    定の深さを有し且つ縁部に所定の傾斜面を有する凹陥部
    を形成する第2の工程、当該半導体基板の全面にデポジ
    ションを行う第3の工程、及び当該酸化膜及び窒化膜の
    側壁部に形成されたデポジションのサイドウォールをマ
    スクとして当該半導体基板にエッチングによるトレンチ
    部を形成する第4の工程とから構成された事を特徴とす
    る半導体装置の製造方法。
  2. 【請求項2】 当該第2の工程は、等方性のドライエッ
    チング工程であり、当該第4の工程は、異方性ドライエ
    ッチング工程である事を特徴とする請求項1記載の半導
    体装置の製造方法。
  3. 【請求項3】 当該第2の工程では、CF4ガス、CH
    F3ガス及びArガスからなる混合ガスが使用されるも
    のである事を特徴とする請求項1又は2に記載の半導体
    装置の製造方法。
  4. 【請求項4】 当該第2の工程は、当該酸化膜及び窒化
    膜をエッチングする第1のエッチングステップと、該半
    導体基板の表面に所定の深さを有し且つ縁部に所定の傾
    斜面を有する凹陥部を形成する第2のエッチングステッ
    プで構成されている事を特徴とする請求項1又は2記載
    の半導体装置の製造方法。
  5. 【請求項5】 当該第1のエッチングステップは、HB
    rガス及びCF4ガスを含む混合ガスが使用され、当該
    第2のエッチングステップではCF4ガス及びArガス
    を含む混合ガスが使用されるものである事を特徴とする
    請求項4記載の半導体装置の製造方法。
  6. 【請求項6】 当該第3の工程に於ける該デポジション
    工程に於いては、C4F8ガス及びCOガスを含む混合
    ガスが使用されるものである事を特徴とする請求項1乃
    至5の何れかに記載の半導体装置の製造方法。
  7. 【請求項7】 当該第4の工程に於けるドライエッチン
    グ工程に於ては、HBrガスが使用されるものである事
    を特徴とする請求項1乃至6の何れかに記載の半導体装
    置の製造方法。
  8. 【請求項8】 当該第4の工程に於けるドライエッチン
    グ工程に於ては、HBrガスとO2ガスの混合ガスが使
    用されるものである事を特徴とする請求項7記載の半導
    体装置の製造方法。
  9. 【請求項9】 当該各エッチング工程およびデポジショ
    ン工程が同一のエッチング装置内で連続的に行なわれる
    ことを特徴とする請求項1乃至8の何れかに記載の半導
    体装置の製造方法。
  10. 【請求項10】 当該エッチング工程に於て使用される
    エッチング装置が低圧高密度プラズマ処理装置であるこ
    とを特徴とする請求項1乃至9の何れかに記載の半導体
    装置の製造方法。
  11. 【請求項11】 当該第2の工程に於て、該半導体基板
    の表面に形成される当該凹陥部の縁部に形成されるテー
    パー角度は45度もしくはそれ以下の角度に形成される
    事を特徴とする請求項1乃至10の何れかに記載の半導
    体装置の製造方法。
  12. 【請求項12】 当該第2の工程に於て該半導体基板の
    表面に形成される当該凹陥部の深さが50nm前後とな
    る様に形成される事を特徴とする請求項1乃至11の何
    れかに記載の半導体装置の製造方法。
JP9314700A 1997-11-17 1997-11-17 半導体装置の製造方法 Expired - Fee Related JP3063710B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9314700A JP3063710B2 (ja) 1997-11-17 1997-11-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9314700A JP3063710B2 (ja) 1997-11-17 1997-11-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11150180A true JPH11150180A (ja) 1999-06-02
JP3063710B2 JP3063710B2 (ja) 2000-07-12

Family

ID=18056505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9314700A Expired - Fee Related JP3063710B2 (ja) 1997-11-17 1997-11-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3063710B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396382B1 (ko) * 2001-11-12 2003-09-02 아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
JP2005175332A (ja) * 2003-12-15 2005-06-30 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP2005197640A (ja) * 2003-12-29 2005-07-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP2008251846A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp 半導体の製造方法
JP2009206401A (ja) * 2008-02-29 2009-09-10 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2009277774A (ja) * 2008-05-13 2009-11-26 Sharp Corp 半導体装置及びその製造方法
JP2010113270A (ja) * 2008-11-10 2010-05-20 Toppan Printing Co Ltd 微小立体構造の製造方法及びそれに用いる露光用マスク
JP2013021192A (ja) * 2011-07-12 2013-01-31 Tokyo Electron Ltd プラズマエッチング方法
US8907423B2 (en) 2011-10-11 2014-12-09 Renesas Electronics Corporation Method of manufacturing a semiconductor device and the semiconductor device

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396382B1 (ko) * 2001-11-12 2003-09-02 아남반도체 주식회사 반도체 소자의 트렌치 형성 방법
JP2005175332A (ja) * 2003-12-15 2005-06-30 Citizen Watch Co Ltd 半導体装置およびその製造方法
JP4668530B2 (ja) * 2003-12-15 2011-04-13 シチズンホールディングス株式会社 半導体装置の製造方法
JP2005197640A (ja) * 2003-12-29 2005-07-21 Hynix Semiconductor Inc フラッシュメモリ素子の製造方法
JP4575048B2 (ja) * 2003-12-29 2010-11-04 株式会社ハイニックスセミコンダクター フラッシュメモリ素子の製造方法
JP2008251846A (ja) * 2007-03-30 2008-10-16 Hitachi High-Technologies Corp 半導体の製造方法
JP2009206401A (ja) * 2008-02-29 2009-09-10 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2009277774A (ja) * 2008-05-13 2009-11-26 Sharp Corp 半導体装置及びその製造方法
JP2010113270A (ja) * 2008-11-10 2010-05-20 Toppan Printing Co Ltd 微小立体構造の製造方法及びそれに用いる露光用マスク
JP2013021192A (ja) * 2011-07-12 2013-01-31 Tokyo Electron Ltd プラズマエッチング方法
US8907423B2 (en) 2011-10-11 2014-12-09 Renesas Electronics Corporation Method of manufacturing a semiconductor device and the semiconductor device
US9117897B2 (en) 2011-10-11 2015-08-25 Renesas Electronics Corporation MOS device having shalow trench isolations (STI) with different tapered portions

Also Published As

Publication number Publication date
JP3063710B2 (ja) 2000-07-12

Similar Documents

Publication Publication Date Title
US20070090446A1 (en) Hardmask etch for gate polyetch
JPH09181180A (ja) 半導体集積回路及びその製造方法
US7514312B2 (en) Method of manufacturing semiconductor device
JPH05121379A (ja) 半導体装置の製造方法
US5854126A (en) Method for forming metallization in semiconductor devices with a self-planarizing material
JPH09205145A (ja) 集積回路及びその製造方法
US20070148979A1 (en) Method for fabricating semiconductor device having top round recess pattern
JP3063710B2 (ja) 半導体装置の製造方法
US6001541A (en) Method of forming contact openings and contacts
US6500727B1 (en) Silicon shallow trench etching with round top corner by photoresist-free process
US5767017A (en) Selective removal of vertical portions of a film
US20020168834A1 (en) Method for fabricating shallow rench isolation structure
JPH05259269A (ja) 素子分離領域の形成方法
US6673695B1 (en) STI scheme to prevent fox recess during pre-CMP HF dip
JP2001127039A (ja) 半導体装置の製造方法
JPH10275799A (ja) シリコン層のエッチング方法
US6309947B1 (en) Method of manufacturing a semiconductor device with improved isolation region to active region topography
JP2906997B2 (ja) 半導体装置の製造方法
JP2002184856A (ja) 半導体素子の分離方法
JPH11243080A (ja) 半導体基板のエッチング方法
JP2550601B2 (ja) 半導体装置の製造方法
KR100587039B1 (ko) 반도체 장치의 콘택홀 형성방법
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH08288382A (ja) 半導体装置の素子分離領域の製造方法
KR100559683B1 (ko) 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees