KR100396382B1 - 반도체 소자의 트렌치 형성 방법 - Google Patents

Abstract

반도체 소자의 트렌치를 형성하는 방법에 관한 것으로, 그 목적은 트렌치 코너의 손상을 줄이고, 리버스 패턴의 정렬에 대한 마진을 확보하는 데 있다. 이를 위해 본 발명에서는 목표하는 트렌치보다 넓은 폭으로 패터닝된 제1감광막패턴을 이용하여 반도체 기판을 1차로 얕은식각(shallow etching)한 다음, 제1감광막패턴보다 좁고 목표하는 트렌치의 폭보다 작거나 같은 폭으로 패터닝된 제2감광막패턴을 이용하여, 반도체 기판을 목표하는 트렌치의 깊이만큼 등방성 식각이 동시에 이루어지는 조건으로 2차 식각함으로써, 트렌치 코너가 라운딩된 형상을 가지도록 한다.

Description

반도체 소자의 트렌치 형성 방법 {Formation method of trench in semiconductor device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 더욱 상세하게는 소자분리 영역인 트렌치의 코너를 라운딩하는 방법에 관한 것이다.

일반적으로 반도체 소자를 제조하기 위해서는 첫 단계로서 반도체 기판을 활성영역 및 필드영역으로 구분하는 격리공정을 수행하고, 그 다음, 격리공정을 통해 활성영역으로 정의된 반도체 기판 상에 트랜지스터와 같은 각 개별 소자를 제조한다.

최근 주로 사용되는 반도체 소자의 격리공정으로는 트렌치 격리(STI : shallow trench isolation) 공정이 있다. 트렌치 격리공정에서는 반도체 기판 내에 트렌치를 형성하고 그 내부에 절연물질을 매입시킴으로써 필드영역의 크기를 목적한 트렌치의 크기로 제한한다.

그러면, 종래의 일반적인 트렌치 형성 방법에 대해 도 1a 내지 도 1c를 참조하여 설명한다.

먼저, 도 1a에 도시된 바와 같이, 반도체 기판(1)의 상면에 패드 산화막(2) 및 질화막(3)을 차례로 형성한 후, 질화막(3)의 상면에 감광막 패턴(4)을 형성한다.

다음, 도 1b에 도시된 바와 같이, 감광막패턴(4)을 마스크로 이용한 사진식각공정을 통해 노출된 질화막(3), 패드산화막(2) 및 목적하는 소정깊이의 반도체 기판(1)을 식각하여 트렌치(T)를 형성한다. 이 때 트렌치(T)를 형성하기 위한 식각은 건식식각방법을 이용하며, 질화막(3) 식각 및 반도체 기판(1) 식각의 2단계로 이루어진다.

다음, 도 1c에 도시된 바와 같이, 감광막패턴(4)을 제거하고, 질화막(3)의 상면 및 트렌치(T)의 내벽에 라이너 산화막(5)을 형성하여, 트렌치 형성을 완료한다.

이후 트렌치 내부에 산화막을 매입할 때에는, 반도체 기판의 상부 전면에 트렌치산화막을 두껍게 형성한 후, 트렌치산화막의 상면에 감광막패턴에 비해 위상이 180˚ 반전된 리버스 패턴을 마스크로 이용한 사진식각공정을 통해 노출된 트렌치산화막을 식각하여 그 하부의 실리콘 질화막을 노출시키고, 다음, 리버스 패턴을 제거하고, 실리콘 질화막을 버퍼층으로 한 화학기계적 연마공정(CMP : chemical mechanical polishing)에 의해 트렌치산화막을 평탄화시킨 후, 실리콘 질화막을 습식식각하여 제거함으로써 트렌치 내부에 산화막 매입을 완료한다.

이 때, 반도체 기판에서 트렌치 가장자리의 모서리 부분을 트렌치 코너(도 1c에서 점선원으로 표시)라 하는데, 트렌치 코너는 직각에 가까운 모양을 가진다.

이와 같이 직각에 가까운 모양의 트렌치 코너에는 라이너 산화막이 얇게 증착되므로, 이후 건식식각 공정에서 치명적인 손상을 입기 쉬운 문제점이 있다.

또한, 도 2에 도시된 바와 같이, 리버스 패턴(7)을 마스크로 이용하여 트렌치산화막(6) 중에서 노출된 영역을 식각할 때에, 리버스 패턴(7)의 위치가 트랜치(T)의 위치로부터 벗어나 오정렬된 경우, 오정렬에 의해 노출된 트렌치 영역의 산화막이 심하게 손상되는 문제점이 발생할 수 있다. (도 2에서 점선원으로 표시)

손상된 트렌치 코너에는 전계가 집중되어 누설전류의 원인으로 작용하는 문제점이 있다.

본 발명은 상기한 바와 같은 문제점을 해결하기 위한 것으로, 그 목적은 트렌치 코너의 손상을 줄이고, 리버스 패턴의 정렬에 대한 마진을 확보하는 데 있다.

도 1a 내지 도 1c는 종래 트렌치 형성 방법이 도시된 단면도이다.

도 2는 종래 기술에 의해 트렌치가 형성된 반도체 기판에서 리버스 모트 패턴이 오정렬된 경우가 도시된 단면도이다.

도 3a 내지 도 3e는 본 발명에 따른 트렌치 형성 방법이 도시된 단면도이다.

도 4는 본 발명에 따라 트렌치가 형성된 반도체 기판에서 리버스 모트 패턴이 오정렬된 경우가 도시된 단면도이다.

상기한 바와 같은 목적을 달성하기 위하여, 본 발명에서는 목표하는 트렌치보다 넓은 폭으로 패터닝된 제1감광막패턴을 이용하여 반도체 기판을 1차로 얕은식각(shallow etching)한 다음, 제1감광막패턴보다 좁고 목표하는 트렌치의 폭보다 작거나 같은 폭으로 패터닝된 제2감광막패턴을 이용하여, 반도체 기판을 목표하는 트렌치의 깊이만큼 등방성 식각이 동시에 이루어지는 조건으로 2차 식각함으로써, 트렌치 코너가 라운딩된 형상을 가지도록 한다.

이 때, 1차로 얕은식각된 반도체 기판의 식각깊이는 200~300Å 정도인 것이 바람직하며, 반도체 기판을 1차로 얕은식각할 때에는, 질화막과 반도체 기판의 선택비가 낮은 조건으로 식각하는 것이 바람직하다.

질화막과 반도체 기판의 선택비가 낮은 조건은, 식각가스의 압력이 낮은 조건, 또는 식각가스로서 CF4, CHF3, CH2F2 중의 어느 하나인 불화물계 가스와, 산소, 아르곤 중의 어느 한 가스와의 혼합가스를 이용하는 조건인 것이 바람직하다.

2차 식각시, 등방성 식각이 동시에 이루어지는 조건은 식각가스의 농도와 압력을 조절하는 조건인 것이 바람직하다.

이하, 본 발명에 따른 트렌치 형성 방법에 대해 도 3a 내지 도 3e를 참조하여 설명한다.

먼저, 도 3a에 도시된 바와 같이, 반도체 기판(10)의 상면에 패드 산화막(20) 및 질화막(30)을 차례로 형성한 후, 질화막(30)의 상면에 제1감광막패턴(40)을 형성한다. 이 때, 제1감광막패턴은 목표하는 트렌치의 폭보다 넓은 폭(w1)으로 패터닝되도록 한다.

다음, 도 3b에 도시된 바와 같이, 제1감광막패턴(40)을 마스크로 이용한 사진식각공정을 통해 노출된 질화막(30) 및 패드산화막(20)을 식각한다. 식각시, 질화막(30)과 반도체 기판(10)의 선택비가 낮은 조건으로 식각함으로써, 반도체 기판(10)이 얕은 깊이(s)로 1차식각되도록 한다. 1차식각되는 얕은 깊이(s)는 대략 200~300Å로서, 오버에칭되는 정도이면 적당하며 그 깊이가 특별히 한정될 필요는 없다.

만약, 반도체 기판으로 실리콘 웨이퍼를 사용하여 플라즈마 식각으로 1차식각을 수행할 경우, 질화막과 실리콘의 선택비가 낮은 식각 조건으로는 낮은 가스 압력 조건을 이용할 수도 있고, 또는 불화물계 가스와 산소의 혼합가스를 식각가스로 이용한 조건을 이용할 수도 있다. 이 때 불화물계 가스로는 CF4, CHF3, 또는 CH2F2 등이 있으며, 산소 대신 아르곤 가스를 이용할 수도 있다.

이와 같은 1차식각 결과, 반도체 기판의 얕게 식각된 영역의 폭은 목표하는 트렌치의 폭보다 넓은 폭을 가지며, 측벽은 기울어져 있다.

다음, 도 3c에 도시된 바와 같이, 제1감광막패턴(40)을 제거하고, 질화막(30) 상부 및 반도체 기판(10) 일부 상에 제2감광막패턴(50)을 형성한다. 이 때, 제2감광막패턴(50)은 제1감광막패턴(40)과 동일한 중심축(C)을 가지도록 위치시키며, 제2감광막패턴(50)의 폭(w2)은 제1감광막패턴(40)의 폭(w1)보다 좁고, 목표하는 트렌치의 폭보다 작거나 같은 정도이다.

다음, 도 3d에 도시된 바와 같이, 제2감광막패턴(50)을 마스크로 이용한 사진식각공정을 통해 노출된 반도체 기판(10)을 목표하는 트렌치의 깊이로 2차식각하여 트렌치(T)를 형성한다.

2차식각시, 트렌치 깊이 방향으로의 이방성 식각과 동시에 등방성 식각이 이루어도록 하여 1차식각된 반도체 기판의 가장자리로부터 2차 식각된 트렌치 측벽이 계단형상이 아니라, 완만하게 곡선처리되도록, 즉, 라운딩되도록 한다. 결과적으로, 2차식각 결과 형성된 트렌치 코너는 라운딩된 형상이다. 등방성 식각이 동시에 이루어지도록 하기 위해서는 가스 농도와 압력을 조절하면 된다.

다음, 도 3e에 도시된 바와 같이, 제2감광막패턴(50)을 제거하고, 질화막(30)의 상면 및 트렌치(T)의 내벽에 라이너 산화막(60)을 형성함으로써, 트렌치 형성을 완료한다.

상기한 바와 같이, 본 발명에 따라 형성된 트렌치는 그 코너가 라운딩된 형상이므로, 트렌치 코너에 증착되는 라이너 산화막의 두께가 종래에 비해 두꺼워서 트렌치 코너의 손상이 방지되지 않는데, 이를 더욱 상세히 설명하면 다음과 같다.

도 4에 도시된 바와 같이, 리버스 패턴을 마스크로 이용하여 노출된 트렌치산화막을 식각할 때에, 리버스 패턴의 위치가 트랜치의 위치로부터 벗어난 오정렬의 정도가 도 3의 종래의 경우와 동일하다고 가정하면, 오정렬에 의해 노출된 트렌치 코너(도 4에서 점선원으로 표시) 부분의 계속적인 산화막 손상을 라운딩된 코너 부분 만큼 보상할 수 있어 누설전류 발생을 감소시킬 수 있다..

상기한 바와 같이, 본 발명에 따라 트렌치를 형성하면, 트렌치 코너가 라운딩된 모양을 가지므로, 트렌치 코너에 증착되는 라이너 산화막이, 직각에 가까운 모양의 트렌치 코너를 가지는 종래의 경우에 비해 두꺼우며, 따라서 이후 건식식각공정에서 트렌치 코너가 손상을 입는 일이 미연에 방지되는 효과가 있다.

또한, 리버스 패턴을 마스크로 이용하여 노출된 트렌치산화막을 식각할 때에, 리버스 패턴의 오정렬에 의한 트렌치 코너의 손상이 종래에 비해 줄어들기 때문에, 리버스 패턴의 정렬에 대한 마진이 확보되는 효과가 있다.

따라서, 트렌치 코너에서 누설전류가 발생하는 등, 소자의 오동작 원인을 제거하므로 소자의 수율이 향상되는 효과가 있다.

Claims (5)

1. 반도체 기판의 상면에 질화막을 형성하는 단계;

   상기 질화막의 상면에 목표하는 트렌치보다 넓은 폭으로 패터닝된 제1감광막패턴을 형성하고, 상기 제1감광막패턴을 마스크로 이용하여 노출된 질화막을 식각하고, 상기 식각시 반도체 기판을 1차로 얕은식각(shallow etching)하는 단계;

   패턴의 중심축이 상기 제1감광막패턴의 중심축과 동일하도록 상기 질화막 상부 및 반도체 기판 일부 상에, 상기 제1감광막패턴보다 좁고, 목표하는 트렌치의 폭보다 작거나 같은 폭으로 패터닝된 제2감광막패턴을 형성하고, 상기 제2감광막패턴을 마스크로 이용하여 노출된 반도체 기판을 목표하는 트렌치의 깊이만큼 2차로 식각하되, 상기 2차 식각시 등방성 식각이 동시에 이루어지는 조건으로 식각하는 단계

   를 포함하는 반도체 소자의 트렌치 형성 방법.
2. 제 1 항에 있어서,

   상기 1차로 얕은식각된 반도체 기판의 식각깊이는 200~300Å인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
3. 제 1 항에 있어서,

   상기 반도체 기판을 1차로 얕은식각할 때에는, 질화막과 반도체 기판의 선택비가 낮은 조건으로 식각하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
4. 제 3 항에 있어서,

   상기 질화막과 반도체 기판의 선택비가 낮은 조건은, 식각가스의 압력이 낮은 조건과, 식각가스로서 CF4, CHF3, CH2F2 중의 어느 하나인 불화물계 가스와, 산소, 아르곤 중의 어느 한 가스와의 혼합가스를 이용하는 조건 중의 어느 한 조건인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
5. 제 1 항에 있어서,

   상기 등방성 식각이 동시에 이루어지는 조건은 식각가스의 농도와 압력을 조절하는 것임을 특징으로 하는 반도체 소자의 트렌치 형성 방법.