KR20010087650A - 미세 트렌치 형성방법 - Google Patents
미세 트렌치 형성방법 Download PDFInfo
- Publication number
- KR20010087650A KR20010087650A KR1020000011523A KR20000011523A KR20010087650A KR 20010087650 A KR20010087650 A KR 20010087650A KR 1020000011523 A KR1020000011523 A KR 1020000011523A KR 20000011523 A KR20000011523 A KR 20000011523A KR 20010087650 A KR20010087650 A KR 20010087650A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- semiconductor substrate
- etching
- insulating layer
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005530 etching Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 8
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 238000000992 sputter etching Methods 0.000 claims 1
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 239000011800 void material Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 abstract 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 현재의 노광장비로는 패터닝할 수 없는 미세한(0.1㎛) 트렌치를 형성할 수 있고 트렌치내 보이드 및 리키지가 발생하지 않는 미세 트렌치 형성방법을 제공하기 위한 것으로, 본 발명의 미세 트렌치 형성방법은 반도체 기판상에 절연막을 형성하고 상기 절연막상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로 상기 절연막 및 기판을 소정깊이로 식각하는 공정과, 상기 감광막 패턴을 제거한 후, 상기 식각면에 절연측벽을 형성하는 공정과, 상기 절연측벽을 마스크로 상기 반도체 기판을 소정깊이로 식각하여 트렌치를 형성하는 공정과, 상기 절연측벽을 제거한 후 상기 트렌치의 첨예한 부분을 라운드지게 하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 특히 미세한 트렌치 아이솔레이션(Isolation) 공정에 따른 미세 트렌치 형성방법에 관한 것이다.
일반적으로 0.1㎛ 이하의 소자 형성시 트렌치 아이솔레이션 공정에서 어려운 점 하나는 미세 트렌치을 구현하기 위한 노광 공정이 쉽지 않다는 것이고또하나는 트렌치를 옥사이드(Oxide)로 채울때 높은 종횡비(Aspect ratio)로 인해 보이드(Void)가 발생할 염려가 있다는 점이다.
상기 두 가지는 소자의 신뢰성에 크나큰 영향을 미치는 것으로 이를 개선시키기 위한 연구가 계속되고 있다.
통상적으로, 트렌치를 형성하기 위한 마스크층으로 감광막을 이용하는데, 감광막 노광 공정 후, 감광막을 마스크로 그 하부층을 식각하게 된다. 이때, 감광막이 카본 소오스(Carbon Source)로 작용하여 카본 폴리머가 감광막 하부의 식각면에 증착되어 트렌치의 CD를 조절하기가 쉬어진다.
하지만, 0.15㎛ 이하의 미세 트렌치을 형성할 경우, 감광막을 마스크로 이용하여 하부층을 식각하는 것이 매우 어려워지게 된다.
이하, 첨부된 도면을 참조하여 종래 기술에 따른 미세 트렌치 형성방법을 설명하기로 한다.
도 1a 내지 1d는 종래 기술에 따른 미세 트렌치 형성방법을 설명하기 위한 공정단면도이다.
도 1a에 도시된 바와 같이, 반도체 기판(11)상에 표면산화막(12)을 성장시킨 후, 상기 표면산화막(12)상에 실리콘 질화막(13)을 차례로 형성한다.
도 1b에 도시된 바와 같이, 실리콘 질화막(13)상에 감광막(14)을 도포한 후, 노광 및 현상 공정으로 패터닝하여 아이솔레이션 영역을 정의한다.
그리고, 패터닝된 감광막(14)을 마스크로 이용하여 실리콘 질화막(13)과 표면산화막(12)을 차례로 식각한다.
이후, 도 1c에 도시된 바와 같이, 패터닝된상기 감광막(14)을 마스크로 기판(11)을 소정깊이로 식각하여 트렌치(15)를 형성한다. 이때, 식각공정은 Cl2/HBr/N2등의 혼합 플라즈마(plasma)를 이용한다.
도 1d에 도시한 바와 같이, 상기 감광막(14)을 제거한 후, 세정을 실시하면 종래 기술에 따른 미세 트렌치 패턴 형성공정이 완료된다.
그러나 상기와 같은 종래 미세 트렌치 형성방법은 다음과 같은 문제점이 있었다. 트렌치 식각시 Cl2/HBr 가스에 프로파일(profile) 유지를 위해 O2/He/N2등을 첨가하여 식각하게 되는데, 이는 상부의 실리콘 질화막과의 식각선택비가 낮아 트렌치의 CD를 조절하기가 어려워진다. 이를 향상시키기 위해 첨가되는 O2의 유량을 늘릴 수는 있으나, 이는 반도체 기판의 식각에 어려움을 주기 때문에 결국 식각공정이 매우 어려워진다.
또한, 0.1㎛ 정도의 미세 트렌치을 형성하기 위해서는 현재의 노광장비로는 한계가 있기 때문에 심지어 트렌치 영역을 정의하기도 힘들다. 그리고, 트렌치를 형성하였다 하더라도 트렌치내에 절연막을 채울 때, 보이드가 발생하게 된다. 더욱이, 트렌치 형성을 위한 반도체 기판 식각시 식각 종료를 막기 위해 폴리머 생성 가스를 사용할 수가 없으므로 플라즈마내 높은 에너지 이온에 의한 트렌치 측면에 데미지가 발생하여 리키지(leakage)를 증가시키게 된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 안출한 것으로,현재의 노광장비로는 패터닝할 수 없는 미세한(0.1㎛) 트렌치를 형성할 수 있고 트렌치내 보이드 및 리키지가 발생하지 않는 미세 트렌치 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 1d는 종래 기술에 따른 미세 트랜지 형성방법을 설명하기 위한 공정단면도
도 2a 내지 2e는 본 발명에 따른 미세 트렌치 형성방법을 설명하기 위한 공정단면도
도면의 주요부분에 대한 부호의 설명
21: 반도체 기판 22 : 제 1 절연막
23 : 제 2 절연막 24 : 감광막
25 : 측벽 26 : 트렌치
27 : 제 3 절연막
상기의 목적을 달성하기 위한 본 발명의 미세 트렌치 형성방법은 반도체 기판상에 절연막을 형성하고 상기 절연막상에 감광막 패턴을 형성하는 공정과, 상기 감광막 패턴을 마스크로 상기 절연막 및 기판을 소정깊이로 식각하는 공정과, 상기 감광막 패턴을 제거한 후, 상기 식각면에 절연측벽을 형성하는 공정과, 상기 절연측벽을 마스크로 상기 반도체 기판을 소정깊이로 식각하여 트렌치를 형성하는 공정과, 상기 절연측벽을 제거한 후 상기 트렌치의 첨예한 부분을 라운드지게 하는 공정을 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 미세 트렌치 형성방법을 설명하기로 한다.
도 2a 내지 2e는 본 발명에 따른 미세 트렌치 형성방법을 설명하기 위한 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(21)상에 제 1 절연막(22)을 형성하고, 제 1 절연막(22)상에 제 2 절연막(23)으로서 실리콘 질화막을 차례로 형성한다. 이후, 제 2 절연막(23)상에 감광막(24)을 도포한 후, 노광 및 현상공정으로 패터닝한다.
도 2b에 도시한 바와 같이, 플로린(Fluorine)을 포함한 플라즈마 가스로 제2 절연막(23) 및 제 1 절연막(22), 그리고 반도체 기판(21)을 소정깊이(d1)로 식각한 후, 감광막(24)을 제거한다.
여기서, 반도체 기판(21)의 식각 깊이(d1)는 트렌치 깊이의 10%를 넘지 않도록 하며, 클로린(Chlorine), 브로민(bromine) 플라즈마 또는 이들의 혼합 플라즈마로 식각한다.
이후, 전면에 산화막 또는 질화막을 증착한 후, 에치백(etchback)하여 상기 제 2 절연막(23), 제 1 절연막(22) 및 반도체 기판(21)의 식각면에 측벽(25)을 형성한다.
여기서, 상기 측벽(25)의 두께를 조절하는 것에 의해 이후에 형성될 트렌치의 CD(Critical Dimention)를 조절한다.
이어, 도 2c에 도시한 바와 같이, 상기 측벽(25)을 마스크로 이용하여 반도체 기판(21)을 소정깊이(d2)로 식각하여 트렌치(26)를 형성한다(여기서, d2〉d1).
이어, 도 2d에 도시한 바와 같이, HF용액을 이용하여 상기 측벽(25)을 제거한 후, 도 2e에 도시한 바와 같이, 식각에 따른 기판의 첨예한 부분을 제거하기 위해 플라즈마로 스퍼터링(sputtering) 식각을 수행하고 옥시데이션(oxidation)을 통해 기판표면에 제 3 절연막(27)을 형성하면 본 발명에 따른 미세 트렌치 형성공정이 완료된다.
이때, 상기 스퍼터링 식각시 플로린(Florine)을 포함한 플라즈마, 또는 BCl3플라즈마를 이용하거나 상기 각 플라즈마에 O2, N2, He, Ar, He-O2등을 첨가하여식각한다.
그리고, 상기 플로린을 포함한 플라즈마 예를들어 CF4로 식각하는 경우, 반응성 이온 식각장비의 바이어스 파워(bias power)는 300W 이상으로 사용한다.
또한, CF4나 BCl3사용시 총 유량의 30%를 넘지않도록 한다.
이상 상술한 바와 같이, 본 발명의 미세 트렌치 형성방법은 다음과 같은 효과가 있다.
첫째, 현재의 노광장비로는 패터닝할 수 없는 0.1㎛ 정도의 CD를 가진 트렌치를 형성할 수 있다.
둘째, 트렌치내에 보이드가 없이 절연막을 채울 수 있다.
셋째, 트렌치 상부의 첨예한 부분을 라운드 형태로 형성하여 그에 따른 리키지 발생을 방지할 수 있다.
넷째, 측벽의 두께로 트렌치의 CD를 조절할 수 있다.
Claims (4)
- 반도체 기판상에 절연막을 형성하고 상기 절연막상에 감광막 패턴을 형성하는 공정과,상기 감광막 패턴을 마스크로 상기 절연막 및 기판을 소정깊이로 식각하는 공정과,상기 감광막 패턴을 제거한 후, 상기 식각면에 절연측벽을 형성하는 공정과,상기 절연측벽을 마스크로 상기 반도체 기판을 소정깊이로 식각하여 트렌치를 형성하는 공정과,상기 절연측벽을 제거한 후 상기 트렌치의 첨예한 부분을 라운드지게 하는 공정을 포함하여 이루어지는 것을 특징으로 하는 미세 트렌치 형성방법.
- 제 1 항에 있어서, 상기 트렌치의 첨예한 부분을 라운드지게 하는 공정은 플로린 또는 브로민을 포함한 플라즈마로 스퍼터링 식각하는 것을 포함함을 특징으로 하는 미세 트렌치 형성방법.
- 제 2 항에 있어서, 상기 플로린(Florine)을 포함하는 플라즈마는 CF4이고, 브로민(Bromine)을 포함하는 플라즈마는 BCl3인 것을 특징으로 하는 미세 트렌치 형성방법.
- 제 2 항에 있어서, 상기 플라즈마에 N2, He, Ar, He-O2중 어느 하나를 첨가한 플라즈마를 이용하여 식각하는 것을 포함함을 특징으로 하는 미세 트렌치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000011523A KR20010087650A (ko) | 2000-03-08 | 2000-03-08 | 미세 트렌치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000011523A KR20010087650A (ko) | 2000-03-08 | 2000-03-08 | 미세 트렌치 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010087650A true KR20010087650A (ko) | 2001-09-21 |
Family
ID=19653231
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000011523A KR20010087650A (ko) | 2000-03-08 | 2000-03-08 | 미세 트렌치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010087650A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396382B1 (ko) * | 2001-11-12 | 2003-09-02 | 아남반도체 주식회사 | 반도체 소자의 트렌치 형성 방법 |
| KR100469763B1 (ko) * | 2003-02-03 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| CN102683180A (zh) * | 2012-06-11 | 2012-09-19 | 上海宏力半导体制造有限公司 | 凹槽刻蚀方法以及半导体器件制造方法 |
-
2000
- 2000-03-08 KR KR1020000011523A patent/KR20010087650A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100396382B1 (ko) * | 2001-11-12 | 2003-09-02 | 아남반도체 주식회사 | 반도체 소자의 트렌치 형성 방법 |
| KR100469763B1 (ko) * | 2003-02-03 | 2005-02-02 | 매그나칩 반도체 유한회사 | 반도체 소자의 소자 분리막 형성 방법 |
| CN102683180A (zh) * | 2012-06-11 | 2012-09-19 | 上海宏力半导体制造有限公司 | 凹槽刻蚀方法以及半导体器件制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| KR20040050789A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100607326B1 (ko) | 반도체 소자의 제조방법 | |
| KR100632630B1 (ko) | 반도체 소자의 트렌치 소자분리막 형성방법 | |
| KR100226736B1 (ko) | 격리영역 형성방법 | |
| KR100796509B1 (ko) | 반도체 소자의 제조방법 | |
| KR20010087650A (ko) | 미세 트렌치 형성방법 | |
| KR100769142B1 (ko) | 반도체 소자 형성방법 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| KR100856614B1 (ko) | 반도체 소자의 ｓｔｉ 형성 방법 및 그 구조 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| KR20130063089A (ko) | 반도체 소자의 트렌치 형성 방법 | |
| JP2550601B2 (ja) | 半導体装置の製造方法 | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| JPH07297174A (ja) | 半導体装置の製造方法 | |
| KR100383761B1 (ko) | 반도체 소자의 폴리머 제거방법 | |
| JPH02294050A (ja) | トレンチ埋め込み方法 | |
| KR20010082901A (ko) | 반도체소자의 격리막 형성방법 | |
| JP2006032801A (ja) | 半導体装置の製造方法 | |
| CN117423610A (zh) | 一种半导体制程中的刻蚀方法 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
| KR100743619B1 (ko) | 반도체장치의 트렌치 형성방법 | |
| KR100277861B1 (ko) | 반도체 소자의 플러그 형성방법 | |
| KR100307220B1 (ko) | 반도체 소자의 마스크 제조방법 | |
| JPH0353521A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |