JPH02294050A - トレンチ埋め込み方法 - Google Patents

トレンチ埋め込み方法

Info

Publication number
JPH02294050A
JPH02294050A JP11527989A JP11527989A JPH02294050A JP H02294050 A JPH02294050 A JP H02294050A JP 11527989 A JP11527989 A JP 11527989A JP 11527989 A JP11527989 A JP 11527989A JP H02294050 A JPH02294050 A JP H02294050A
Authority
JP
Japan
Prior art keywords
trench
taper
bias
opening
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11527989A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11527989A priority Critical patent/JPH02294050A/ja
Publication of JPH02294050A publication Critical patent/JPH02294050A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、トレンチ埋め込み方法に関し、特に、基板上
に形成されたトレンチを埋め込むトレンチ埋め込み方法
に関する。本発明は、例えば半導体装置の分野において
、トレンチアイソレーシジン(溝型分離領域)や、トレ
ンチキャパシタ、溝型トランジスタなど、トレンチを埋
め込み加工して得る各種装置の製造の際などに利用する
ことができる。
〔発明の概要〕
本発明は、基板上に形成されたトレンチを埋め込むトレ
ンチ埋め込み方法であって、バイアス印加可能なECR
プラズマ装置により前記トレンチの開口部にテーパーを
形成し、これと連続して前記トレンチ内部に絶縁膜を埋
め込むことによって、トレンチの開口の形状を良好にし
て、トレンチにいわゆやホーンや欠陥等の不都合が生じ
ないようにしたものである。
〔従来の技術〕
トレンチ埋め込み方法は、例えば半導体技術の分野にお
いて、溝型の分#領域(トレンチ分離)形成等のための
技術として用いることができる。
即ち、従来より素子間分離法として代表的に用いられて
きた「選択酸化法」いわゆるLOCOS法は、バーズビ
ークと呼ばれる分離領域の肥大部が発生するため、この
技術を用いてゆく限り、半導体集積回路の超高集積化に
伴い、加工寸法に制限が生じるわけであり、これに代わ
る技術としてパーズビークのないトレンチ分離が各種装
置について提案され、例えばメモリー素子においても実
用化の検討がなされている. しかし従来のトレンチ埋め込み方法にあっては、未だ解
決すべき問題点が残っている。
以下トレンチ埋め込み方法が有する問題点について、上
記トレンチ分離技術を例にとって説明する。
トレンチ分離技術は、RIEなどで基板、例えばシリコ
ン基板内に深いトレンチを形成し、それを絶縁膜などで
埋め込んで分離領域を作るものである。この場合パター
ン寸法変化は、リソグラフィーとドライエッチングの寸
法精度のみで決まり、バーズビークのような寸法肥大は
ない。
しかし、トレンチをRIEで形成する際、異方性のモー
ドで深い溝を形成するため、次のような問題がある。即
ち第3A図に示すように、トレンチaの上部においては
図示の如くトレンチaの側壁bはほぼ90″をなして基
板面dと交わって垂下して形成されるため、コーナーC
は急峻な角部となる。従ってこれを酸化した際、コーナ
ーCにホーン(horn)とよばれる酸化膜厚の薄い部
分や、酸化による結晶欠陥が発生しやすいという問題が
ある。
このことは良く知られている所である。このような問題
のある部分を分R 領域として使用した場合、該分M’
pH域を形成したデバイス等の信軌性を低下させること
になる。
上記問題を解決するには、例えば第3B図に示すように
、コーナーCにオーバーカットeを形成して、これによ
りコーナーCが鈍角をなしてなだらかに曲るようにすれ
ばよい。
しかし、RIBで、上記のようなトレンチa上部のオー
バーカットeを形成することは、不可能である。即ち、
マスク直下でトレンチのオーバーカットを形成するには
、等方性モードを用いるしかない。ところが異方性モー
ドでトレンチを形成してから等方性モードを入れたので
は、トレンチ全体がふ《らんでしまう。従って、等方性
モードを用いて、多少アンダーカットをマスク直下に入
れて、その後異方性モードでトレンチを形成する方法を
とらざるを得ない。しかしこの方法を用いると、現状の
トレンチプロセスでは何らかの側壁保護手段を用いて異
方性を得ているため、一旦アンダーカットを入れてから
異方性モードでRIEしても、側壁保護膜がうまく形成
できず、良好なトレンチ形状が得られない. 〔発明が解決しようとする問題点〕 上述したように従来のトレンチ埋め込み方法にあっては
、上記トレンチ分離技術を例にして説明した如く、トレ
ンチのコーナ一部にいわゆるホーンや欠陥等が入らない
ようにするのは困難だったのである。
本発明はかかる問題点を解決して、トレンチの開口を良
好な形状にすることができ、ホーンや欠陥等が発生しな
いようにしたトレンチ埋め込み方法を提供せんとするも
のである。
〔問題点を解決するための手段〕
上記問題点を解決すべ《、基板上に形成されたトレンチ
を埋め込む本発明のトレンチ埋め込み方法にあっては、
バイアス印加可能なECRブラズ′マ装置により前記ト
レンチの開口部にテーパーを形成し、該テーパー形成と
連続して前記トレンチ内部に絶縁膜を埋め込む構成をと
る。
本発明について、後記詳述する本発明の一実施例を示す
第1図の例示を用いて説明すると、次のとおりである。
本発明においては、第1図(a)に例示するような基板
1上に形成されたトレンチ2を埋め込む場合に、バイア
ス印加可能なECRプラズマ装置によりトレンチ2の開
口部2lにテーパー3を形成して例えば第1図(b)に
示すような構造とし、次いで該テーパー形成と連続して
第1図(C)及び(d)に例示する如くトレンチ2内部
に絶縁膜5(図示例ではトレンチ2の内壁から基板lの
上面にかけて酸化膜4を形成し、更にトレンチ内部に絶
縁膜5を形成するようにした》を埋め込むようにする。
本発明においては、バイアス印加可能なECRプラズマ
装置により上記テーパー3を形成するとともに、このテ
ーバー形成と連続してトレンチ2内部に絶縁膜を埋め込
む。かかるECRプラズマ法については、例えばプレス
ジャーナル社[月刊Semiconductor Wo
rldJ 1986年6月号に具体的な記載がある.ま
た、本発明において、テーバー3とは、トレンチ2の開
口部2lにおいて、コーナー部22(第1図(a) (
b)参照)が例えば直角の如《急峻になるのを避けるた
め、なだらかに段階的に曲がって行くように形成した斜
面ないしは曲面をいう.また絶縁膜5は、必ずしも膜4
を介する必要はなく、トレンチ2内部が埋め込まれる構
成になるものであればよい. 〔作 用〕 本発明においては、バイアス印加可能なECRプラズマ
装置を用いたことによって、トレンチ2の開口部21に
テーパー3を良好に形成することができる。これは従来
のRIE装置等を利用した技術では不可能だったことで
ある。かつ、このようにテーパー3を設けたことによっ
て、ホーンやそのほか不都合な欠陥等の発生を防ぐこと
ができるので、信幀性の低下などを招かず、良好なデバ
イスを得るようにでき、微細なトレンチ加工においても
有利である。更に、トレンチ2の形成後の一連の操作は
連続して行うもので、同一チェンバーないしは連続した
チェンバーで行うことができ、生産効率も良く、有利で
ある。
〔実施例〕
以下本発明の一実施例について、第1図を参照して説明
する。なお当然のことではあるが、本発明は以下述べる
実施例に限定されるものではない。
この実施例は、本発明を、半導体装置、特にSRAM等
のメモリー素子に適用したものである。
本実施例においては、基板lはシリコン基板であり、該
基仮Iをトレンチエッチングした後、該基板lをバイア
スECR装置でオーバーカットしてトレンチ2の開口部
21にテーパー3を形成し、連続して同じくバイアスE
CR装置によりトレンチ2を埋め込むようにした。
第1図を参照する。
第1図(a)は、トレンチエッチング後、マスクを除去
し、必要な後処理等を行った後の状態を示す。
この状態では、基板lに形成されたトレンチ2の開口部
21のコーナ一部22は、約90@の急峻な角度をなし
ている。トレンチ2は模式的に示しているが、実際はこ
れより更にアスペクト比の大きい深い溝であってよい。
トレンチエッチングは、RIEその他の適宜の手段を用
いることができる. なお場合によっては、上記マスク除去後の後処理は、次
に用いるバイアスECRプラズマCVD装置で行うこと
も可能である. 次に、バイアス印加可能なECRプラズマ装置にてトレ
ンチ開口部21にテーパー3を形成するのであるが、本
実施例においてはこの装置として、第2図に示すような
バイアスECRプラズマCvD装置を用いた. この装置は、マイクロ波導入部11よりマイクロ波(こ
こでは2.45GHz)を導入し、プラズマ室12に導
入された酸素(0.)をプラズマ化し、このプラズマ流
l3をシリコン源である例えばSiH.ガス存在下で基
板14に供給し、該基板14上にSing膜の形成を行
うものである。第2図において、l5はマグネットコイ
ルであり、l6は試料台である。試料台16には高周波
電力を印加して、バイアス印加を行っている。
即ち、上記トレンチ2の形成、及び必要に応じて行う後
処理に引き続いて、例えば上記した仕様のようなバイア
スECRプラズマCVD装置を用いて、トレンチ2の開
口部2lにテーパー3を形成する。ここでは具体的には
、 0!流量: 40SCCM, マイクロ波パワー: 800W、 圧力:sxio−’↑orrs ?加IIFバイアス: 300W の条件で、トレンチ2の上部のオーバーカットを行うこ
とにより、コーナ一部22にテーバー3をつけるように
した。これにより第1図(b)の構造を得た。このオー
バーカットは、0゛イオンのスバッタエッチングによる
角度依存性によって生じる。
なおこの時、シリコンに0+がイオン注入されたり、ダ
メージが入ることが懸念される場合は、該テーバー3の
形成に続いて、ガスを例えばNhに変え、バイアスを印
加しない条件下、フッ素ラジカルピでダメージ層をエッ
チングすればよい。
つまり、ダメージが起こる可能性が懸念される場合でも
、ダメージ層を同一装置でそのまま除去できるので、問
題はないのである。
次に本実施例では、ガスが0■である状態で、即ちガス
を島以外のもの(F系ガスなど)に一旦変えたときはガ
スを0■に変えた上で、今度はプラズマ酸化を行い、シ
リコン基板1の面に酸化膜4を形成する。酸化膜4形成
後の構造を第1図(C)に示す。この酸化膜4はSt(
hから成るが、これにより?面単位を安定させることが
できる。
このときの酸化膜4形成のための条件は、下記のとおり
とした。
0■流量: 50SCCM、 マイクロ波パワ一二800賀、 圧力: 〜10−”Torr 次に咳テーパー3の形成と連続して、トレンチ2の内部
に絶縁膜を埋め込むのであるが、本実施例では上記テー
パー3の形成に用いたバイアスECRプラズマCVD装
置をそのまま用いて、引き続いて次のような2段階でト
レンチ2を埋め込んだ。
〈第1段階〉 下記条件で実施。
使用ガス及び流量:Si}Ia/0■= 24/405
CCM、マイクロ波パワー: 800W、 圧力: 5 XIO−’↑orr, 印加RPバイアス: 300W 〈第2段階〉 下記条件で実施。
?用ガス及び流量: SiH4/0■/^r = 12/ 20/ 43SC
CM、マイクロ波バワー: 800W, 圧力: I XIO−”Torr, 印加RFバイアス:300賀 これによって、第1図(d)に示すように、絶縁膜5と
してE C RSiO.が堆積した構造が得られた。
この状態では、絶縁膜5はトレンチ2内部のみならず基
仮1全面に堆積しているので、エッチバック等によりト
レンチ2内部にのみ絶縁膜2を残すようにする。
即ち、本実施例では次の工程でRIE装置を用いてエッ
チバックを行い、第1図(e)のようにトレンチ2が埋
め込まれた構造として、完成させる。
上記したように、この実施例では、トレンチエッチング
後、マスクを除去し、必要な後処理を施して第1図(a
)の構造を得た後、バイアスを印加可能なECRプラズ
マCVD装置(第2図参照)にてトレンチ2の上部開口
部2lのコーナ一部22の肩落としを行いこれによりテ
ーパー3を形成して第1図[有])の構造とし、しかる
のちに必要に応じてダメージ除去を行い、更にプラズマ
酸化を施して第1図(C)の構造を得、その後、バイア
ス印加によりトレンチ2を埋め込むようにした結果、ト
レンチ2上部に良好な形状でテーバー3が形成されるた
め、ホーンの形成や結晶欠陥の発生がなく、デバイスの
信転性を向上させることができる。また、テーパー3形
成のためのオーバーカットから、穴埋めまで、連続プロ
セスで行えるため、スループットが向上する。
この実施例では特に、絶縁膜5の埋め込みに先立って酸
化膜4を形成することによって、界面準位の安定化が図
られている。
この実施例は、上記トレンチエッチング後の一連の操作
を同一の装置を用い、同一のチェンバー内で行うように
したが、連続した複数のチェンバーで行うようにしても
よく、その場合も連続プロセスであることの利点は失わ
れない。また、トレンチエッチング後必要に応じて行う
後処理は、上記一連の操作を行うチェンバーにて行うこ
とも可能である。
〔発明の効果〕
上述の如く本発明によれば、トレンチの開口を良好な形
状にすることができ、ホーンや結晶欠陥等が発生しない
ようにできるので、微細加工が可能なトレンチ技術にお
ける埋め込み方法において、きわめて有利なものという
ことができる。
【図面の簡単な説明】
第1図(a)〜(e)は、本発明の一実施例を断面図で
示すものである。第2図は、該実施例に用いるバイアス
ECRプラズマ装置の構成図である。第3A図は、従来
技術を示す図、第3B図は、問題点を説明するための図
である。 l・・・基板、2・・・トレンチ、2l・・・トレンチ
の開口部、3・・・テーパー、5・・・絶縁膜。

Claims (1)

  1. 【特許請求の範囲】 1、基板上に形成されたトレンチを埋め込むトレンチ埋
    め込み方法であって、 バイアス印加可能なECRプラズマ装置により前記トレ
    ンチの開口部にテーパーを形成し、該テーパー形成と連
    続して前記トレンチ内部に絶縁膜を埋め込むトレンチ埋
    め込み方法。
JP11527989A 1989-05-09 1989-05-09 トレンチ埋め込み方法 Pending JPH02294050A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11527989A JPH02294050A (ja) 1989-05-09 1989-05-09 トレンチ埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11527989A JPH02294050A (ja) 1989-05-09 1989-05-09 トレンチ埋め込み方法

Publications (1)

Publication Number Publication Date
JPH02294050A true JPH02294050A (ja) 1990-12-05

Family

ID=14658728

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11527989A Pending JPH02294050A (ja) 1989-05-09 1989-05-09 トレンチ埋め込み方法

Country Status (1)

Country Link
JP (1) JPH02294050A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498565A (en) * 1991-11-29 1996-03-12 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
US6599811B1 (en) 1998-02-12 2003-07-29 Nec Corporation Semiconductor device having a shallow isolation trench
USRE38363E1 (en) * 1991-11-29 2003-12-23 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5498565A (en) * 1991-11-29 1996-03-12 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
USRE38363E1 (en) * 1991-11-29 2003-12-23 Sony Corporation Method of forming trench isolation having polishing step and method of manufacturing semiconductor device
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법
US6599811B1 (en) 1998-02-12 2003-07-29 Nec Corporation Semiconductor device having a shallow isolation trench

Similar Documents

Publication Publication Date Title
US4892614A (en) Integrated circuit isolation process
EP0252450B1 (en) Integrated circuit isolation process
US6177331B1 (en) Method for manufacturing semiconductor device
JP2006190947A (ja) リセスゲート及びそれを備えた半導体装置の製造方法
US6033969A (en) Method of forming a shallow trench isolation that has rounded and protected corners
JPH05121379A (ja) 半導体装置の製造方法
JPH03139858A (ja) 半導体装置の製造方法
JPH10144782A (ja) 隔離領域の形成方法
JP2004241586A (ja) 半導体装置の製造方法
JPH02294050A (ja) トレンチ埋め込み方法
US6579777B1 (en) Method of forming local oxidation with sloped silicon recess
JP2906997B2 (ja) 半導体装置の製造方法
JP2002289682A (ja) 半導体装置およびその製造方法
US6060371A (en) Process for forming a trench device isolation region on a semiconductor substrate
US20030119326A1 (en) Method for forming isolation region in semiconductor device
JP2000031261A (ja) 半導体装置のトレンチ隔離形成方法
US20040266131A1 (en) Method of producing semiconductor devices
JP2004047851A (ja) 半導体装置の製造方法
JP2002184856A (ja) 半導体素子の分離方法
KR20010087650A (ko) 미세 트렌치 형성방법
KR100508865B1 (ko) 반도체 소자의 트렌치 제조 방법
JPH04106923A (ja) バイアスecr―cvd法による埋め込み方法
JP2006108423A (ja) 素子分離構造部の製造方法
KR100620171B1 (ko) 반도체 소자의 섀로우 트랜치 분리막 제조방법
JPH11135609A (ja) 半導体装置の製造方法