KR100620171B1 - 반도체 소자의 섀로우 트랜치 분리막 제조방법 - Google Patents

반도체 소자의 섀로우 트랜치 분리막 제조방법 Download PDF

Info

Publication number
KR100620171B1
KR100620171B1 KR1020040114675A KR20040114675A KR100620171B1 KR 100620171 B1 KR100620171 B1 KR 100620171B1 KR 1020040114675 A KR1020040114675 A KR 1020040114675A KR 20040114675 A KR20040114675 A KR 20040114675A KR 100620171 B1 KR100620171 B1 KR 100620171B1
Authority
KR
South Korea
Prior art keywords
sti
nitride film
forming
silicon substrate
semiconductor device
Prior art date
Application number
KR1020040114675A
Other languages
English (en)
Other versions
KR20060075777A (ko
Inventor
오민재
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040114675A priority Critical patent/KR100620171B1/ko
Publication of KR20060075777A publication Critical patent/KR20060075777A/ko
Application granted granted Critical
Publication of KR100620171B1 publication Critical patent/KR100620171B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 STI 간극 채움을 통한 STI 빈 공간 제거 및 고립 누수개선하기 위한 것으로, 이를 위한 본 발명은, 실리콘 기판 상에 STI 영역을 정의하는 패턴 형태의 제1 질화막을 형성하는 공정과, 실리콘 기판의 전면에 제2 질화막을 도포하는 공정과, 제2 질화막을 전면 식각하여 STI 영역을 정의하는 제1 질화막의 측벽 부분을 경사지게 처리하는 공정과, 제1 질화막을 마스크로 하는 식각 공정을 실리콘 기판의 일부를 선택 제거함으로서 STI 영역을 형성하는 공정과, STI 영역을 완전히 매립하는 형태로 산화막을 형성하는 공정과, STI 평탄화 과정을 실시하여 실리콘 기판에 SIT를 완성하는 공정을 포함한다. 따라서, Trench 입구부분의 산화막이 두껍게 형성될 가능성이 크게 줄어들며, 또한 STI Corner가 완만해져 고립 누수가 줄어드는 효과를 동시에 얻을 수 있다.

Description

반도체 소자의 섀로우 트랜치 분리막 제조방법{METHOD FOR MANUFACTURING SHALLOW TRENCH ISOLATION IN SEMICONDUCTOR DEVICE}
도 1은 기존의 STI를 형성하는 과정을 도시한 도면,
도 2는 본 발명에 따른 반도체 소자의 섀로우 트랜치 분리막 제조방법의 과정을 도시한 도면.
<도면의 주요부분에 대한 부호의 설명>
101 : PR 102 : 질화막
103 : 제1 산화막 104 : 제2 산화막
201 : PR 202 : 제1 질화막
203 : CD 204 : 제1 질화막
205 : 제2 질화막 206 : 측벽
207 : 제1 산화막 208 : 제2 산화막
본 발명은 반도체 제조방법에 관한 것으로, 더욱 상세하게는 STI 간극 채움을 통한 STI 빈 공간 제거 및 고립 누수개선 방법에 관한 것이다.
잘 알려진 바와 같이, 반도체 소자를 제조함에 있어 Active영역을 절연시키는 방법으로 STI (Shallow Trench Isolation)가 많이 사용된다. 이때 식각을 통해 형성된 STI에 산화막을 채워 넣는 방법에 의해서 Active영역 사이의 절연이 완성되게 된다. 그러나, 기존의 방법은 STI에 산화막을 채워 넣는 과정에 있어 STI의 개구부 부분이 두껍게 채워져 STI의 중간에 산화막이 채워지지 않는 빈 공간 (Void)이 형성되게 된다. 도 1은 기존의 STI를 형성하는 공정의 흐름을 보여주는 도면이다. 도 1을 참조하여 전술한 STI를 제조하는 공정을 설명하면 다음과 같다. 먼저 도 1a에 도시된 바와 같이 질화막 (102)위에 PR (101)이 형성된 형태로 MOAT ETCH PATTERN을 형성한다. 이어서 도 1b에서와 같이 질화막 (102)를 식각한 후, 실리콘을 식각한다 (도 1c). 이어서 제1산화막 (103)을 코팅한후 (도 1d), 본격적으로 제2산화막 (104)를 채워넣은 후 (도 1e), 형성된 STI를 화학적 기계적 연마 (CMP)를 한다 (도 1f).
전술한 과정을 거쳐서 STI를 형성하게 되면 도 1g에 보이는 바와 같이, 빈공간 (void)가 형성되게 된다. 이것은 후에 폴리 (Poly)를 흡착 (Deposition)하는 과정에서 STI의 빈공간 (Void) 영역으로 폴리 (Poly)가 들어가게 되어 폴리 스팅거 (Poly Stringer)를 형성하게 되는 원인이 된다. 이러한 폴리스팅거 (Poly Stringer)는 반도체 소자의 동작에 있어서 누수 (leakage), 단락 (short) 등의 영향을 주게 되므로, STI에 산화막을 채워 넣는 공정에 있어 빈 공간 (Void)이 생기지 않도록 하기 위하여 스텝코너 (step corner)를 완만하게 개선하는 것이 현 반도체 공정의 중요한 관건이다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 목적은 STI 간극 채움을 통한 STI 빈 공간 제거 및 고립 누수개선할 수 있는 반도체 소자의 섀로우 트랜치 분리막 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 STI 영역을 정의하는 패턴 형태의 제1 질화막을 형성하는 공정과, 실리콘 기판의 전면에 제2 질화막을 도포하는 공정과, 제2 질화막을 전면 식각하여 STI 영역을 정의하는 제1 질화막의 측벽 부분을 경사지게 처리하는 공정과, 제1 질화막을 마스크로 하는 식각 공정을 실리콘 기판의 일부를 선택 제거함으로서 STI 영역을 형성하는 공정과, STI 영역을 완전히 매립하는 형태로 산화막을 형성하는 공정과, STI 평탄화 과정을 실시하여 실리콘 기판에 SIT를 완성하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.
이하 첨부된 도면을 참조하여 본 고안의 바람직한 실시 예에 대하여 상세하 게 설명한다.
본 발명의 핵심 기술요지는, STI 간극 채움을 통한 STI 빈 공간 제거 및 고립 누수개선 방법에 관한 것으로, 이러한 기술적 수단을 통해 본 발명에서 목적으로 하는 바를 쉽게 달성할 수 있다.
즉, 도 1과 도 2를 비교해 가면서 본 발명의 구성을 설명하도록 한다. 도 1은 기존의 STI를 형성하는 과정을 도시한 도면이고, 도 2는 본 발명에 따른 반도체 소자의 섀로우 트랜치 분리막 제조방법의 과정을 도시한 도면이다.
먼저, 도 2a를 참조하면, 실리콘 기판상에 제1 질화막(202)을 형성하고, 그 위에 도 1a에 도시된 기존의 Moat Pattern의 선폭(Critical Dimension)보다 큰 CD(203)의 STI 영역을 정의하기 위한 PR(201) 패턴을 형성한다.
이후, 도 2b에 도시된 바와 같이, 형성된 PR(201) 패턴을 마스크로 제1 질화막(202)을 식각하여 STI 영역을 정의하는 패턴 형태의 제1 질화막(204)을 형성하고 PR(201) 패턴을 Ash 공정을 통해 제거한다.
다음으로, 도 2c와 같이, 실리콘 기판과 제1 질화막(204) 상부에 제2질화막(205)을 전면 도포하고, 도 2d에 도시된 바와 같이, 전면 도포된 제2 질화막(205)을 전면 식각하여 STI 영역을 정의하는 제1 질화막(204)의 측벽(206) 부분을 경사지게 처리한다.
이후, 도 2e에 도시된 바와 같이, 경사지게 측벽(206)이 형성된 제1 질화막(204)을 Moat의 하드 마스크로 하는 식각 공정을 통해 실리콘 기판의 일부를 선택 제거하여 STI 영역을 형성한다. 여기서, 제1 질화막(204) 측면에 형성된 측벽(206)의 두께를 조절함으로 인해 STI의 크기를 조정한다.
다음으로, 도 2f와 같이, STI 영역 상에 얇은 제1 산화막(207)을 형성하고, 도 2g에 도시된 바와 같이, STI 영역에 대하여 제2 산화막(208)을 형성하여 완전히 매립한다.
마지막으로, 도 2h에 도시된 바와 같이, STI 평탄화 과정인 화학적 기계적 연마 공정을 진행하여 Active영역을 절연시키기 위한 STI를 완성한다.
따라서, 도 2i를 참조하면, 기존 도 1g에서 관측되었던 빈공간이 형성되지 아니한 STI를 나타내고 있다.
삭제
삭제
이상 설명한 바와 같이 본 발명에 따르면, 본 발명에서는 위의 도 2e와 같이 측벽이 형성된 질화막질을 이용해 실리콘 식각을 진행하여 Trench를 형성하기 때문에 Trench의 입구부분의 각이 전반적으로 부드럽고 완만해진다. 따라서 식각된 Trench안에 산화막을 채워 넣는 공정을 진행할 때 산화막이 보다 부드럽고 촘촘하게 채워지게 되어 Trench 입구부분의 산화막이 두껍게 형성될 가능성이 크게 줄어든다. 물론 이것은 나중에 Trench의 가운데 부분이 비워지게 되는 빈 공간 (Void) (도 1f)이 발생되는 현상을 줄이는 효과로 작용하며 STI Corner가 완만해져 고립 누수가 줄어드는 효과를 동시에 얻을 수 있다.

Claims (2)

  1. 반도체 소자의 섀로우 트랜치 분리막을 제조하는 방법으로서,
    실리콘 기판 상에 STI 영역을 정의하는 패턴 형태의 제1 질화막을 형성하는 공정과,
    상기 실리콘 기판의 전면에 제2 질화막을 도포하는 공정과,
    상기 제2 질화막을 전면 식각하여 상기 STI 영역을 정의하는 상기 제1 질화막의 측벽 부분을 경사지게 처리하는 공정과,
    상기 제1 질화막을 마스크로 하는 식각 공정을 상기 실리콘 기판의 일부를 선택 제거함으로서 상기 STI 영역을 형성하는 공정과,
    상기 STI 영역을 완전히 매립하는 형태로 산화막을 형성하는 공정과,
    STI 평탄화 과정을 실시하여 상기 실리콘 기판에 SIT를 완성하는 공정
    을 포함하는 반도체 소자의 섀로우 트랜치 분리막 제조방법.
  2. 제 1 항에 있어서,
    상기 STI 평탄화는, 화학적 기계적 연마 공정을 통해 수행되는 것을 특징으로 하는 반도체 소자의 섀로우 트랜치 분리막 제조방법.
KR1020040114675A 2004-12-29 2004-12-29 반도체 소자의 섀로우 트랜치 분리막 제조방법 KR100620171B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040114675A KR100620171B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 섀로우 트랜치 분리막 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040114675A KR100620171B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 섀로우 트랜치 분리막 제조방법

Publications (2)

Publication Number Publication Date
KR20060075777A KR20060075777A (ko) 2006-07-04
KR100620171B1 true KR100620171B1 (ko) 2006-09-01

Family

ID=37168273

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040114675A KR100620171B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 섀로우 트랜치 분리막 제조방법

Country Status (1)

Country Link
KR (1) KR100620171B1 (ko)

Also Published As

Publication number Publication date
KR20060075777A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
US7365390B2 (en) Method of fabricating recess transistor in integrated circuit device and recess transistor in integrated circuit device fabricated by the same
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
US6562696B1 (en) Method for forming an STI feature to avoid acidic etching of trench sidewalls
TW200537617A (en) Method for fabricating semiconductor device having trench isolation
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
JPH11284064A (ja) トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
KR100620171B1 (ko) 반도체 소자의 섀로우 트랜치 분리막 제조방법
KR100557563B1 (ko) 반도체 소자의 소자분리막 형성 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100451494B1 (ko) 반도체소자의소자분리막형성방법
KR20050028618A (ko) 반도체 소자의 소자분리막 형성방법
KR100971432B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20010019185A (ko) 트렌치 격리 제조 방법
US6972242B2 (en) Methods to fabricate semiconductor devices
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
JPH09260485A (ja) 半導体装置の製造方法
KR100712811B1 (ko) 소자분리용 트랜치 형성방법
JP2006108423A (ja) 素子分離構造部の製造方法
JP2000200830A (ja) トレンチ素子分離領域を有する半導体装置の製造方法
KR20000051689A (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100480896B1 (ko) 반도체소자의 소자분리막 형성방법
KR100694976B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee