JPH11284064A - トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 - Google Patents

トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法

Info

Publication number
JPH11284064A
JPH11284064A JP11006782A JP678299A JPH11284064A JP H11284064 A JPH11284064 A JP H11284064A JP 11006782 A JP11006782 A JP 11006782A JP 678299 A JP678299 A JP 678299A JP H11284064 A JPH11284064 A JP H11284064A
Authority
JP
Japan
Prior art keywords
nitride
trench
etching
layer
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11006782A
Other languages
English (en)
Inventor
T Walsh Shawn
ティ．ウォルシュ ショウン
E Campbell John
イー．キャンベル ジョン
B Freedman James
ビー．フリードマン ジェームズ
M Parlile Thomas
エム．パーリル トマス
E Jan Dell
イー．ジャン デル
J Robins Joshua
ジェイ．ロビンス ジョシュア
T Ahlburn Byron
ティ．アールバーン バイロン
Elen Crank Sue
エレン クランク スー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH11284064A publication Critical patent/JPH11284064A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Abstract

(57)【要約】 【課題】 化学的機械的研磨を用いないでトランジスタ
の浅いトレンチ分離体を作成する方法を提供する。 【解決手段】 分離トレンチのエッチングの期間中、窒
化物のマスクが活性領域を保護する。高密度プラズマ沈
着を用いて、これらのトレンチが酸化物で充填される。
この充填の際にエッチングが同時に行われ、それにより
分離トレンチの近傍に傾斜した端部が得られる。また別
の窒化物層を用いてトレンチの上にキャップ層が作成さ
れ、それにより下にある窒化物層が密封される。窒化物
のキャップ層に対してエッチングが行われてパターン作
成が行われ、それにより活性領域の上のキャップ層だけ
が除去される。このような選択的エッチングにより、過
剰な酸化物を除去することが可能である。この後、窒化
物層を除去する選択的エッチングが行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路構造体と
その製造法に関する。さらに詳細にいえば本発明は、浅
いトレンチ分離の後、化学的機械的研磨を用いないで平
坦な表面を作成する方法に関する。
【０００２】
【発明が解決しようとする課題】シリコン・ウエハの中
にトレンチをエッチングにより作成しそしてこのトレン
チを適切な絶縁体材料で再充填することにより、浅いト
レンチ分離体（ＳＴＩ、Sallow Trench Isolation)が得
られる。この再充填工程ではトレンチの中だけでなく活
性領域の上にも絶縁体材料が沈着されるので、活性領域
の表面と同じ高さの平坦な表面が得られるためには、過
剰な絶縁体材料を除去しなければならない。
【０００３】最近のＳＴＩの作成法では、化学的機械的
研磨（ＣＭＰ、Chemical Mechanical Polishing）法を
用いて過剰な絶縁体材料が除去され、それによりその表
面を活性領域の表面と同じ高さにすることが行われる。
このＣＭＰ工程は、ウエハおよびダイ（die)の表面にわ
たって研磨速度が異なる（回路の集積度の差などによっ
て研磨速度が異なることが生ずる）ことから表面の高さ
の均一度がよくないことがどうしても生ずる。
【０００４】最近のＳＴＩの作成法では、フィールド酸
化物の広い領域にわたって機能を持たない余分のモート
（moat）を付加することにより、ＣＭＰの場合に生ずる
表面のこの非均一度を補償することが試みられている。
この方法は部分的にだけ成功している。それは、付加さ
れたモートが存在することで適切な回路動作が保持でき
ない領域が、どうしてもある程度は存在してしまうから
である。また別の補償法では、ウエハの表面の高さの非
均一度を小さくするために、ウエハの端部にトレンチ・
エッチング・パターン作成が付加して行われる。
【０００５】
【課題を解決するための手段】本発明の方法により、Ｃ
ＭＰよりははるかに均一度のよい処理工程である沈着と
エッチングとのシーケンスを注意深く行うことにより、
浅いトレンチの作成の後のＣＭＰ処理工程を行わなくて
よい処理工程を得ることができる。このトレンチは、従
来の方法に従って、窒化物のマスクを用いてパターンに
作成されそしてエッチングが行われる。その後、高密度
プラズマ（ＨＤＰ、High Density Plasma)のような沈着
とエッチングとが同時に行われる処理工程を用いて、こ
のトレンチに充填が行われる。このことにより、トレン
チと活性領域とにわたって平坦な表面が得られ、そして
２つの表面の間に傾斜した表面が得られる。沈着の期間
中は窒化物の端部は被覆されなく、そして短時間のエッ
チングは窒化物のコーナを露出させるが、しかし酸化物
を大幅に除去することはない。その後、表面全体の上に
キャップ窒化物が沈着される。このキャップ窒化物の沈
着により、オリジナルの窒化物のマスクと一緒になっ
て、トレンチが表面と接触しないようにトレンチを密封
する。種々の方法のいずれかを用いて、キャップ窒化物
がパターンに作成され、それにより活性領域の上のキャ
ップ窒化物だけが露出される。この種々の方法には、例
えばフォトリソグラフィ、ポリマ・スピン・オンおよび
エッチングバック、および酸化物スピン・オンおよびエ
ッチングバックの方法が含まれる。しかしこれらの方法
に限定されるわけではなく、これら以外の方法もまた可
能である。キャップ窒化物に対して酸化物に対して選択
的であるエッチングが行われ、それによりトレンチの上
だけにキャップ窒化物が残る。このことにより活性領域
の上の酸化物が露出し、そして窒化物に対して選択的で
あるエッチングにより、この酸化物を除去することがで
きる。酸化物がいったん除去されると、キャップ窒化物
とオリジナルのマスク窒化物との両方が除去され、その
結果、活性領域の平坦な表面とこの表面の上に小さな厚
さを有するトレンチ酸化物だけが残る。その後の処理工
程は、従来の方法で行うことができる。
【０００６】本発明の方法と構造体の利点としてダイお
よびウエハにわたって均一な表面が得られる、機能のな
いモートが必要ではない、余分のトレンチ・エッチング
・パターン作成が必要ではない、標準的な処理工程を用
いることができる、化学的機械的研磨（ＣＭＰ）工程が
必要ではない、および製造コストを低下させることがで
きる、を得ることができる。
【０００７】
【発明の実施の形態】添付図面を参照して本発明を説明
する。添付図面には本発明の重要な実施例が示されてい
る。
【０００８】好ましい実施例を具体的に参照して、本発
明の革新的な多くの特徴を説明する。けれどもここで説
明する実施例は、本発明の革新的な特徴を取り込んだ実
施例のほんの一部分であることを理解しなければならな
い。全体的にいって、本発明の範囲は明細書に記載され
ている説明によって必ずしも限定されるものではない。
本発明の範囲は請求項によってのみ定められる。さら
に、本発明のいくつかの特徴に関しても説明が行われ
る。
【０００９】好ましい実施例 図１は、本発明の方法を示した流れ図である。図１の流
れ図は、図２〜図９を参照しながら説明される。図２〜
図９は、本発明の方法の種々の段階におけるウエハの横
断面を示した図である。
【００１０】シリコン・ウエハ１０の中に分離用トレン
チをエッチングにより作成する場合、従来の処理工程に
従って窒化物層２０が沈着され、そしてパターンに作成
（段階１１０）される。この段階により、窒化物は設計
された活性領域を被覆するが、しかしトレンチ領域は露
出される。次に、トレンチ２５がエッチングにより作成
（段階１２０）され、そして薄い酸化物ライナ（oxide
liner)が典型的には成長により作成（段階１３０）され
る。このことにより、図２に示された構造体が得られ
る。
【００１１】本発明の処理工程の１つの実施例では、こ
の後このトレンチが、二酸化シリコンのような酸化物４
０で充填される（段階１４０）。この沈着は、下記のよ
うな高密度プラズマ（ＨＤＰ）処理工程により行われ
る。 Ｏ2 流量 150〜300 ｓｃｃｍ ＳｉＨ4 流量 100〜200 ｓｃｃｍ Ｈｅ流量 300〜500 ｓｃｃｍ プラズマ励起電力 3500〜4500ワット バイアス電力 1500〜2500ワット ウエハは静電チャックにより締め付けられることはな
い。
【００１２】これらのパラメータの正確な値は、薄膜の
沈着時間に応じて変わり、また充填されるべきトレンチ
の縦横比の最大値に応じても変わるであろう。
【００１３】ＨＤＰ処理工程は沈着とエッチングとを同
時に行うので、図３に示されているように、傾斜した端
部を有する平坦な表面が形成される傾向がある。酸化物
が窒化物マスクの高さ近くまでに沈着されるがトレンチ
の近傍の窒化物の端部は被覆されないままにするには、
ＨＤＰ処理工程を注意深く制御することが必要であるこ
とが予想されるであろう。次に、ＳｉＨ4 の流量を止
め、そして 200〜 400ｓｃｃｍのＡｒガスを数秒間流入
させることにより、その場でのスパッタ・エッチング
（段階１５０）が行われる。このことにより図４に示さ
れているように、モート酸化物の端部が確実に露出され
るであろう。その理由は、傾斜した側壁のエッチングが
水平な表面をエッチングするよりも速いからである。こ
のエッチングにより沈着された酸化物の表面では最少量
の厚さが除去されるだけであり、そしてトレンチの中の
酸化物の平坦度には影響を与えない。
【００１４】次に図５に示されているように、その頂部
コーナの端部に沿ってマスク窒化物と接触しているウエ
ハの上に、窒化物のキャップ層５０が整合して沈着され
る。その後、活性領域の上の窒化物を除去するために、
種々の方法のいずれかを異方的エッチングと組み合わせ
て用いて、キャップ窒化物５０に対してパターン作成お
よびエッチング（段階１６０）が行われる。この種々の
方法には、例えばフォトリソグラフィ、ポリマ・スピン
・オンおよびエッチングバック、または酸化物スピン・
オンおよびエッチングバックが含まれる。しかしこれら
の方法に限定されるわけではなく、これら以外の方法も
また可能である。このエッチングは下にある酸化物に対
して強く選択的であるように選定され、そしてこの好ま
しい実施例ではＨ3 ＰＯ4 を用いてエッチングが行わ
れる。キャップ窒化物５０の残りの部分はオリジナルの
マスク窒化物２０と一緒になって、トレンチの中の酸化
物を完全に被覆する。図６には、キャップ窒化物の所定
の位置にパターンに作成されたフォトレジストが示され
ており、一方、図７には活性領域の上で窒化物が除去さ
れていることが示されている。
【００１５】窒化物のエッチングがいったん完了する
と、露出された酸化物にエッチング（段階１７０）が行
われて、図８に示されているように、活性領域の上から
酸化物が完全に除去される。このエッチングは下にある
窒化物に対して強く選択的であるように選定され、そし
てこの好ましい実施例では希釈されたＨＦを用いてエッ
チングが行われる。最後に酸化物がいったん除去される
と、残りの窒化物を除去することができ、それにより図
９に示されているような構造体を得ることができる。
【００１６】第１変更実施例 前記の主要な実施例がバルク・シリコンの場合について
説明されたが、絶縁体の上のシリコン（ＳＯＩ、silico
n-on-insulator）の場合にもこの処理工程を用いること
ができる。
【００１７】第２変更実施例 前記の主要な実施例が窒化物のマスクの場合について説
明されたが、しかし例えば酸化窒化シリコンのような他
の材料を用いることもできる。
【００１８】開示された形式の革新的な実施例により、
（ａ）半導体材料と前記半導体材料の中のトレンチとの
上に配置された第１誘電体材料の第１層を、前記第１層
と前記トレンチとが整合して配置されるように作成する
段階と、（ｂ）前記トレンチの端部の近傍の前記第１層
の一部分が露出されるような方式で、前記トレンチを第
２誘電体材料で充填する段階と、（ｃ）前記第２誘電体
材料層の上に前記第１誘電体の第２層を、前記第１誘電
体の前記第１層の前記露出した部分と接触するように沈
着する段階と、（ｄ）前記トレンチの上に配置されてい
ない前記第１誘電体の前記第２層の部分を除去する段
階、および前記トレンチが存在しない領域の上に配置さ
れた前記第２誘電体の部分を選択的に除去する段階と、
（ｅ）それにより前記トレンチが前記第２誘電体で実質
的に充填されたままであるように、前記第２誘電体に対
して選択的なエッチングを用いて前記第１誘電体を除去
する段階と、を有するトレンチ分離体を作成する方法が
得られる。
【００１９】変更実施例 前記で説明された本発明の革新的な概念を変更および修
正することにより非常に広い応用にわたって本発明を応
用できることは、当業者には容易に理解できるであろ
う。したがって本発明の範囲は、説明された特定の実施
例に限定されるものではないことが分かるであろう。本
発明の範囲は、請求項によってのみ定められる。
【００２０】１つの変更実施例として、フォトレジスト
の代わりに水素・シルセキオキサン（ＨＳＱ、hydrogen
-silsequioxane）をフォトレジストの代わりにスピン・
オンすることができる。この実施例では、ＨＳＱのスピ
ン被覆および熱処理の条件が注意深く制御され、ＨＳＱ
酸化物状の材料が窒化物で被覆された表面の最も低い領
域にだけ配置される。それにより、フォトレジストによ
るパターン作成の段階が不必要になる。
【００２１】さらに別の変更実施例では、酸化物沈着の
後の短時間のエッチング（段階１５０）は、例えば希釈
されたＨＦを用いた湿式エッチングであることができ
る。
【００２２】以上の説明に関して更に以下の項を開示す
る。 （１）（ａ）半導体材料と前記半導体材料の中のトレン
チとの上に配置された第１誘電体材料の第１層を、前記
第１層と前記トレンチとが整合して配置されるように作
成する段階と、（ｂ）前記トレンチの端部の近傍の前記
第１層の一部分が露出されるような方式で、前記トレン
チを第２誘電体材料で充填する段階と、（ｃ）前記第２
誘電体材料層の上に前記第１誘電体の第２層を、前記第
１誘電体の前記第１層の前記露出した部分と接触するよ
うに沈着する段階と、（ｄ）前記トレンチの上に配置さ
れていない前記第１誘電体の前記第２層の部分を除去す
る段階、および前記トレンチが存在しない領域の上に配
置された前記第２誘電体の部分を選択的に除去する段階
と、（ｅ）それにより前記トレンチが前記第２誘電体で
実質的に充填されたままであるように、前記第２誘電体
に対して選択的なエッチングを用いて前記第１誘電体を
除去する段階と、を有するトレンチ分離体を作成する方
法。 （２） 第１項記載の方法において、前記トレンチを充
填する前記段階の前に、前記第２誘電体で前記トレンチ
をライニング（lining）する段階をさらに有する、前記
方法。 （３） 第２項記載の方法において、前記第２誘電体が
二酸化シリコンであり、および前記トレンチをライニン
グする前記段階が酸化段階を有する、前記方法。 （４） 第１項記載の方法において、前記第１誘電体が
窒化シリコンを有し、および前記第２誘電体に対して選
択的な前記エッチングがＨ３ ＰＯ４ を用いて行われ
る、前記方法。 （５） 浅いトレンチ分離の後、活性領域から過剰な酸
化物を化学的機械的研磨を用いないで除去する方法が得
られる。分離トレンチのエッチングの期間中、窒化物の
マスクが活性領域を保護する。高密度プラズマ沈着を用
いて、これらのトレンチが酸化物で充填される。この充
填の際にエッチングが同時に行われ、それにより分離ト
レンチの近傍に傾斜した端部が得られる。また別の窒化
物層を用いてトレンチの上にキャップ層が作成され、そ
れにより下にある窒化物層が密封される。窒化物のキャ
ップ層に対してエッチングが行われてパターン作成が行
われ、それにより活性領域の上のキャップ層だけが除去
される。このような選択的エッチングにより、過剰な酸
化物を除去することが可能である。この後、窒化物層を
除去する選択的エッチングが行われる。
【図面の簡単な説明】
【図１】本発明の処理工程の流れ図。
【図２】本発明の処理工程の初期の段階のウエハの横断
面図。
【図３】本発明の処理工程の図２の次の段階のウエハの
横断面図。
【図４】本発明の処理工程の図３の次の段階のウエハの
横断面図。
【図５】本発明の処理工程の図４の次の段階のウエハの
横断面図。
【図６】本発明の処理工程の図５の次の段階のウエハの
横断面図。
【図７】本発明の処理工程の図６の次の段階のウエハの
横断面図。
【図８】本発明の処理工程の図７の次の段階のウエハの
横断面図。
【図９】本発明の処理工程の図８の次の段階のウエハの
横断面図。
【符号の説明】
２０ 第１誘電体材料の第１層 ２５ トレンチ ３０ ライナ ４０ 第２誘電体材料 ５０ 第１誘電体材料の第２層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェームズ ビー．フリードマン アメリカ合衆国 テキサス州ダラス，サウ スウェスタン 8650，ナンバー3213 (72)発明者 トマス エム．パーリル アメリカ合衆国 メイン州ノース アンド ーバー，レイシイ ストリート 30 (72)発明者 デル イー．ジャン アメリカ合衆国 テキサス州プラノ，オウ ル クリーク ドライブ 2609 (72)発明者 ジョシュア ジェイ．ロビンス アメリカ合衆国 テキサス州ダラス，アド レタ ブールバード 9959，ナンバー815 (72)発明者 バイロン ティ．アールバーン アメリカ合衆国 テキサス州プラノ，バン ドリノ レーン 3325 (72)発明者 スー エレン クランク アメリカ合衆国 テキサス州コッペル，ロ ックヘイブン レーン 831

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】（ａ）半導体材料と前記半導体材料の中の
    トレンチとの上に配置された第１誘電体材料の第１層
    を、前記第１層と前記トレンチとが整合して配置される
    ように作成する段階と、（ｂ）前記トレンチの端部の近
    傍の前記第１層の一部分が露出されるような方式で、前
    記トレンチを第２誘電体材料で充填する段階と、（ｃ）
    前記第２誘電体材料層の上に前記第１誘電体の第２層
    を、前記第１誘電体の前記第１層の前記露出した部分と
    接触するように沈着する段階と、（ｄ）前記トレンチの
    上に配置されていない前記第１誘電体の前記第２層の部
    分を除去する段階、および前記トレンチが存在しない領
    域の上に配置された前記第２誘電体の部分を選択的に除
    去する段階と、（ｅ）それにより前記トレンチが前記第
    ２誘電体で実質的に充填したままであるように、前記第
    ２誘電体に対して選択的なエッチングを用いて前記第１
    誘電体を除去する段階と、を有するトレンチ分離体を作
    成する方法。
JP11006782A 1998-01-13 1999-01-13 トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法 Pending JPH11284064A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US7104298P 1998-01-13 1998-01-13
US071042 1998-01-13

Publications (1)

Publication Number Publication Date
JPH11284064A true JPH11284064A (ja) 1999-10-15

Family

ID=22098896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11006782A Pending JPH11284064A (ja) 1998-01-13 1999-01-13 トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法

Country Status (6)

Country Link
US (1) US6228741B1 (ja)
EP (1) EP0954022B1 (ja)
JP (1) JPH11284064A (ja)
KR (1) KR19990067929A (ja)
DE (1) DE69942356D1 (ja)
TW (1) TW426934B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033626A1 (en) * 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Use of an insulating spacer to prevent threshold voltage roll-off in narrow devices
KR100355875B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자 분리 방법
KR100419753B1 (ko) * 1999-12-30 2004-02-21 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2352874B (en) * 1999-07-01 2002-10-09 Lucent Technologies Inc An integrated circuit and a process for manufacturing the integrated circuit
US6503813B1 (en) * 2000-06-16 2003-01-07 International Business Machines Corporation Method and structure for forming a trench in a semiconductor substrate
US6531265B2 (en) * 2000-12-14 2003-03-11 International Business Machines Corporation Method to planarize semiconductor surface
NZ544187A (en) 2005-12-15 2008-07-31 Ind Res Ltd Deazapurine analogs of 1'-aza-l-nucleosides
US7514336B2 (en) * 2005-12-29 2009-04-07 Agere Systems Inc. Robust shallow trench isolation structures and a method for forming shallow trench isolation structures
SI2057165T1 (sl) 2006-09-07 2011-07-29 Ind Res Ltd Gracefield Res Ct Acikliäśni aminski zaviralci nukleozidnih fosforilaz in hidrolaz
ES2657687T3 (es) 2010-10-15 2018-03-06 Biocryst Pharmaceuticals, Inc. Derivados de pirrolopirimidina para uso en el tratamiento de infecciones virales
US8859388B2 (en) 2012-07-13 2014-10-14 International Business Machines Corporation Sealed shallow trench isolation region

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6053045A (ja) 1983-09-02 1985-03-26 Hitachi Ltd 絶縁分離方法
JPS6064445A (ja) 1983-09-20 1985-04-13 Fujitsu Ltd 素子分離用絶縁体層を有する半導体装置の製造方法
JP2870054B2 (ja) 1989-10-25 1999-03-10 ソニー株式会社 半導体装置の製造方法
US5786263A (en) * 1995-04-04 1998-07-28 Motorola, Inc. Method for forming a trench isolation structure in an integrated circuit
TW388096B (en) 1996-06-10 2000-04-21 Texas Instruments Inc Integrated circuit insulator and method
US5721173A (en) 1997-02-25 1998-02-24 Kabushiki Kaisha Toshiba Method of forming a shallow trench isolation structure
US5976947A (en) * 1997-08-18 1999-11-02 Micron Technology, Inc. Method for forming dielectric within a recess
US6074927A (en) * 1998-06-01 2000-06-13 Advanced Micro Devices, Inc. Shallow trench isolation formation with trench wall spacer
US5976951A (en) * 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001033626A1 (en) * 1999-11-02 2001-05-10 Koninklijke Philips Electronics N.V. Use of an insulating spacer to prevent threshold voltage roll-off in narrow devices
US6251747B1 (en) 1999-11-02 2001-06-26 Philips Semiconductors, Inc. Use of an insulating spacer to prevent threshold voltage roll-off in narrow devices
KR100707535B1 (ko) * 1999-11-02 2007-04-12 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 절연 스페이서 및 얕은 트렌치 분리 영역 형성 방법과절연 리세싱으로부터 얕은 트렌치 영역을 보호하는 방법
KR100419753B1 (ko) * 1999-12-30 2004-02-21 주식회사 하이닉스반도체 반도체소자의 소자분리막 형성방법
KR100355875B1 (ko) * 1999-12-31 2002-10-12 아남반도체 주식회사 반도체 소자 분리 방법

Also Published As

Publication number Publication date
US6228741B1 (en) 2001-05-08
EP0954022B1 (en) 2010-05-12
EP0954022A1 (en) 1999-11-03
DE69942356D1 (de) 2010-06-24
KR19990067929A (ko) 1999-08-25
TW426934B (en) 2001-03-21

Similar Documents

Publication Publication Date Title
KR100279016B1 (ko) 반도체 제조시 비-컨포멀 디바이스 층을 평탄화하는 방법
US6326283B1 (en) Trench-diffusion corner rounding in a shallow-trench (STI) process
US6184108B1 (en) Method of making trench isolation structures with oxidized silicon regions
JPH10261705A (ja) 半導体装置の製造方法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
JP2007049162A (ja) 半導体素子のトレンチ素子分離領域製造方法
JP2003092346A (ja) トレンチ素子分離膜を備えるｓｏｉ素子及びその製造方法
JPH10303290A (ja) 半導体装置の素子分離方法
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
JP2001267413A (ja) 実質的に平坦なトレンチ分離領域を有する半導体デバイス及びその製造方法
JPH11284064A (ja) トランジスタの浅いトレンチ分離体を化学的機械的研磨を用いないで作成する方法
KR19990006860A (ko) 반도체 장치의 제조방법
US6337255B1 (en) Method for forming a trench structure in a silicon substrate
KR19980063317A (ko) 반도체장치의 소자분리방법
US20060145288A1 (en) Method of forming shallow trench isolation of semiconductor device
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
KR19980085035A (ko) 라운딩된 프로파일을 갖는 트렌치 형성방법 및 이를 이용한 반도체장치의 소자분리방법
JP2002299433A (ja) 半導体素子の素子分離膜形成方法
US7339253B2 (en) Retrograde trench isolation structures
US20060154439A1 (en) Method of fabricating semiconductor device
US6103581A (en) Method for producing shallow trench isolation structure
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
US7018927B2 (en) Method for forming isolation film for semiconductor devices
KR100427856B1 (ko) 기판내의 트렌치를 채우기 위한 방법
US6559028B1 (en) Method of topography management in semiconductor formation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080408

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080411

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080513

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080801