CN117423610A - 一种半导体制程中的刻蚀方法 - Google Patents

一种半导体制程中的刻蚀方法 Download PDF

Info

Publication number
CN117423610A
CN117423610A CN202311267448.5A CN202311267448A CN117423610A CN 117423610 A CN117423610 A CN 117423610A CN 202311267448 A CN202311267448 A CN 202311267448A CN 117423610 A CN117423610 A CN 117423610A
Authority
CN
China
Prior art keywords
pattern
etching
density value
pattern density
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311267448.5A
Other languages
English (en)
Inventor
陈勇彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Zengxin Technology Co ltd
Original Assignee
Guangzhou Zengxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Zengxin Technology Co ltd filed Critical Guangzhou Zengxin Technology Co ltd
Priority to CN202311267448.5A priority Critical patent/CN117423610A/zh
Publication of CN117423610A publication Critical patent/CN117423610A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

本发明涉及半导体制造技术领域，为一种半导体制程中的刻蚀方法，所述刻蚀方法的刻蚀对象为晶圆，刻蚀图案包括第一区域和第二区域，所述刻蚀图案的第一区域具有第一图形密度值，所述刻蚀图案的第二区域具有第二图形密度值；所述第一图形密度值大于所述第二图形密度值；所述刻蚀方法包括：通过第一次光刻和刻蚀工艺在所述晶圆表面形成所述第一图形密度值的图案；在所述第一图形密度值的图案上，通过第二次光刻和刻蚀工艺在所述晶圆表面形成所述第二图形密度值的图案。本发明可以改善刻蚀后稀疏图形和密集图形负载效应，减少一次曝光/刻蚀后形成的不同图形密度的浅沟槽出现形貌角度和刻蚀深度等差异。

Description

一种半导体制程中的刻蚀方法
技术领域
本发明涉及半导体制造技术领域，具体涉及一种半导体制程中的刻蚀方法。
背景技术
随着半导体制造中器件尺寸的微缩，带来晶圆图形刻蚀的不断发展。晶圆图形刻蚀技术包括TSV(Through Silicon Via硅通孔技术)、Contact/Via(metal与metal之间的连接)的接触窗技术、STI(Shallow Trench Isolation，浅沟槽隔离)技术等。其中，STI技术具有良好的隔离效果，例如：工艺隔离效果和电性隔离效果，其物理参数的控制对于器件性能有着至关重要的影响。浅沟槽隔离技术还具有减少占用晶圆表面的面积、增加器件的集成度等优点。
以STI的刻蚀工艺进行说明，在采用电感耦合等离子刻蚀的制造工艺中，通过刻蚀气体，等离子射频电源和反应腔室压力等参数的调节，不同图形密度的STI的形貌角度，刻蚀深度等差异可以得到优化。但是随着刻蚀图案的刻蚀深度/线宽尺寸比值变大，刻蚀聚合物与物理轰击和化学反应之间难以调节至平衡，以至于经过一次曝光/刻蚀后形成的浅沟槽，其不同图形密度带来的负载效应越来越成为芯片制造中的挑战。
发明内容
本发明提供一种半导体制程的刻蚀方法，可以减小不同图形密度带来的负载效应。
本发明可以通过采取如下技术方案达到：
一种半导体制程中的刻蚀方法，所涉及的刻蚀方法的刻蚀对象为晶圆。刻蚀图案包括第一区域和第二区域。其中，刻蚀图案的第一区域具有第一图形密度值，刻蚀图案的第二区域具有第二图形密度值。第一图形密度值大于第二图形密度值。刻蚀方法包括：
步骤S1：通过第一次光刻和刻蚀工艺在晶圆表面形成所述第一图形密度值的图案；
步骤S2：在第一图形密度值的图案上，通过第二次光刻和刻蚀工艺在所述晶圆表面形成第二图形密度值的图案。
具体地，刻蚀图案可为浅沟槽隔离结构。
具体地，当刻蚀图案为浅沟槽隔离结构还包括以下步骤：在步骤S1之前，在晶圆的衬底上形成第一介质膜。其中，第一介质膜包括氧化层和研磨停止层。氧化层附着于晶圆衬底表面。
第一次光刻工艺的光刻胶涂敷于第一介质膜表面。
在一些实施例中，第一次刻蚀工艺后，保留第一图形密度值图案对应的第一介质膜。第一图形密度值图案之外的第一介质膜部分会被刻蚀掉。具体若对应至刻蚀图案为浅沟槽隔离结构，第一图形密度值图案之外的第一介质膜下方的衬底也会被刻蚀一部分。
在一些实施例中，还包括在步骤S1和步骤S2之间，在形成的第一图形密度值的图案的晶圆表面填充第二介质。第二介质材料的填充能力大于第一介质膜的材料。第二介质填充至高出第一介质膜的第一预设厚度。在进行步骤S2之前，去除第二预设厚度的第二介质，使得晶圆表面第二介质与第一介质膜的高度差在第一预设值。这样便于在进行步骤S2之前，涂敷光阻时进行第二次刻蚀时，晶圆表面形貌的高度差符合光刻制程的要求。优选地，第二介质为有机抗反射材料。
本发明与现有技术相比，具有如下优点和有益效果：
本发明提供一种半导体制程中的刻蚀方法，刻蚀图案的第一区域具有第一图形密度值，刻蚀图案的第二区域具有第二图形密度值；第一图形密度值大于所述第二图形密度值；通过第一次光刻和刻蚀工艺在所述晶圆表面形成所述第一图形密度值的图案；通过第二次光刻和刻蚀工艺在第一图形密度值的图案上，形成第二图形密度值的图案。本发明的刻蚀方法，通过将图形密度差异较大的图案分解成以第一图形密度值的图案和第二图形密度值的图案，在第一图形密度值的图案上刻蚀掉第一图形密度值的图案而制作第二图形密度值的图案。这样可以很大程度改善单次刻蚀图案中图形密度值差异过大而引起的刻蚀负载效应。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中的一种浅沟槽的刻蚀方法的流程图；
图2-9是本发明实施例中的在浅沟槽形成工艺期间制造过程中的主要工艺截面示意图；
图中标号为：1-半导体衬底，2-氧化物层，3-化学机械研磨停止层，4a-第一光刻胶，41-第一开口区域，411-第一浅沟槽，4b-第二光刻胶，42-第二开口区域，421-第二浅沟槽，5-第二介质。
具体实施方式
本说明书中所涉及到的一些词语，例如晶圆，应理解为半导体制造领域用来制作芯片的衬底。晶圆表面也可以沉积一些介质层，对此介质层进行光刻、刻蚀。介质层的生长可以是炉管、化学气相沉积或物理气相沉积等方式。图形密度，从刻蚀工艺角度理解，理解为待刻蚀区域的面积和晶圆表面用于制作芯片的面积之比。图形密度值较小的位置应理解为刻蚀尺寸/面积较大，图形之间的间距也会较大，图形数量较少。图形密度值较大的位置应理解为刻蚀尺寸/面积较小，图形之间的间距也会较小，图形数量较多。
下面将结合附图和实施例，对本发明技术方案做进一步详细描述，显然所描述的实施例是本发明一部分实施例，而不是全部的实施例，本发明的实施方式并不限于此。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明的一种半导体制程的刻蚀方法，刻蚀对象为晶圆。所要刻蚀图案包括第一区域和第二区域，刻蚀图案的第一区域具有第一图形密度值，刻蚀图案的第二区域具有第二图形密度值。第一图形密度值大于第二图形密度值。本发明所涉及的刻蚀方法主要包括以下两个主要步骤：
步骤S1：通过第一次光刻和刻蚀工艺在晶圆表面形成第一图形密度值的图案；
步骤S2：在第一图形密度值的图案上，通过第二次光刻和刻蚀工艺在晶圆表面形成第二图形密度值的图案。
本发明所涉及的刻蚀工艺通过将刻蚀图案不同区域差异值较大的划分成至少两个区域，第一区域和第二区域。第一区域具有第一图形密度值。第二区域具有第二图形密度值。通常情况下，刻蚀图案的图形密度不同区域会有所不同，有的区域图案比较少，单个图案的尺寸较大。按照之前给的图形密度值的定义，这种图案的区域，图形密度值较小。而有的区域，单个图案的尺寸较小，图案比较多，按照之前的图形密度值的定义，图形密度值较大。
一般情况下，最终要在晶圆上形成的刻蚀图案的图形可能很难笼统的划分成具有两个单个不同图形密度值的第一区域或者第二区域。在一些实施例中，可将最终需要形成的图案对应的图形密度值的范围划分成两部分，取两部分的平均值分别作为第一图形密度值和第二图形密度值。当然这两部分各自范围的图形密度值范围引起的刻蚀负载效应是在机台能力和/或工艺可接受的范围内。具体的，在一些不影响制作的器件或电路的结构下，也可在一些位置增加闲置(Dummy)图案来改变个别位置的图形密度值，或者改变该位置所属的区域。
本发明的刻蚀方法，将一次需完成的图案，分两次去光刻和刻蚀实现。当然也可将图案拆解成三次或者更多次的方式去实现，弊端是造成的光罩数增加，工艺道序的增加。
以下以刻蚀图案为浅沟槽隔离结构对本发明的刻蚀方法做进一步具体的举例和说明。浅沟槽隔离结构这道工序由于较高的深宽比，对浅沟槽的形貌以及深度要求相对会要求比较严格。
如图1所示，一种浅沟槽的刻蚀方法的流程图。
在步骤S1之前，在半导体晶圆衬底上形成第一介质膜。在此实施例中，第一介质膜包括氧化层和研磨停止层。其中，氧化层附着于晶圆衬底表面。
如图2所示，第一介质膜包括氧化层2和研磨停止层3。其中氧化物层2附着在晶圆衬底1表面，研磨停止层3附着在氧化层2上。
晶圆衬底1的材料可以为由单晶硅、多晶硅或非晶硅形成的硅材料，也可以为SOI(silicon on insulator，绝缘体上硅)材料，在本实施例中的晶圆衬底为硅材料进行说明。在硅衬底表面热氧化生长一层氧化层氧化硅，可以作为隔离层保护有源区(位于硅衬底)在去掉研磨停止层的过程中免受化学沾污。
在本实施例中，研磨停止层为氮化物。氮化物为氮化硅(SiN)或氮氧化硅(SiON)。在氧化硅表面通过LPCVD(Low Pressure Chemical Vapor Deposition，低压化学气相沉积法)淀积一层Si3N4层。由于氮化硅是坚固的掩膜材料，在STI沟道内填充氧化物后，在进行氧化物的研磨时，CMP(化学机械抛光)过程中，氧化层和氮化层研磨的速率不同，Si3N4层可充当研磨停止层。
请参阅图3，在此实施例中，步骤S1中第一光刻工艺中的光刻胶4a是涂敷于第一介质膜表面。第一介质膜包括位于晶圆衬底1表面的氧化层及经过显影后，形成图形密度为D1的第一开口区域41。
请参阅图4，进行第一次刻蚀工艺，保留第一图形密度值图案对应的第一介质膜。具体地，利用图案化的光阻作为干法刻蚀的阻挡，未被光阻覆盖的第一介质膜部分会被刻蚀掉。在浅沟槽隔离的实施例中，利用第一次光刻和刻蚀工艺不仅图案化第一介质层，也需要进一步刻蚀第一介质层下方的晶圆衬底，形成第一部分的浅沟槽隔离区域。在其他实施例中，第一介质层下方也可为其他介质，并不局限为在此实施例中晶圆衬底。图案化晶圆表面应理解为可包含晶圆表面的介质层和/或部分的晶圆衬底。
在此介绍的浅沟槽隔离的实施例中，在光刻胶被图案化之后，沟槽形成工艺经历一或多个刻蚀步骤。如图4所示，刻蚀图形密度D1的开口区域41的步骤可以各自包含等离子体各向异性刻蚀，等离子体各向异性刻蚀呈干反应性离子刻蚀的形式。
第一等离子体刻蚀可以利用四氟化碳(CF4/CHF3/Ar)刻蚀剂、三氟甲烷(CHF3/Ar)刻蚀剂和/或(CHF3/SF6)刻蚀剂去除氮化物层和氧化物层。具体地，本实施例中，利用含CHF3、SF6的刻蚀气体先移除第一开口区域41中的氮化物层形成氮化物层凹槽，在氮化物层凹槽处再对氧化物层进行等离子刻蚀工艺形成氧化物层凹槽。
第二等离子体可以应用四氟化碳(CF4/Ar)刻蚀剂、CHF3/SF6和/或氩(Ar)刻蚀剂去除硅衬底的顶部部分以及从除氮化物层和氧化物层刻蚀留下的聚合物副产物。
第三等离子体可以应用Cl2/O2/N2、HBr/O2、Cl2/HBr/O2、Cl2/HBr/CF4和/或Cl2/O2/SF6刻蚀剂对开口区域41的硅衬底进行等离子刻蚀工艺。具体地，本实施例中，利用含Cl2、O2、SF6的刻蚀气体刻蚀硅衬底，之后形成第一浅沟槽411。利用含O2的气体灰化移除光刻胶层，随后可能进行酸性/碱性清除，形成第一浅沟槽隔离区域。
通过上述具体步骤完成第一浅沟槽区域的刻蚀，也就是完成步骤S1的第一图形密度值的图形。
在此实施例中，进行主要步骤S2前，需要在第一图形密度值的图案区域的浅隔离沟槽内填充第二介质。在此实施例中，由于浅沟槽隔离结构相对深宽比较大，为使得填充的材料后期不会出现空洞造成表面缺陷，第二介质材料的填充能力大于第一介质膜的材料。
可选地，第二介质为有机抗反射材料。有机抗反射材料可以是具有碳氢化合物材料。有机抗反射材料为目前半导体工艺中常用的材料，采用旋涂的方式制作方式即可。在其他实施例中，第二介质也可以选取其他材料，在浅沟槽隔离结构的实施例中，其可很好填充第一图形密度值的浅沟槽即可。依据具体的第二介质材料，第二介质可采用不同的制作方法。
请参阅图5所示意，在第一图形密度值的浅沟槽内填充第二介质5。第二介质5完全填充浅沟槽，第二介质材料填充至高出第一介质膜第一预设厚度。图5所示的第二介质5为有机抗反射层。如图5所示，有机抗反射层高出第一介质膜，可以覆盖第一介质膜中研磨停止层的表面。填充的有机抗反射层可保护需要形成第一图形密度值浅沟槽的倾斜角度和深度，在第二次刻蚀中不被破坏。
请参阅图6，去除第二预设厚度的第二介质5，使得晶圆表面第二介质5与第一介质膜的高度差在第一预设值。在此所示意的实施例中，第二介质5与第一介质膜中研磨停止层相比，会略微低一些。例如，可控制第二介质的表面与研磨停止层表面相差研磨停止层厚度的10％。在此实施例中，第二介质的材料选取为有机抗反射材料。具体可采用干法刻蚀的方法去除第二预设厚度的有机抗反射层。
有机抗反射材料的干法刻蚀工艺中可以利用氯(Cl2/O2)刻蚀剂、溴化氢(HBr/O2)刻蚀剂、四氟化碳(CF4/O2)刻蚀剂和/或氧(O2/N2)刻蚀剂去除有机抗反射材料。在本实施例中，不作具体限制。在其他实施例中，依据第二介质5的材料的特点，第二介质材料的去除的方法也会不同。在利用干法刻蚀的方法去除第二预设厚度的有机抗反射材料时，通过调整刻蚀气体、等离子射频电源和反应腔室压力等参数，可以减少或消除回刻过程中等离子体对第一介质膜中研磨停止层的损伤。
在第一图形密度值的浅沟槽内填充第二介质的主要目的，是为使得晶圆表面形貌的高度差减小，便于进行后续的第二图形密度值的图案的刻蚀。
仍结合以上所描述的浅沟槽隔离结构的刻蚀的实施例进行进一步的展开和描述。在第一图形密度值的浅沟槽隔离结构刻蚀完成后，请参阅图7或图8所示，在第一图形密度值的浅沟槽隔离结构的基础上进行第二次光阻的涂敷、曝光和显影。
以下结合图7、图8和图9，以浅沟槽隔离结构作为实施例，进一步描述第二次光刻和刻蚀工艺。
请参阅图7，以图7所示意的浅沟槽隔离结构实施例进行说明，在完成第一图形密度值的图案刻蚀的基础上涂敷光阻4b。经过对第二图形密度值的图案的光罩的曝光，紧接着显影，将第二图形密度值的图案转移至光阻4b上。需要保留第一图形密度值的区域被光阻4b完全覆盖，第二图形密度值的区域形成这种相对第一图形密度值的区域尺寸更大的第二开口区域42。在此实施例中，第一介质膜：氧化层及研磨停止层上以及晶圆衬底的部分形成了第一图形密度值的浅沟槽。
请参阅图8，图8所示的为浅沟槽隔离结构实施例第二次光刻的另一实施例。实施的方式与图7基本相同，在此实施例中，与图7不同的是，第二次曝光所使用的光罩的图案可以是第一图形密度值的区域和第二图形密度值的区域合并后的整体图案。
请参阅图9，图9为图7或图8进行第二次刻蚀后，最终在晶圆衬底表面形成的浅沟槽隔离结构。由图7或图8至图9的区别可看出，第二次刻蚀的主要目的为在需要形成第二图形密度值图案的位置中第一图形密度值的图案进一步完全刻蚀掉。通过图7或图8所示的第二图形密度值的区域中较大尺寸开口的位置进行第一介质膜的刻蚀、填充的有机抗反射层的刻蚀、以及晶圆衬底硅的刻蚀而完成第二图形密度值的刻蚀。此处省略了，在刻蚀完成后，去胶以及一些清洗的步骤。
图7和图8对比看来，图7和图8的方式均可，在进行第二次刻蚀时，图8相比图7多了第一图形密度值的区域下的有机抗反射材料待刻蚀。第一图形密度值的区域内填充的第二介质材料也是第二图形密度值区域内待刻蚀的一种材料。因此，图8和图7的方式均可。图7的所示的方式相对图8所示的方案，会更较为优化。图7的方式，图形密度值较为集中在第二图形密度值的区域，曝光图形的尺寸的均匀性较高，利于提高光刻制程的稳定性和精度。同时，如图7所示，第一图形密度值的区域在第二次刻蚀时，由于图形密度值中尺寸与第二图形密度值的差异，以及这两区域刻蚀材料的差异，都会不同程度影响第二次刻蚀制程。由于在此实施例中，填充第二介质材料也可以采用其他方式去除，最终还是可以获得如图9所示的刻蚀图案。
对于第二次刻蚀工艺中，各个刻蚀阶段所用到的刻蚀剂作如下说明：可以利用四氟化碳(CF4/CHF3/Ar)刻蚀剂、三氟甲烷(CHF3/Ar)刻蚀剂和/或(CHF3/SF6)刻蚀剂去除氮化物层3和氧化物层2。具体地，本实施例中，利用含CHF3、SF6的刻蚀气体移除氮化物层3和氧化物层2暴露于窗口图形中的部分。可以应用四氟化碳(CF4/Ar)刻蚀剂、CHF3/SF6和/或氩(Ar)刻蚀剂去除硅衬底的顶部部分以及从除氮化物层3和氧化物层2刻蚀留下的聚合物副产物。可以应用Cl2/O2/N2、HBr/O2、Cl2/HBr/O2、Cl2/HBr/CF4和/或Cl2/O2/SF6刻蚀剂刻蚀到硅衬底中。具体地，本实施例中，利用含Cl2、O2、SF6的刻蚀气体刻蚀硅衬底。
在形成的图9所示的浅沟槽之后，会在浅沟槽内填充绝缘的氧化物，通过化学机械研磨的方式将填充的绝缘物控制在比研磨停止层面稍低的厚度。本领域技术人员将此结构称之为浅沟槽隔离结构。浅沟槽隔离结构，影响着器件与器件之间的绝缘性能，浅沟槽隔离结构中浅沟槽刻蚀的形貌也直接影响着器件的电性参数。
在以上实施例中，主要以浅沟槽隔离结构作为实施例对本发明刻蚀方法进行描述。以上的实施例将浅沟槽的刻蚀图案拆成两种不同图形密度值，分两次光刻和刻蚀进行，可有效的保证各个不同图形密度值区域的浅沟槽隔离结构的深度和形貌的均匀性。若在不考虑整体工艺成本的情况下，对于图形密度值变化范围大的刻蚀图案，超过刻蚀机台制造性能和/或工艺参数的窗口的前提下，也可将一次待刻蚀的图案按照本发明提供的刻蚀方法拆解成三次或者更多次刻蚀的方式。基于不同工艺技术节点，工艺要求不一样，会导致D1和D2会随着不同工艺要求而变化，因此在以上所描述的实施例中，并未直接给出第一图形密度值和第二图形密度值的具体数值。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (10)

1.一种半导体制程中的刻蚀方法，其特征在于，所述刻蚀方法的刻蚀对象为晶圆，刻蚀图案至少包括第一区域和第二区域，所述刻蚀图案的第一区域具有第一图形密度值，所述刻蚀图案的第二区域具有第二图形密度值；所述第一图形密度值大于所述第二图形密度值；所述刻蚀方法包括：
步骤S1：通过第一次光刻和刻蚀工艺在所述晶圆表面形成所述第一图形密度值的图案；
步骤S2：在所述第一图形密度值的图案上，通过第二次光刻和刻蚀工艺在所述晶圆表面形成所述第二图形密度值的图案。
2.根据权利要求1所述的一种半导体制程中的刻蚀方法，其特征在于，所述刻蚀图案为浅沟槽隔离结构。
3.根据权利要求2所述的一种半导体制程中的刻蚀方法，其特征在于，还包括以下步骤：
在所述步骤S1之前，在所述晶圆的表面形成第一介质膜。
4.根据权利要求3所述的一种半导体制程中的刻蚀方法，其特征在于，所述第一介质膜包括氧化层和研磨停止层，所述氧化层附着于所述晶圆表面。
5.根据权利要求3所述的一种半导体制程中的刻蚀方法，其特征在于，所述第一次光刻工艺的光刻胶涂敷于所述第一介质膜表面。
6.根据权利要求3所述的一种半导体制程中的刻蚀方法，其特征在于，所述第一次刻蚀工艺后，保留所述第一图形密度值图案对应的所述第一介质膜。
7.根据权利要求6所述的一种半导体制程中的刻蚀方法，其特征在于，还包括在所述步骤S1和所述步骤S2之间，在形成的所述第一图形密度值的图案的晶圆表面填充第二介质，所述第二介质材料的填充能力大于所述第一介质膜的材料。
8.根据权利要求7所述的一种半导体制程中的刻蚀方法，其特征在于，所述第二介质为有机抗反射材料。
9.根据权利要求7所述的一种半导体制程中的刻蚀方法，其特征在于，所述第二介质材料填充至高出所述第一介质膜的第一预设厚度。
10.根据权利要求9所述的方法，其特征在于，在进行所述步骤S2之前，去除第二预设厚度的所述第二介质，使得所述晶圆表面第二介质与所述第一介质膜的高度差在第一预设值。
CN202311267448.5A 2023-09-28 2023-09-28 一种半导体制程中的刻蚀方法 Pending CN117423610A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311267448.5A CN117423610A (zh) 2023-09-28 2023-09-28 一种半导体制程中的刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311267448.5A CN117423610A (zh) 2023-09-28 2023-09-28 一种半导体制程中的刻蚀方法

Publications (1)

Publication Number Publication Date
CN117423610A true CN117423610A (zh) 2024-01-19

Family

ID=89521903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311267448.5A Pending CN117423610A (zh) 2023-09-28 2023-09-28 一种半导体制程中的刻蚀方法

Country Status (1)

Country Link
CN (1) CN117423610A (zh)

Similar Documents

Publication Publication Date Title
KR20030013761A (ko) 트렌치 소자분리 구조체 및 그 형성 방법
KR100518587B1 (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US11984352B2 (en) Formation method of semiconductor structure
US7754579B2 (en) Method of forming a semiconductor device
CN117423610A (zh) 一种半导体制程中的刻蚀方法
CN210837709U (zh) 浅沟槽隔离结构和掩膜结构
JP2008004881A (ja) 素子分離構造部の製造方法
KR100538882B1 (ko) 반도체 소자의 제조 방법
JP2013089801A (ja) 半導体装置の製造方法
KR100772678B1 (ko) 반도체 소자의 소자분리막 제조 방법
KR100842508B1 (ko) 반도체 소자의 소자 분리막 제조 방법
US6171938B1 (en) Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
KR19990004561A (ko) 반도체 소자의 소자분리막 제조방법
KR100954418B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100712983B1 (ko) 반도체 소자의 평탄화 방법
KR100800106B1 (ko) 반도체 소자의 트렌치 절연막 형성 방법
KR100743619B1 (ko) 반도체장치의 트렌치 형성방법
CN117438374A (zh) 一种大马士革结构及其制备方法
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100808378B1 (ko) 반도체 소자의 트렌치 형성 방법
KR100480625B1 (ko) 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
CN112802796A (zh) 浅沟槽隔离结构及其形成方法、掩膜结构
KR20120042045A (ko) 반도체 소자의 제조 방법
KR20050059703A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB03 Change of inventor or designer information

Inventor after: Li Yang

Inventor before: Chen Yongbin

CB03 Change of inventor or designer information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination