CN117438374A - 一种大马士革结构及其制备方法 - Google Patents

一种大马士革结构及其制备方法 Download PDF

Info

Publication number
CN117438374A
CN117438374A CN202311476631.6A CN202311476631A CN117438374A CN 117438374 A CN117438374 A CN 117438374A CN 202311476631 A CN202311476631 A CN 202311476631A CN 117438374 A CN117438374 A CN 117438374A
Authority
CN
China
Prior art keywords
layer
forming
dielectric layer
hole
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311476631.6A
Other languages
English (en)
Inventor
阳黎明
谢梦婷
李钊
黄永彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GTA Semiconductor Co Ltd
Original Assignee
GTA Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GTA Semiconductor Co Ltd filed Critical GTA Semiconductor Co Ltd
Priority to CN202311476631.6A priority Critical patent/CN117438374A/zh
Publication of CN117438374A publication Critical patent/CN117438374A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种大马士革结构及其制备方法，该制备方法包括提供基底，在基底上形成第一介电层，在第一介电层中形成通孔，在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层，在刻蚀阻挡层上形成牺牲层，牺牲层包括完全填充通孔的第一部分及形成在第一介电层的上方及通孔上的第二部分，在牺牲层的第二部分的上方形成光刻胶层，光刻胶层上具有第一开口，第一开口对应通孔，沿光刻胶层的第一开口依次刻蚀牺牲层的第二部分及第一部分，使牺牲层的第二部分上形成与第一开口的图案相同的第二开口；沿第二开口依次刻蚀第二开口暴露出的层结构，形成沟槽。本发明能够避免出现围栏或者大喇叭口现象，改善大马士革的形貌，保证后续的连通效果。

Description

一种大马士革结构及其制备方法
技术领域
本发明涉及集成电路制造技术领域，具体涉及一种大马士革结构及其制备方法。
背景技术
随着集成电路的不断发展，晶体管的特征尺寸不断缩小。在特征尺寸不断缩小的同时，为了减小电路RC延迟时间，采用了铜作为后道工艺的金属连线，并使用介电常数小的材料作为金属线之间的绝缘层。由于铜的干法刻蚀工艺不易实现，铜导线的制作方法不能像铝导线一样通过刻蚀金属层而获得，现在广泛采用的铜导线的制作方法为大马士革工艺的镶嵌技术。该大马士革工艺是通过刻蚀技术在介质中刻蚀出将会被铜填充的沟槽和通孔，在刻蚀出来的沟槽和通孔中淀积铜后，再通过CMP技术将多余的铜去除，就形成了与Al线一样的金属连线。
然而，在现有的大马士革结构的形成过程中，在刻蚀形成沟槽时容易对通孔侧壁产生刻蚀，导致出现形貌不规则的情况，影响后续形成结构的可靠性。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种大马士革结构及其制备方法，以解决现有制备大马士革结构时，形成的大马士革的形貌不规则的问题。
为了实现上述目的及其他相关目的，本发明提供一种大马士革结构的制备方法，包括：
提供一基底，在基底上形成第一介电层，在沿垂直于基底的方向上形成贯穿第一介电层的通孔；
在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层；
在刻蚀阻挡层上形成牺牲层，牺牲层包括完全填充通孔的第一部分及形成在第一介电层的上方及通孔上的第二部分；
在牺牲层的第二部分的上方形成光刻胶层，光刻胶层上形成有第一开口，第一开口对应通孔设置，且第一开口的开口宽度大于通孔的开口宽度；
沿光刻胶层的第一开口依次刻蚀牺牲层的第二部分及第一部分，使牺牲层的第二部分上形成与第一开口的图案相同的第二开口，牺牲层的第一部分回缩至通孔内；
去除光刻胶层，沿第二开口依次刻蚀第二开口暴露出的刻蚀阻挡层、部分厚度的第一介电层及通孔内的牺牲层，以形成沟槽。
可选地，基底的形成方法包括：
提供一衬底，在衬底的上方形成第二介电层；
刻蚀第二介电层，以在第二介电层中形成贯穿孔；
在贯穿孔内沉积铜金属层，贯穿孔内的铜金属层与第二介电层的表面平齐，第一介电层中的通孔与贯穿孔对应设置。
可选地，在衬底的表面形成第二介电层之前，还包括：
在衬底的表面形成第一刻蚀停止层，第二介电层形成在第一刻蚀停止层上。
可选地，在基底上形成第一介电层之前，还包括：
在基底的表面形成第二刻蚀停止层，第一介电层形成在第二刻蚀停止层上。
可选地，在形成第一介电层之后，形成通孔之前，包括：
在第一介电层的表面上形成保护层。
可选地，在形成牺牲层之后，形成光刻胶层之前，还包括：
在牺牲层的第二部分的表面形成光刻停止层。
可选地，在形成沟槽之后，还包括：
去除沟槽的内壁以及第一介电层的上方残余的刻蚀阻挡层。
可选地，在去除沟槽的内壁以及第一介电层的上方残余的刻蚀阻挡层之后，还包括：
于沟槽以及刻蚀沟槽后剩余的通孔内填充铜金属层。
可选地，于沟槽以及刻蚀沟槽后剩余的通孔内填充铜金属层之后，包括：
采用化学机械研磨的方式研磨填充铜金属层之后的界面，使研磨界面平坦化。
根据本发明的另一个方面，该提供一种大马士革结构，该大马士革结构采用上述的大马士革结构的制备方法形成。
与现有技术相比，本发明的大马士革结构及其制备方法至少具备如下有益效果：
本发明的大马士革结构的制备方法包括：提供一基底，在基底上形成第一介电层，在第一介电层中形成通孔，在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层，在刻蚀阻挡层上形成牺牲层，牺牲层包括完全填充通孔的第一部分及形成在第一介电层的上方及通孔上的第二部分，在牺牲层的第二部分的上方形成光刻胶层，光刻胶层上具有第一开口，第一开口对应通孔，沿光刻胶层的第一开口依次刻蚀牺牲层的第二部分及第一部分，使牺牲层的第二部分上形成与第一开口的图案相同的第二开口；沿第二开口依次刻蚀第二开口暴露出的层结构，形成沟槽。进而，本发明在通孔中填充牺牲层之前，首先在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层。在刻蚀第一介电层以形成沟槽的过程中，由于通孔的侧壁上形成有刻蚀阻挡层，刻蚀气体对于第一介电层的刻蚀较快，对刻蚀阻挡层的刻蚀速率较慢，因此刻蚀阻挡层能够对通孔的侧壁形成保护，避免出现围栏或者大喇叭口现象，扩大工艺窗口，进而改善大马士革的形貌，保证后续的连通效果，以利于先进节点技术的开发。
本发明的大马士革结构由上述大马士革的制备方法制备形成，同样具备上述技术效果。
附图说明
图1为在基底的第一介电层上形成通孔后的结构示意图；
图2为在第一介电层中的通孔中以及第一介电层的上方形成牺牲层后的结构示意图；
图3为在牺牲层上方形成第一开口，并沿第一开口刻蚀光刻停止层后的结构示意图；
图4为在牺牲层的第二部分上形成第二开口，并将第一部分刻蚀至通孔内后的结构示意图；
图5a为沿第二开口刻蚀第一介电层形成沟槽及围栏后的结构示意图；
图5b为形成沟槽及围栏的SEM照片；
图6a为沿第二开口刻蚀第一介电层形成沟槽及大喇叭口后的结构示意图；
图6b为形成沟槽及大喇叭口形状的SEM照片；
图7为本发明实施例1中大马士革结构的制备方法流程图；
图8为本发明实施例1中在第一介电层的上方及通孔内形成刻蚀阻挡层后的结构示意图；
图9为本发明实施例1中在光刻胶层上形成第一开口后的结构示意图；
图10为本发明实施例1中沿第一开口刻蚀光刻停止层后的结构示意图；
图11为本发明实施例1中沿第一开口刻蚀牺牲层，以在第二部分上形成第二开口，并将第一部分刻蚀至通孔内后的结构示意图；
图12为本发明实施例1中沿第二开口刻蚀第一介电层，形成沟槽后的结构示意图；
图13为本发明实施例1中去除通孔以及第一介电层上方的刻蚀阻挡层后的结构示意图；
图14为本发明实施例1中在沟槽及通孔中形成铜金属层后的结构示意图；
图15为本发明实施例1中采用化学机械研磨工艺对形成铜金属层后的结构平坦化后的结构示意图。
附图标记列表：
100 基底
101 衬底
102 绝缘层
103 第一刻蚀停止层
104 第二介电层
105 第二铜金属层
201 第二刻蚀停止层
202 第一介电层
203 保护层
204 通孔
205 刻蚀阻挡层
206 沟槽
300 牺牲层
301 第一部分
302 第二部分
3021 第二开口
400 光刻停止层
500 光刻胶层
501 第一开口
600 第一铜金属层
700 围栏
800 大喇叭口
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
须知，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可随意的改变，且其组件布局形态也可能更为复杂。说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。
发明人在制备大马士革结构的过程中发现，在形成大马士革结构的沟槽时容易出现围栏现象以及大喇叭口现象，进而影响大马士革结构的连通效果。具体地，制备过程如下：
参照图1，提供一基底100，在基底100的上方形成第一介电层202并在第一介电层202中形成通孔204。
参照图2，在第一介电层202的上方形成牺牲层300，牺牲层300包括完全填充通孔204的第一部分301及形成在第一介电层202上方及通孔204上的第二部分302。在牺牲层300的第二部分的上方形成光刻胶层500，光刻胶层500上形成有第一开口501，第一开口501对应通孔204设置，且第一开口501的开口宽度大于通孔204的开口宽度，该第一开口501用于后续刻蚀形成大马士革结构的沟槽206。为了区分光刻胶层500与牺牲层300，光刻胶层500与牺牲层300之间还包括一光刻停止层400，以在曝光显影时对下层的牺牲层300形成保护。
参照图3和4，沿光刻胶层500的第一开口501依次刻蚀光刻停止层400、刻蚀牺牲层300的第一部分301及第二部分302，使牺牲层300的第二部分上形成与第一开口501的图案相同的第二开口3021，牺牲层300的第一部分301回缩至通孔204内。后续去除光刻胶层500，沿第二开口3021依次部分厚度的第一介电层202及通孔204内的牺牲层300，以形成沟槽。
参照图4，在刻蚀沟槽206之前的步骤中，需要严格控制回缩至通孔204内的剩余牺牲层300的第一部分301的高度，以使其在后续刻蚀沟槽206的过程中对通孔204的侧壁形成保护，保证沟槽206与通孔204相接处的结构形貌。然而，在实际操作过程中很难控制在刻蚀牺牲层300时，回缩至通孔204内剩余牺牲层300的残余量。发明人在实际操作中发现，参照图5a和5b，若通孔204内牺牲层300的残留量预留过多，沿第二开口3021依次部分厚度的第一介电层202及通孔204内的牺牲层300，沟槽206底壁会导致出现围栏700现象。参照图5a和5b，若通孔204内牺牲层300的残留量预留量过少，沟槽206底壁也即通孔204上侧壁则会导致大喇叭口800现象，并且当通孔204的高度过小时，通孔204与沟槽206连接处的大喇叭口800形成较大，就会导致通孔204与沟槽206连在一起无法区分的情况。同时，由于不同的图形以及不同位置之前也会有刻蚀负载的差异，工艺窗口越小，形貌差异越大。因此，该制备方法制得的大马士革结构的形貌状态较差，不利于其连通性能。
为了解决背景技术以及上述技术问题，本发明提供一种大马士革结构及其制备方法，以改善大马士革的形貌，保证后续的连通效果，以利于先进节点技术的开发。
实施例1
本实施例提供一种大马士革结构的制备方法，参照图7，包括以下步骤：
S1：提供一基底，在基底上形成第一介电层，在沿垂直于基底的方向上形成贯穿第一介电层的通孔；
参照图1，提供一基底100，该基底100可以采用以下方法形成：提供一衬底101，在衬底101的上方形成第二介电层104，刻蚀第二介电层104，以在第二介电层104中形成贯穿孔，在贯穿孔内沉积第二铜金属层105，贯穿孔内的第二铜金属层105与第二介电层104的表面平齐，第一介电层202中的通孔204与贯穿孔对应设置。其中，衬底101可以是硅衬底101、比如单晶硅、多晶硅或者非晶硅中的一种。在本实施例中，该衬底101作为一个生长基底使用。并且，为了对衬底101进行保护，实现重复利用，在衬底101上可以生长一层绝缘层102，在该绝缘层102的上方形成第二介电层104。在本实施例中，衬底101为硅衬底101，绝缘层102的材料可以为PSG(硅酸盐玻璃)，第二介电层104的材料为低介电常数材料(Low-k)例如，黑钻石膜(Black Dimond，BD)。
为了避免在第二介电层104刻蚀贯穿孔时，每个贯穿孔蚀速率不一致对下层衬底101或者绝缘层102产生损伤，本实施例在绝缘层102上形成第二介电层104之前，还在绝缘层102的表面上形成有第一刻蚀停止层103，后续将第二介电层104形成在第一刻蚀停止层103上。可选地，第一刻蚀停止层103的材料为SiN，可以采用化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成。在本实施例中，第一刻蚀停止层103的厚度介于之间。
在基底100上，也即第二介电层104的上方形成第一介电层202，在沿垂直于基底100的方向上形成贯穿第一介电层202的通孔204。在第一介电层202中刻蚀形成通孔204的过程中，形成于第一介电层202中的每个通孔204的尺寸及刻蚀速率会存在差别。一般会采用过刻蚀的方式对第一介电层202中的通孔204进行刻蚀，这样不可避免的有些刻蚀速率相对较快的通孔204会比较早的到达第二介电层104的表面，会对第二介电层104表面的结构产生一定的损伤。为了避免在形成通孔204时，由于刻蚀速率的不一致对基底100的第二介电层104产生损伤并形成保护，本实施例在基底100的表面上还形成有一层第二刻蚀停止层201，后续的第一介电层202形成在第二刻蚀停止层201上。在本实施例中，第一介电层202与第二介电层104的材料相同，均为黑钻石膜(Black Dimond，BD)。第二刻蚀停止层201的材料为SiN。采用干法刻蚀的方式在第一介电层202上形成通孔204。
在形成第一介电层202之后，为了避免采用干法刻蚀形成通孔204时对第一介电层202的内部结构产生损伤，本实施例在形成通孔204之前，还包括在第一介电层202的表面形成一层保护层203。保护层203的材料为SiO2，可以采用PE-TEOS工艺制备该二氧化硅，在制备过程中，先对TEOS(正硅酸乙酯)液体进行气化处理，以产生TEOS气体，将氧气和TEOS雾滴通入反应腔室，待氧气和TEOS气体进行解离后反应，生成二氧化硅层。
S2：在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层；
参照图8，由于后续刻蚀形成沟槽206时，通孔204的内壁由于没有形成保护，刻蚀过程中会对通孔204的侧壁形成过刻蚀，进而影响最终形成的沟槽206的底壁以及通孔204的形貌不规则。并且，若采用控制通孔204内的牺牲层300的残余量对通孔204进行保护，牺牲层300的残余量不好控制，同样会对最终的形貌产生影响。因此，本实施例在形成牺牲层300之前，在第一介电层202的上方的保护层203以及通孔204的内壁上形成刻蚀阻挡层205，利用该刻蚀阻挡层205对后续刻蚀沟槽206时，对通孔204的侧壁形成保护，形成规则的形貌规则。在本实施例中，该刻蚀阻挡层205的材料为SiN。可以采用化学气相沉积(CVD)、原子层沉积(ALD)或者物理气相沉积(PVD)等适合的工艺形成。在本实施例中，刻蚀阻挡层205的厚度介于之间，采用PECVD形成SiN层。
S3：在刻蚀阻挡层上形成牺牲层，牺牲层包括完全填充通孔的第一部分及形成在第一介电层及通孔上的第二部分；
参照图9，在刻蚀阻挡层205上形成牺牲层300，该牺牲层300包括完全填充通孔204的第一部分301以及形成在第一介电层202上方的保护层203上以及通孔204上的第二部分。该牺牲层300的材料为底部抗反射涂层(Bottom Anti-Reflection Coating，BARC)或者碳涂层(Spin On Carbon，SOC)。在本实施例中，该牺牲层300的材料为底部抗反射涂层(Bottom Anti-Reflection Coating，BARC)。
S4：在牺牲层的第二部分的上方形成光刻胶层，光刻胶层上形成有第一开口，第一开口对应通孔设置，且第一开口的开口宽度大于通孔的开口宽度；
参照图9，在牺牲层300的第二部分的上方形成光刻胶层500。由于光刻胶层500的材料与牺牲层300的材料相同或者相似，为了避免光刻过程对底部牺牲层300的影响，在形成光刻胶层500之前还包括在牺牲层300的第二部分的表面上形成一层光刻停止层400，该光刻停止层400能够区别后续形成的光刻胶层500与牺牲层300。在本实施例中，光刻停止层400的材料为SiO2。在光刻停止层400上形成光刻胶层500，通过曝光、显影的方式在光刻胶层500对应于通孔204的位置上形成第一开口501，该第一开口501的尺寸对应于后续形成的沟槽206的尺寸。因此，第一开口501的开口宽度大于通孔204的开口宽度。
S5：沿光刻胶层的第一开口依次刻蚀牺牲层的第一部分及第二部分，使牺牲层的第二部分上形成与第一开口的图案相同的第二开口，牺牲层的第二部分回缩至通孔内；
参照图10，沿步骤S4中的第一开口501刻蚀光刻停止层400，去除对应光刻停止层400对应于第一开口501的部分。然后，参照图11，继续刻蚀牺牲层300的第二部分302及第一部分301，使牺牲层300的第二部分302上形成于第一开口501的图案相同的第二开口3021，牺牲层300的第一部分301回缩至通孔204内。需要说明的是，由于本实施例提前在通孔204内形成了刻蚀阻挡层205，因此，可以不必控制牺牲层300的第一部分301在通孔204内的残余量，刻蚀阻挡层205能够对通孔204的侧壁形成保护。
在本实施例中，采用干法刻蚀工艺进行上述刻蚀进程。干法刻蚀工艺包括但不限于反应离子蚀刻(RIE)、离子束蚀刻、等离子体蚀刻。例如，采用等离子蚀刻，刻蚀气体可以采用基于氧气的气体，具体可以采用较低射频能量并能产生抵压和高密度的等离子体气体来实现干法刻蚀。干法刻蚀的刻蚀气体还可以是溴化氢、四氟化碳或者三氟化氮气体，本实施例在同一反应腔室通过对刻蚀气体的切换实现对不同层的刻蚀。上述刻蚀方法仅仅是示例性的，并不局限于该方法，本领域技术人员可以选用其他常用的方法。
S6：去除光刻胶层，沿第二开口依次刻蚀第二开口暴露出的刻蚀阻挡层、部分厚度的第一介电层及通孔内的牺牲层，以形成沟槽。
参照图12，在执行完成步骤S5之后，去除光刻胶层500，并继续沿牺牲层300的第二部分上的第二开口3021依次刻蚀暴露出的刻蚀阻挡层205、部分厚度的第一介电层202及通孔204内的牺牲层300，在部分厚度的第一介电层202中形成沟槽206，剩余部分厚度的第一介电层202中的通孔204与沟槽206形成连接。在本实施例中，可以采用灰化工艺去除光刻胶层500。
由于在刻蚀沟槽206的过程中，通孔204的侧壁上形成有刻蚀阻挡层205，刻蚀气体对于第一介电层202的刻蚀较快，对刻蚀阻挡层205的刻蚀速率较慢，因此刻蚀阻挡层205能够对通孔204的侧壁形成保护，避免出现围栏或者大喇叭口现象的出现。在形成沟槽206之后，若沟槽206内以及第一介电层202上还存在残余的刻蚀阻挡层205，可采用湿法刻蚀的方式对刻蚀阻挡层205进行去除，去除后的结构如图13所示。也可以采用干法刻蚀的方式去除残余的刻蚀阻挡层205，本实施例对残余的刻蚀阻挡层205的去除方式不做限制。
在步骤S6之后，参照图14，本实施例还包括在形成的沟槽206及形成沟槽206后剩余的通孔204内电镀形成第一铜金属层600，后续通过化学机械研磨的方式平坦化结构的界面，使研磨界面平坦化。在研磨过程中，可以研磨至第一介电层202表面的保护层203完全去除，以确保的大马士革结构的金属层整体具有较小的介电常数，研磨后所得的结构如图15所示。
实施例2
本实施例还提供一种大马士革结构，该大马士革结构是采用实施例1中的制备方法形成。具体地，参照图15，该大马士革结构包括一基底100，该基底100上形成有第一介电层202以及沿垂直于所述第一介电层202的方向上依次贯穿第一介电层202的通孔4及沟槽。该通孔204及沟槽206中填充有铜金属层，该铜金属层为第二铜金属层600。基底100包括衬底101、形成在衬底101上的绝缘层102、形成在绝缘层102上的第二介电层104，该第二介电层104中也填充有铜金属层，该铜金属层为第一铜金属层105。
可选地，在绝缘层102与第二介电层104之间形成有第一刻蚀停止层103，在第二介电层104与第一介电层202之间形成有第二刻蚀停止层201。
在本实施例中，衬底101为硅衬底101，绝缘层102的材料可以为PSG(硅酸盐玻璃)，第一介电层202、第二介电层104的材料均为低介电常数(Low-k)材料，例如黑钻石膜(BlackDimond，BD)。第一刻蚀停止层103、第二刻蚀停止层201的材料为SiN。
综上，本发明的大马士革结构的制备方法包括：提供一基底，在基底上形成第一介电层，在第一介电层中形成通孔，在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层，在刻蚀阻挡层上形成牺牲层，牺牲层包括完全填充通孔的第一部分及形成在第一介电层的上方及通孔上的第二部分，在牺牲层的第二部分的上方形成光刻胶层，光刻胶层上具有第一开口，第一开口对应通孔，沿光刻胶层的第一开口依次刻蚀牺牲层的第二部分及第一部分，使牺牲层的第二部分上形成与第一开口的图案相同的第二开口；沿第二开口依次刻蚀第二开口暴露出的层结构，形成沟槽。进而，本发明在通孔中填充牺牲层之前，首先在第一介电层的上方以及通孔的内壁上形成刻蚀阻挡层。在刻蚀第一介电层以形成沟槽的过程中，由于通孔的侧壁上形成有刻蚀阻挡层，刻蚀气体对于第一介电层的刻蚀较快，对刻蚀阻挡层的刻蚀速率较慢，因此刻蚀阻挡层能够对通孔的侧壁形成保护，避免出现围栏或者大喇叭口现象，扩大工艺窗口，进而改善大马士革的形貌，保证后续的连通效果，以利于先进节点技术的开发。
本发明的大马士革结构由上述大马士革的制备方法制备形成，同样具备上述技术效果。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种大马士革结构的制备方法，其特征在于，包括：
提供一基底，在所述基底的上方形成第一介电层，在沿垂直于所述基底的方向上形成贯穿所述第一介电层的通孔；
在所述第一介电层的上方以及所述通孔的内壁上形成刻蚀阻挡层；
在所述刻蚀阻挡层上形成牺牲层，所述牺牲层包括完全填充所述通孔的第一部分及形成在所述第一介电层的上方及所述通孔上的第二部分；
在所述牺牲层的第二部分的上方形成光刻胶层，所述光刻胶层上形成有第一开口，所述第一开口对应所述通孔设置，且所述第一开口的开口宽度大于所述通孔的开口宽度；
沿所述光刻胶层的第一开口依次刻蚀所述牺牲层的第二部分及第一部分，使所述牺牲层的第二部分上形成与所述第一开口的图案相同的第二开口，所述牺牲层的第一部分回缩至所述通孔内；
去除所述光刻胶层，沿所述第二开口依次刻蚀所述第二开口暴露出的所述刻蚀阻挡层、部分厚度的第一介电层及所述通孔内的牺牲层，以形成沟槽。
2.根据权利要求1所述的大马士革结构的制备方法，其特征在于，所述基底的形成方法包括：
提供一衬底，在所述衬底的上方形成第二介电层；
刻蚀所述第二介电层，以在所述第二介电层中形成贯穿孔；
在所述贯穿孔内沉积铜金属层，所述贯穿孔内的铜金属层与所述第二介电层的表面平齐，所述第一介电层中的通孔与所述贯穿孔对应设置。
3.根据权利要求2所述的大马士革结构的制备方法，其特征在于，在所述衬底的表面形成第二介电层之前，还包括：
在所述衬底的表面形成第一刻蚀停止层，所述第二介电层形成于所述第一刻蚀停止层上。
4.根据权利要求1所述的大马士革结构的制备方法，其特征在于，在所述基底的上方形成第一介电层之前，还包括：
在所述基底的表面形成第二刻蚀停止层，所述第一介电层形成于所述第二刻蚀停止层上。
5.根据权利要求1所述的大马士革结构的制备方法，其特征在于，在形成所述第一介电层之后，形成所述通孔之前，包括：
在所述第一介电层的表面形成保护层。
6.根据权利要求1所述的大马士革结构的制备方法，其特征在于，在形成所述牺牲层之后，形成所述光刻胶层之前，还包括：
在所述牺牲层的第二部分的表面形成光刻停止层。
7.根据权利要求1所述的大马士革结构的制备方法，其特征在于，在形成所述沟槽之后，还包括：
去除所述沟槽的内壁以及所述第一介电层的上方残余的刻蚀阻挡层。
8.根据权利要求7所述的大马士革结构的制备方法，其特征在于，在去除所述沟槽的内壁以及所述第一介电层的上方残余的刻蚀阻挡层之后，还包括：
于所述沟槽以及刻蚀所述沟槽后剩余的通孔内填充铜金属层。
9.根据权利要求8所述的大马士革结构的制备方法，其特征在于，于所述沟槽以及刻蚀所述沟槽后剩余的通孔内填充铜金属层之后，包括：
采用化学机械研磨的方式研磨填充铜金属层之后的界面，使研磨界面平坦化。
10.一种大马士革结构，其特征在于，所述大马士革结构采用权利要求1～9中任一项所述的大马士革结构的制备方法形成。
CN202311476631.6A 2023-11-07 2023-11-07 一种大马士革结构及其制备方法 Pending CN117438374A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311476631.6A CN117438374A (zh) 2023-11-07 2023-11-07 一种大马士革结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311476631.6A CN117438374A (zh) 2023-11-07 2023-11-07 一种大马士革结构及其制备方法

Publications (1)

Publication Number Publication Date
CN117438374A true CN117438374A (zh) 2024-01-23

Family

ID=89555017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311476631.6A Pending CN117438374A (zh) 2023-11-07 2023-11-07 一种大马士革结构及其制备方法

Country Status (1)

Country Link
CN (1) CN117438374A (zh)

Similar Documents

Publication Publication Date Title
US6861347B2 (en) Method for forming metal wiring layer of semiconductor device
JP2009528690A (ja) 誘電材料における金属配線
US20070232048A1 (en) Damascene interconnection having a SiCOH low k layer
US20060073699A1 (en) Method for fabricating semiconductor device
US6815331B2 (en) Method for forming metal wiring layer of semiconductor device
CN111933581B (zh) 一种半导体结构的制备方法
KR20050013824A (ko) 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자
US7026242B2 (en) Method for filling a hole with a metal
US20130161798A1 (en) Graded density layer for formation of interconnect structures
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
CN117438374A (zh) 一种大马士革结构及其制备方法
KR100607323B1 (ko) 반도체 소자의 금속배선 형성방법
JP2005005697A (ja) 半導体装置の製造方法
KR20120050327A (ko) 커패시터의 스토리지노드 형성 방법
KR20070001510A (ko) 반도체 소자 제조 방법
JPH09120990A (ja) 接続孔の形成方法
KR20070001509A (ko) 반도체 소자의 플러그 형성 방법
TWI512894B (zh) 金屬內連線結構及其製程
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
US20220367204A1 (en) Semiconductor device and method
KR20100076457A (ko) 반도체 장치 제조방법
KR20080002043A (ko) 반도체 메모리 소자의 금속배선 제조방법
KR100421278B1 (ko) 반도체소자의 제조방법
KR20020002733A (ko) 반도체 소자의 콘택홀 매립 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination