KR20120050327A - 커패시터의 스토리지노드 형성 방법 - Google Patents
커패시터의 스토리지노드 형성 방법 Download PDFInfo
- Publication number
- KR20120050327A KR20120050327A KR1020100111764A KR20100111764A KR20120050327A KR 20120050327 A KR20120050327 A KR 20120050327A KR 1020100111764 A KR1020100111764 A KR 1020100111764A KR 20100111764 A KR20100111764 A KR 20100111764A KR 20120050327 A KR20120050327 A KR 20120050327A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- storage node
- opening hole
- floating
- wet
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000003990 capacitor Substances 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 169
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 239000011229 interlayer Substances 0.000 claims abstract description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 238000005240 physical vapour deposition Methods 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 2
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 11
- 230000000149 penetrating effect Effects 0.000 abstract description 5
- 230000007547 defect Effects 0.000 description 12
- 230000008021 deposition Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000003628 erosive effect Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- QOSATHPSBFQAML-UHFFFAOYSA-N hydrogen peroxide;hydrate Chemical compound O.OO QOSATHPSBFQAML-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 sulfuric acid peroxide Chemical class 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
반도체 기판의 층간 절연층 상에 오프닝홀(opening hole)을 가지는 몰드층을 형성하고, 오프닝홀 내부에 심(seam)이 유발되고 오프닝홀의 입구가 메워지도록 몰드층 상에 오프닝홀의 바닥 및 측벽 상을 덮는 도전층을 증착한 후, 심이 노출되게 도전층을 평탄화하여 스토리지노드(storage node)로 노드 분리하고, 심을 통해 습식 에천트(etchant)를 스토리지노드 내측으로 유입시켜 스토리지노드의 내측 벽면을 제1습식 식각하여 측벽 두께를 줄인다. 몰드층을 제2습식 식각하여 스토리지노드 외측 벽면을 노출시키는 커패시터의 스토리지노드 형성 방법을 제시한다.
Description
본 발명은 반도체 소자에 관한 것으로, 특히 벙커 결함(bunker defect)을 억제하는 커패시터의 스토리지노드(storage node of capacitor) 형성 방법에 관한 것이다.
디램(DRAM) 반도체 소자의 집적도가 증가됨에 따라 제한된 기판 면적 내에 보다 높은 정전용량을 확보하는 커패시터를 구현하기 위해서, 실린더(cylinder) 형태의 스토리지노드를 채용하고 있다. 정전용량의 확보를 위해 스토리지노드의 외측벽을 노출하고 있으며, 이를 위해 습식 식각을 이용하여 스토리지노드의 형상을 제공하는 몰드(mold) 산화물층을 습식 제거하고 있다. 이러한 습식 식각 과정에서 스토리지노드 하부에 도입된 층간 절연층 부분이 원하지 않게 침식 또는 침해되어 공동이 유발되는 벙커 결함이 유발될 수 있다.
이러한 벙커 결함은 스토리지노드 하부에 연결 콘택(contact)으로 도입되는 스토리지노드 콘택 주위의 층간 절연층으로 습식 에천트(wet etchant)가 침투하여 유발될 수 있다. 스토리지노드가 실린더 형상으로 형성됨에 따라, 증착 과정의 단차 도포성(step coverage)의 취약성에 의해 실린더 형상의 바닥 부위에서의 두께가 측벽 부위에 비해 상대적으로 얇아지는 현상이 유발될 수 있다. 스토리지노드의 바닥 부분의 두께가 얇아짐에 따라, 이러한 바닥 부위를 습식 에천트가 투과하는 현상이 유발되고, 투과된 습식 에천트가 스토리지노드 하부의 콘택을 침식하고, 이러한 침식 부분에 습식 에천트가 계속 유입되어 콘택 주위의 층간절연층을 침식 용해하여 벙커 결함을 유발할 수 있다.
본 발명은 커패시터의 스토리지노드 하부에 침식에 의한 벙커 결함이 유발되는 것을 억제할 수 있는 반도체 소자의 커패시터의 스토리지노드 형성 방법을 제시하고자 한다.
본 발명의 일 관점은, 반도체 기판의 층간 절연층 상에 오프닝홀(opening hole)을 가지는 몰드층을 형성하는 단계; 상기 오프닝홀 내부에 심(seam)이 유발되고 상기 오프닝홀의 입구가 메워지도록 상기 몰드층 상에 상기 오프닝홀의 바닥 및 측벽 상을 덮는 도전층을 증착하는 단계; 상기 심이 노출되게 상기 도전층을 평탄화하여 스토리지노드(storage node)로 노드 분리하는 단계; 상기 심을 통해 습식 에천트(etchant)를 상기 스토리지노드 내측으로 유입시켜 상기 스토리지노드의 내측 벽면을 제1습식 식각하여 측벽 두께를 줄이는 단계; 및 상기 몰드층을 제2습식 식각하여 상기 스토리지노드 외측 벽면을 노출시키는 단계를 포함하는 커패시터의 스토리지노드 형성 방법을 제시한다.
본 발명의 다른 일 관점은, 반도체 기판의 층간 절연층 상에 몰드층 및 부유고정층을 순차적으로 형성하는 단계; 상기 부유고정층 및 몰드층을 관통하는 오프닝홀(opening hole)을 형성하는 단계; 상기 오프닝홀 내부에 심(seam)이 유발되고 상기 오프닝홀의 입구가 메워지도록 상기 부유고정층 상에 상기 오프닝홀의 바닥 및 측벽 상을 덮는 도전층을 증착하는 단계; 상기 심이 노출되게 상기 도전층을 평탄화하여 스토리지노드(storage node)로 노드 분리하는 단계; 상기 스토리지노드 및 상기 부유고정층 상에 상기 부유고정층의 일부분을 노출하는 하드마스크(hard mask)를 형성하는 단계; 상기 하드마스크에 노출된 상기 부유고정층 부분을 선택적으로 제거하여 하부의 상기 몰드층의 일부를 노출하는 부유고정층 패턴을 형성하는 단계; 상기 하드마스크를 제거하여 상기 스토리지노드의 상기 심을 노출하는 단계; 상기 심을 통해 습식 에천트(etchant)를 상기 스토리지노드 내측으로 유입시켜 상기 스토리지노드의 내측 벽면을 제1습식 식각하여 측벽 두께를 줄이는 단계; 및 상기 노출된 몰드층 부분으로부터 상기 몰드층을 제거하는 제2습식 식각을 수행하여 상기 스토리지노드 외측 벽면을 노출시키는 단계를 포함하는 커패시터의 스토리지노드 형성 방법을 제시한다.
본 발명에 따르면, 커패시터의 스토리지노드의 바닥 부위의 두께를 보다 두껍게 확보할 수 있어, 실린더 형상의 스토리지노드의 외측벽을 노출하는 습식 식각 과정에서 습식 에천트가 스토리지노드의 바닥 부위를 투과하여 하부의 층간 절연층으로 침투하는 것을 유효하게 억제할 수 있다. 이에 따라, 스토리지노드 하부의 층간 절연층 부분이 침식되어 공동이 유발되는 벙커 결함을 유효하게 억제할 수 있다.
도 1 내지 도 5는 본 발명의 실시예에 따른 커패시터의 스토리지노드 형성 방법을 보여주는 단면도들이다.
도 6 및 도 7은 본 발명의 실시예에 따른 커패시터의 스토리지노드를 위한 티타늄질화물(TiN)의 막질 특성을 보여주는 단면 사진들이다.
도 8 내지 도 14는 본 발명의 실시예에 따른 커패시터의 스토리지노드 형성 방법의 변형예를 보여주는 단면도들이다.
도 6 및 도 7은 본 발명의 실시예에 따른 커패시터의 스토리지노드를 위한 티타늄질화물(TiN)의 막질 특성을 보여주는 단면 사진들이다.
도 8 내지 도 14는 본 발명의 실시예에 따른 커패시터의 스토리지노드 형성 방법의 변형예를 보여주는 단면도들이다.
본 발명의 실시예는 실린더 형상으로 커패시터의 스토리지노드를 형성할 때, 스토리지노드 하부에 습식 식각 침식에 따른 벙커 결함이 유발되는 것을 억제하기 위해서, 스토리지노드의 바닥 부분의 두께를 보다 두껍게 확보하는 방법을 제시한다. 스토리지노드의 실린더 형상의 측벽 외측 벽면을 노출하기 위해서 습식 딥 아웃(wet dip out)을 적용한 습식 식각이 도입될 때, 스토리지노드를 이루는 티타늄질화물(TiN)의 막질 특성에 의해 스토리지노드 바닥 부분을 습식 에천트가 투과 침투하여, 하부의 층간 절연층이 침식되어 벙커 결함이 유발될 수 있다. TiN은 화학기상증착(CVD) 시 주상(columnar structrue) 결정 구조를 나타내는 데, 스토리지노드의 바닥 부분의 두께가 얇을 경우, 이러한 주상 구조의 결정립(grain) 사이로 습식액이 침투하여 하부의 층간 절연물을 이루는 실리콘 산화물이 침식될 수 있다. 이러한 벙커 결함을 보상하기 위해서는 수개 또는 수십 개 보조 배선(redundancy line)이 회로적으로 요구되므로, 벙커 결함이 유발된 웨이퍼(wafer)의 칩(chip)은 불량(fail)으로 폐기되고 있다.
습식액의 침투를 억제하기 위해서는 스토리지노드의 실린더 바닥 부분의 두께를 보다 두껍게 확보해야 하지만, 몰드(mold)층을 관통하여 형성되는 오프닝홀(opening hole)의 종횡비가 커짐에 따라, 티타늄질화물을 증착할 때 얻어지는 단차 도포성(step coverage)는 열악해지고 있어, 스토리지노드의 바닥 부분의 두께는 측벽 부분의 두께에 비해 얇아지고 있다. 이러한 단차 도포성을 증착 과정에서 개선하기는 어려워, 스토리지노드의 바닥 두께를 더 두껍게 확보하기는 어렵다.
본 발명의 실시예에서는 스토리지노드의 바닥 부분의 두께를 증가시키기 위해서, 오프닝홀의 입구에서 증착 시 유발되는 오버행(overhang) 현상에 의해, 입구가 티타늄질화물층의 증착에 의해서 막히도록 티타늄질화물층의 두께를 두껍게 증착한다. 이와 같이 티타늄질화물층의 두께를 두껍게 증착하므로, 스토리지노드의 바닥 두께를 보다 두껍게 유도할 수 있다. 증착 시 티타늄질화물층의 오버행에 수반되는 심(seam)이 오프닝홀의 내부에까지 연결되게 형성되는 점을 이용하여, 티타늄질화물층을 평탄화하여 오프닝홀의 입구측에 심(seam)의 입구를 노출시키고, 심을 통해 오프닝홀의 내부로 SPM과 같은 황산(H2SO4) 및 과산화수소(H2O2), 물의 혼합액의 습식 에천트를 유입시켜, 티타늄질화물층의 스토리지노드 내측벽을 습식 식각하여 그 두께를 줄이고, 입구를 여는 식각 과정을 수행한다.
이때, 유입되는 습식 에천트에 노출되는 티타늄질화물층의 스토리지노드의 바닥 부분의 접촉 면적은 측벽 부분에 비해 상당히 작게 되므로, 측벽 부분에서의 식각량에 비해 바닥 부분에서의 식각량은 상대적으로 작게 되며, 이에 따라 바닥에서의 두께 감소는 측벽에서의 두께 감소에 비해 작게 유도된다. 이에 따라, 티타늄질화물의 실린더 형상의 스토리지노드의 측벽의 두께는 요구되는 수준으로 얇게 하면서도, 바닥 부분에서의 두께를 증착에 의해 구현될 수 있는 두께보다 더 두껍게 유도할 수 있다. 따라서, 후속되는 몰드층을 습식 제거하는 과정에서 산화물 에천트가 티타늄질화물의 스토리지노드 바닥을 투과하여 하부로 침투되는 것을 유효하게 억제할 수 있어, 하부의 층간 절연층에의 원하지 않은 침식에 따른 벙커 결함의 유발을 억제할 수 있다.
도 1을 참조하면, 반도체 기판(100) 상에 디램 소자의 메모리 셀(memory cell)을 구성하는 셀 트랜지스터(cell transistor)를 형성하는 과정을 수행한다. 예컨대, 반도체 기판(100)에 얕은트렌치소자분리(STI: Shallow Trench Isolation) 과정을 수행하고, 활성 영역 상에 트랜지스터(도시되지 않음)를 구현한 후, 트랜지스터를 덮는 층간 절연층(200)을 하부층으로 형성한다. 층간 절연층(200)을 관통하는 연결 콘택(contact)을 스토리지노드 콘택(storage node contact: 300)으로 형성한다. 스토리지노드 콘택(300)은 도전성 실리콘층, 구체적으로 폴리 실리콘층을 포함하여 형성될 수 있다.
스토리지노드 콘택(300) 상에 식각 정지층(etch stop layer: 410)을 형성하고, 스토리지노드에 오목한 실린더(cylinder) 형상을 부여하기 위한 몰드층(mold layer: 430)을 희생층으로 형성한다. 식각 정지층(410)은 몰드층(430)의 패터닝(patterning) 식각 시 식각 종료점으로 작용하게, 몰드층(430)을 이루는 실리콘 산화물(SiO2)층과 식각 선택비를 가지는 절연 물질, 예컨대, 실리콘 질화물(Si3N4)을 포함하여 형성될 수 있다. 식각 정지층(410)의 실린더 스토리지노드를 지지하는 지지층으로 사용될 수 있다.
몰드층(430)은 실린더형 스토리지노드에 형상을 부여할 오프닝홀(opening hole: 431)이 관통하여 형성될 때, 보다 깊은 깊이를 가지더라도 바닥을 충분히 열 수 있게 식각율이 다른 다층의 절연층들이 적층(stack)된 형상으로 형성될 수 있다. 예컨대, 상대적으로 식각율이 높은 피에스지(PSG: Phosphorous Silicate Glass)층 및 상대적으로 식각율이 낮은 플라즈마 개선 테오스(PE-TEOS)층을 포함하는 적층 구조로 몰드층(430)을 형성할 수 있다. 경우에 따라, 단일층의 절연층으로 형성될 수도 있다.
몰드층(430)을 관통하는 오프닝홀(431)을 선택적 식각 과정을 수행하여 형성한다. 선택적 식각 과정은 건식 식각으로 몰드층(430) 부분을 식각하고, 노출되는 식각 정지층(410) 부분을 식각하여, 하부의 스토리지노드 콘택(300)을 노출하게 수행된다. 이때, 스토리지노드 콘택(300)은 일정 깊이로 리세스(recess)될 수 있다.
도 2를 참조하면, 몰드층(430)을 관통하는 오프닝홀(431)을 형성한 후, 오프닝홀(431)의 바닥 및 측벽 상을 덮게 연장되는 도전층(510)을 몰드층(430) 상에 증착한다. 도전층(510)은 화학기상증착(CVD)으로 티타늄질화물(TiN)층을 증착하여 형성될 수 있다. 이때, 물리적기상증착(PVD)으로 TiN층이 증착될 수도 있고, PVD 및 CVD를 조합하여 증착될 수도 있다. 도전층(510)의 티타늄질화물(TiN)은 오프닝홀(431)의 입구(433)이 메워질 때까지 증착을 수행하여, 증착되는 두께가 커패시터의 스토리지노드에 요구되는 두께보다 두꺼워지게 한다.
증착 시 오프닝홀(431)이 형성된 기하학적 형상에 기인하여, 오프닝홀(431)의 입구(433)에는 오버행(overhang)이 유발되어 입구(433)측의 두께가 상대적으로 두껍게 TiN층이 증착된다. 이러한 오버행은 입구(433) 모서리 부분이 두 면들이 만나 이루어지는 데 기인하여, 체적 대비 증착되는 표면적의 비율이 상대적으로 높기 때문에, 입구(433)측에서의 막 두께가 상대적으로 두꺼워지는 데 기인한다. 이러한 오버행에 의해 TiN의 증착이 진행될 때, 오프닝홀(431)의 내부가 미처 채워지기 이전에 입구(433)가 메워져 가려지게 된다. 이에 따라, 도전층(510)은 내부에 미처 채워지지 않은 공간, 즉, 심(seam: 511)이 유발된 상태로 오프닝홀(431)의 입구(433)을 메우는 형상으로 형성된다. 이와 같이 오프닝홀(431)의 입구(433)가 메워질 때까지 TiN의 증착을 수행하므로, 형성되는 TiN 도전층(510)의 두께는 스토리지노드에 요구되는 두께 이상의 두께로 형성될 수 있다.
스토리지노드 상에 유전층 및 플레이트노드(plate node)가 증착되어 커패시터가 형성되므로, 스토리지노드의 실린더 형상의 내측벽으로 이루어지는 내측 공간은 유전층 및 플레이트노드가 원활하게 증착되게 열려있어야 하며, 이를 위해서 오버행이 억제되어야 한다. 이에 따라, 스토리지노드의 내측 공간이 열리는 선폭(CD)을 확보하기 위해서, 스토리지노드를 위한 도전층의 두께는 보다 얇게 제한되고 있다. 그럼에도 불구하고, 본 발명의 실시예에서, 오버행에 의해 입구(433)이 메워지게 TiN의 증착을 수행하여, 증착된 도전층(510)의 두께가 보다 두꺼워지도록 유도한다. 이에 따라, 오프닝홀(431)의 바닥 부분에 증착된 도전층(510)의 두께는 보다 두꺼운 두께를 가질 수 있다. 오프닝홀(431)의 바닥 부분에는 증착 가스나 소스(source)의 도달 정도가 상대적으로 낮아 측벽이나 몰드층(430) 상측 표면 부분에 비해 증착되는 막질 두께가 낮아질 수 있다. 그럼에도 불구하고, 본 발명의 실시예에서는 오프닝홀(431)의 입구(433)이 메워질 정도로 도전층(510)의 두께를 두껍게 증착하므로, 오프닝홀(431)의 바닥 부분에서의 도전층(510)의 두께 또한 상대적으로 두껍게 확보될 수 있다.
도전층(510)을 증착하기 이전에, 장벽 금속층(barrier metal layer)으로 티타늄(Ti)층(도시되지 않음)을 형성하고, 티타늄층 상에 티타늄 질화물(TiN)층을 증착할 수 있다. 티타늄층은 후속 어닐링(annealing) 과정에 의해 하부의 스토리지노드 콘택(300)의 폴리실리콘층과 실리사이드(silicide) 반응하여 접촉 계면층으로 티타늄 실리사이드(TiSiX)와 같은 금속 실리사이드층을 계면에 형성할 수 있다. 이러한 금속 실리사이드층은 접촉 저항을 감소시키는 역할을 한다.
도 3을 참조하면, 도전층(510)을 평탄화하여 개별 스토리지노드(512)로 노드 분리(node separation)한다. 평탄화는 화학기계적연마(CMP)나 에치백(etch back) 과정으로 수행될 수 있으며, CMP에 의해 몰드층(410)의 표면이 노출되도록 연마하여 스토리지노드(512)로 분리되게 할 수 있다. 스토리지노드(512)는 오프닝홀(431) 내에 한정된 형상으로 분리되며, 오프닝홀(431)의 입구(433)은 오버행에 의해 막힌 형상이 유지되지만, 심(511)의 끝단이 외부로 노출되게 된다. 이러한 심(511)은 스토리지노드(512) 내부의 공간으로 연장된 형상을 가진다.
도 3 및 도 4를 참조하면, 노드 분리된 스토리지노드(512) 상에 TiN과 같은 스토리지노드를 이루는 금속 물질을 식각하는 습식 에천트, 예컨대, 황산(H2SO4) 및 과산화수소(H2O2), 물의 혼합액인 SPM(Sulfuric acid Peroxide Mixture)를 제공하여 스토리지노드(512)에 대한 제1습식 식각을 수행한다. SPM 습식 에천트는 노출된 심(511)의 입구를 통해 스토리지노드(512)의 내측 공간으로 유입되고, 유입된 SPM 습식 에천트에 의해 스토리지노드(512)의 내측 표면이 습식 식각되어 두께가 줄어든 스토리지노드(514)가 구현된다. 이때, 심(511)을 이루는 TiN의 표면은 습식 에천트에 의해 상대적으로 빠른 식각율로 식각 제거되는 데, 이에 따라, 오프닝홀(431)의 입구(433)의 오버행 부분은 열리게 된다. 또한, 스토리지노드(512)의 내측에 SPM이 유입되며, 이러한 SPM에 접촉하는 접촉 부분은 스토리지노드(512)의 내측 벽면이 바닥 부분에 비해 상대적으로 넓으므로, 바닥 부분에서의 식각량에 비해 내측 벽면에서의 식각량이 상대적으로 크게 된다. 따라서, 제1습식 식각된 스토리지노드(514)의 측벽(515)의 두께는 커패시터에서 요구되는 수준으로 감소되면서도, 바닥 부분(516)에서 두께는 상대적으로 두꺼운 상태로 확보될 수 있다. 이에 따라, 스토리지노드(514)의 바닥 부분(516)은, 스토리지노드(514)의 측벽(516)의 두께가 동일하게 스토리지노드를 증착으로만 형성한 경우에 비해 더 두꺼운 두께로 유지될 수 있다. 제1습식 식각은 스토리지노드(514)의 바닥 부분(516)의 두께가 측벽(516) 부분의 두께 보다 큰 두께를 가지게, 측벽(516)의 두께를 감소시키게 수행될 수 있다.
도 5를 참조하면, 스토리지노드(514)의 측벽(515)의 두께를 감소시키는 제1습식 식각을 수행한 후, 스토리지노드(514)의 측벽(515)의 외측면을 노출하게 몰드층(430)을 선택적으로 제거하는 제2습식 식각을 수행한다. 이러한 제2습식 식각은 몰드층(430)을 이루는 실리콘 산화물을 제거하는 산화물 에천트를 이용하는 딥 아웃 과정으로 수행될 수 있다. 이때, 스토리지노드(514) 외측의 층간 절연층(200) 부분은 식각 정지층(410)에 가려져 차단되고 있어, 제2습식 식각에 의해 침식되는 것이 유효하게 억제될 수 있다. 또한, 스토리지노드(514)의 내측으로 유입되는 산화물 에천트 또한, 스토리지노드(514)의 바닥 부분(516)의 두께가 두껍게 확보된 상태이므로, 바닥 부분(516)을 투과하는 것이 유효하게 억제될 수 있어, 산화물 에천트가 하부로 침투되는 것이 유효하게 억제될 수 있다. 이에 따라, 층간 절연층(200)에 산화물 에천트에 의한 침식이 유발되어 벙커 결함이 유발되는 것을 유효하게 억제할 수 있다.
이후에 스토리지노드(514) 상에 유전층 및 플레이트노드를 형성하여 커패시터를 형성할 수 있다.
한편, 스토리지노드(514)를 위한 TiN층은 도 6에 제시된 바와 같이 울퉁불퉁한 증착 직후 표면(521)을 가지지만, 제1습식 식각에 의해 스토리지노드(514)의 내측 표면이 일부 식각됨에 따라, 이러한 표면 굴곡이 완화된 상대적으로 균일한 표면(523)을 가지게 된다. 따라서, 후속 과정에서 유전층이 스토리지노드(514) 표면에 증착될 때, 유전층과 스토리지노드(514) 표면 간의 계면이 보다 균질해질 수 있어, 계면에서의 누설 전류(leakage current) 특성 열화를 억제할 수 있다. 이에 따라, 커패시터의 전기적 특성에 대한 신뢰성을 보다 개선할 수 있다.
본 발명의 실시예에 따른 커패시터의 스토리지노드 형성 방법은, 부유고정층(floated - pinning layer)을 도입하는 커패시터 구조에 적용되어, 실린더형 스토리지노드의 쓰러짐을 유효하게 억제할 수 있다.
도 8을 참조하면, 도 1을 참조하여 설명한 바와 마찬가지로, 스토리지노드 콘택(300) 상에 식각 정지층(etch stop layer: 410)을 형성하고, 스토리지노드에 오목한 실린더(cylinder) 형상을 부여하기 위한 몰드층(mold layer: 430)을 희생층으로 형성한다. 몰드층(430) 상에 부유고정층(450)으로 식각 선택비를 가지는 실리콘질화물(Si3N4)층을 증착하고, 후속 오프닝홀(431)을 형성하는 건식 식각 시 실리콘질화물층의 손실(loss)를 억제하기 위한 보호층(451)으로 실리콘산화물(SiO2)을 증착한다. 몰드층(430) 및 부유고정층(450) 등을 관통하는 오프닝홀(431)을 형성한다.
도 9를 참조하면, 도 2를 참조하여 설명한 바와 마찬가지로, 스토리지노드를 위한 도전층(510)을 증착한다. 이때, 도전층(510)의 티타늄질화물(TiN)은 오프닝홀(431)의 입구(433)이 메워질 때까지 증착을 수행하여, 증착되는 두께가 커패시터의 스토리지노드에 요구되는 두께보다 두꺼워지게 한다.
도 10을 참조하면, 도 3을 참조하여 설명한 바와 마찬가지로, 도전층(510)을 평탄화하여 개별 스토리지노드(512)로 노드 분리(node separation)한다.
도 11을 참조하면, 노드 분리된 스토리지노드(512) 상에 부유고정층(450)의 일 부분을 선택적으로 제거하여, 하부의 몰드층(430)의 일부를 노출할 부유고정층(450)의 패턴을 형성할 때 식각 마스크(etch mask)로 사용될 하드마스크(hard mask)층(600)을 형성한다. 하드마스크층(600)은 카본(carbon)층을 증착하여 형성한다. 이때, 하드마스크층(600)은 오프닝홀(431)이 스토리지노드(512)에 의해 입구(433)이 메워진 상태의 결과물 상에 증착되므로, 실질적으로 평탄한 하지막 구조 상에 증착되게 된다. 따라서, 오프닝홀(431)에 의해 하지막 구조가 평탄화지 않아, 이를 평탄화하기 위해서 스토리지노드의 입구를 메우기 위한 별도의 층, 예컨대, 실리콘 산화물의 캐핑층(capping layer)을 도입할 필요가 없다. 따라서, 하드마스크층(600)은 스토리지노드(512) 및 부유고정층(450)의 보호층(451) 상에 직접적으로 증착될 수 있다.
도 12를 참조하면, 하드마스크층(600)을 패터닝하여 부유고정층(450)의 일부를 여는 하드마스크(601)을 형성하고, 하드마스크(601)에 의해 노출된 보호층(451) 부분 및 부유고정층(450) 부분을 제거하여, 하부의 몰드층(430)의 일부(435)를 여는 부유고정층(450)의 패턴을 형성한다. 이러한 부유고정층(450)의 패턴은 몰드층(430)의 일부(435)를 열어, 후속 과정에서 몰드층(430)을 제거하는 통로를 제공한다.
도 13을 참조하면, 도 4를 참조하여 설명한 바와 마찬가지로, 스토리지노드(512)의 측벽(515)의 두께를 감소시키는 제1습식 식각을 수행하여 원하는 측벽 두께를 가지는 스토리지노드(514)를 형성한다.
도 14를 참조하면, 도 5를 참조하여 설명한 바와 마찬가지로, 스토리지노드(514)의 측벽(515)의 외측면을 노출하게 몰드층(430)을 선택적으로 제거하는 제2습식 식각을 수행한다. 이러한 제2습식 식각은 부유고정층(450) 패턴에 의해 열린 부분(도 12의 435)를 통해 산화물 에천트가 유입되어 몰드층(430)을 습식함으로써수행된다. 이때, 산화물인 보호층(451) 또한 제거될 수 있다. 이후에 스토리지노드(514) 상에 유전층 및 플레이트노드를 형성하여 커패시터를 형성할 수 있다.
100...반도체 기판 200...층간 절연층
512, 514...스토리지노드.
512, 514...스토리지노드.
Claims (7)
- 반도체 기판의 층간 절연층 상에 오프닝홀(opening hole)을 가지는 몰드층을 형성하는 단계;
상기 오프닝홀 내부에 심(seam)이 유발되고 상기 오프닝홀의 입구가 메워지도록 상기 몰드층 상에 상기 오프닝홀의 바닥 및 측벽 상을 덮는 도전층을 증착하는 단계;
상기 심이 노출되게 상기 도전층을 평탄화하여 스토리지노드(storage node)로 노드 분리하는 단계;
상기 심을 통해 습식 에천트(etchant)를 상기 스토리지노드 내측으로 유입시켜 상기 스토리지노드의 내측 벽면을 제1습식 식각하여 측벽 두께를 줄이는 단계; 및
상기 몰드층을 제2습식 식각하여 상기 스토리지노드 외측 벽면을 노출시키는 단계를 포함하는 커패시터의 스토리지노드 형성 방법.
- 제1항에 있어서,
상기 도전층은
티타늄질화물(TiN)을 포함하여 화학기상증착(CVD) 또는 물리적기상증착(PVD)되는 커패시터의 스토리지노드 형성 방법.
- 제2항에 있어서,
상기 제1습식 식각은
상기 습식 에천트로 황산(H2SO4) 및 과산화수소(H2O2)를 포함하는 SPM을 포함하여 수행되어 상기 증착된 티타늄질화물의 표면 굴곡을 완화시키는 커패시터의 스토리지노드 형성 방법.
- 제1항에 있어서,
상기 평탄화는
상기 도전층 하부의 상기 몰드층의 상측면이 노출되게 화학기계적연마(CMP) 또는 에치백(etch back)을 포함하여 수행되는 커패시터의 스토리지노드 형성 방법.
- 반도체 기판의 층간 절연층 상에 몰드층 및 부유고정층을 순차적으로 형성하는 단계;
상기 부유고정층 및 몰드층을 관통하는 오프닝홀(opening hole)을 형성하는 단계;
상기 오프닝홀 내부에 심(seam)이 유발되고 상기 오프닝홀의 입구가 메워지도록 상기 부유고정층 상에 상기 오프닝홀의 바닥 및 측벽 상을 덮는 도전층을 증착하는 단계;
상기 심이 노출되게 상기 도전층을 평탄화하여 스토리지노드(storage node)로 노드 분리하는 단계;
상기 스토리지노드 및 상기 부유고정층 상에 상기 부유고정층의 일부분을 노출하는 하드마스크(hard mask)를 형성하는 단계;
상기 하드마스크에 노출된 상기 부유고정층 부분을 선택적으로 제거하여 하부의 상기 몰드층의 일부를 노출하는 부유고정층 패턴을 형성하는 단계;
상기 하드마스크를 제거하여 상기 스토리지노드의 상기 심을 노출하는 단계;
상기 심을 통해 습식 에천트(etchant)를 상기 스토리지노드 내측으로 유입시켜 상기 스토리지노드의 내측 벽면을 제1습식 식각하여 측벽 두께를 줄이는 단계; 및
상기 노출된 몰드층 부분으로부터 상기 몰드층을 제거하는 제2습식 식각을 수행하여 상기 스토리지노드 외측 벽면을 노출시키는 단계를 포함하는 커패시터의 스토리지노드 형성 방법.
- 제5항에 있어서,
상기 부유고정층은 실리콘질화물(Si3N4)을 포함하여 형성되고,
상기 실리콘질화물의 손실을 방지하기 위해 상기 부유고정층 상에 캐핑산화물층(capping oxide layer)을 증착하는 단계를 더 포함하는 커패시터의 스토리지노드 형성 방법.
- 제5항에 있어서,
상기 하드마스크는
상기 스토리지노드 및 상기 부유고정층 상에 카본(carbon)층을 직접 증착하는 단계를 포함하여 형성되는 커패시터의 스토리지노드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100111764A KR20120050327A (ko) | 2010-11-10 | 2010-11-10 | 커패시터의 스토리지노드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100111764A KR20120050327A (ko) | 2010-11-10 | 2010-11-10 | 커패시터의 스토리지노드 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20120050327A true KR20120050327A (ko) | 2012-05-18 |
Family
ID=46267856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100111764A KR20120050327A (ko) | 2010-11-10 | 2010-11-10 | 커패시터의 스토리지노드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20120050327A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854614B2 (en) | 2017-12-22 | 2020-12-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US11462610B2 (en) | 2019-07-30 | 2022-10-04 | Samsung Electronics Co., Ltd. | Methods of fabricating capacitor and semiconductor device and semiconductor devices and apparatus including the same |
| WO2023024429A1 (zh) * | 2021-08-24 | 2023-03-02 | 长鑫存储技术有限公司 | 柱状电容器阵列结构制备方法及半导体结构 |
-
2010
- 2010-11-10 KR KR1020100111764A patent/KR20120050327A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10854614B2 (en) | 2017-12-22 | 2020-12-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US11462610B2 (en) | 2019-07-30 | 2022-10-04 | Samsung Electronics Co., Ltd. | Methods of fabricating capacitor and semiconductor device and semiconductor devices and apparatus including the same |
| WO2023024429A1 (zh) * | 2021-08-24 | 2023-03-02 | 长鑫存储技术有限公司 | 柱状电容器阵列结构制备方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9082784B2 (en) | Method of fabricating a semiconductor device having stacked storage nodes of capacitors in cell region separated from peripheral region | |
| US6573168B2 (en) | Methods for forming conductive contact body for integrated circuits using dummy dielectric layer | |
| KR101003496B1 (ko) | 소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법 | |
| US20110117718A1 (en) | Method of forming semiconductor device | |
| KR102171265B1 (ko) | 금속 마스크를 이용한 패터닝 방법 및 그 패터닝 방법을 포함한 반도체 소자 제조방법 | |
| KR100656283B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20120056074A (ko) | 스토리지노드의 높이를 증가시키는 커패시터 형성 방법 | |
| KR20120050327A (ko) | 커패시터의 스토리지노드 형성 방법 | |
| JP2006191025A (ja) | シリンダ構造のキャパシタを有する半導体メモリ装置の製造方法 | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| US7547598B2 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100831981B1 (ko) | 반도체 소자의 콘택플러그 제조 방법 | |
| JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
| KR20120033640A (ko) | 텅스텐 갭필을 이용한 반도체장치 제조 방법 | |
| KR101090371B1 (ko) | 매립게이트를 구비한 반도체장치 제조 방법 | |
| KR100953022B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20070001509A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR20080003503A (ko) | 반도체 소자의 트랜지스터 형성 방법 | |
| KR100955678B1 (ko) | 반도체소자의 워드라인 형성방법 | |
| KR100688058B1 (ko) | 비정질카본을 이용한 반도체메모리장치의 캐패시터 제조방법 | |
| KR20080062019A (ko) | 반도체 소자의 제조방법 | |
| US20070148954A1 (en) | Method of manufacturing semiconductor device | |
| KR100744002B1 (ko) | 반도체 소자의 제조방법 | |
| CN117438374A (zh) | 一种大马士革结构及其制备方法 | |
| JP2011155074A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |