KR20070001509A - 반도체 소자의 플러그 형성 방법 - Google Patents
반도체 소자의 플러그 형성 방법 Download PDFInfo
- Publication number
- KR20070001509A KR20070001509A KR1020050057045A KR20050057045A KR20070001509A KR 20070001509 A KR20070001509 A KR 20070001509A KR 1020050057045 A KR1020050057045 A KR 1020050057045A KR 20050057045 A KR20050057045 A KR 20050057045A KR 20070001509 A KR20070001509 A KR 20070001509A
- Authority
- KR
- South Korea
- Prior art keywords
- plug
- forming
- film
- sacrificial layer
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 14
- 239000007789 gas Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 229910003481 amorphous carbon Inorganic materials 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- -1 O 2 Chemical compound 0.000 claims description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 229910001882 dioxygen Inorganic materials 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000011261 inert gas Substances 0.000 claims 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims 1
- 229910001936 tantalum oxide Inorganic materials 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 10
- 238000002955 isolation Methods 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 하부 물질의 손실을 방지하고, 층간절연막 증착시 보이드 및 콘택 낫 오픈과 같은 현상을 개선하는데 적합한 반도체 소자의 플러그 형성 방법을 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 소자의 플러그 형성 방법은 반도체 기판 상부의 플러그 형성 영역에 희생막을 형성하는 단계; 상기 플러그 형성 영역을 제외한 나머지 영역에 절연막을 형성하는 단계; 상기 희생막을 제거하는 단계; 및 상기 희생막이 제거된 영역에 플러그를 매립하는 단계를 포함한다.
희생막, 비정질 카본(amorphous Carbon), 콘택 플러그
Description
도 1은 본 발명의 일실시예에 따른 반도체 소자의 플러그 형성 방법을 도시한 평면도,
도 2a 내지 도 2i는 본 발명의 일실시예에 따른 반도체 소자의 플러그 형성 방법을 도시한 공정 단면도,
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 소자분리막
23 : 액티브 영역 24 : 게이트 전도막
25 : 게이트하드마스크 26 : 게이트 스페이서
27 : 희생막 28 : 하드마스크
29 : 포토레지스트 30 : 절연막
31 : 플러그용 전도막
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택 플러그 형성 방법에 관한 것이다.
반도체 메모리 소자는 그 집적도가 증가함에 따라 층간 콘택을 위한 공정을 수행함에 있어 플러그 공정을 도입하고 있다. 서브 0.15㎛ 디바이스의 경우, 비트라인콘택(Bit Line Contact)과 스토리지노드콘택(Storage Node Contact)을 형성할 때, 종래의 원형 타입 콘택은 포토 리소그라피 공정 및 식각 공정시 오정렬로 인하여 콘택 영역 확보에 문제가 있으므로 소자 제조에 적용할 수 없었다.
이를 개선하기 위하여 T-타입의 마스크, I-타입의 마스크를 이용하여 층간절연막을 식각하여 플러그 콘택홀을 형성한 후, 플러그용 전도막을 증착하고 이를 화학적 기계적 연마(Chemical Mechanical Polishing; 'CMP') 하여 플러그를 형성하는 기술이 사용되고 있다.
즉, 층간절연막에 의해 절연된 하부전도층과 상부전도층 간의 콘택을 실시함에 있어서 콘택홀 형성후 이 콘택홀 내부에만 플러그용 전도막을 매립하여 플러그를 형성하는 방법이 널리 사용되고 있다.
그러나, 종래의 방법은 패턴 사이즈가 점점 작아짐에 따라 질화막에 대하여 고선택비 확보가 매우 어려워 게이트하드마스크질화막 및 스페이서 질화막의 손상이 커져 플러그와 게이트 간의 쇼트가 발생하기 쉽다.
또한, 게이트하드마스크질화막 손상을 보상하기 위해 게이트하드마스크질화 막 증착 높이를 점점 증가하게 되는데, 이럴 경우 패턴 집적도는 증가하고, 게이트 높이가 높아짐에 따라 층간절연막 증착시 보이드가 유발되며, 층간절연막 식각시 식각 멈춤 등이 발생하여 플러그 낫 오픈이 유발된다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, 하부 물질의 손실을 방지하고, 층간절연막 증착시 보이드 및 콘택 낫 오픈과 같은 현상을 개선하는데 적합한 반도체 소자의 플러그 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 특징적인 본 발명의 반도체 소자의 플러그 형성 방법은 반도체 기판 상부의 플러그 형성 영역에 희생막을 형성하는 단계, 상기 플러그 형성 영역을 제외한 나머지 영역에 절연막을 형성하는 단계, 상기 희생막을 제거하는 단계, 및 상기 희생막이 제거된 영역에 플러그를 매립하는 단계를 포함한다.
이와 같이, 본 발명은 반도체 기판 상부에 희생막을 증착하고, 플러그 형성 영역을 제외한 나머지 영역의 절연막을 먼저 식각하고, 후속 공정으로 플러그 형성 영역에 플러그 물질을 매립하여 플러그를 형성한다.
이와 같은 공정을 진행함으로써, 반도체 기판 상부에 형성된 하부 구조의 손실을 방지하며, 하부 구조의 패턴 밀집도에 따른 절연막 보이드 및 플러그 낫 오픈을 방지할 수 있다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일실시예에 따른 반도체 소자의 플러그 형성 방법을 도시한 평면도이다.
도 1에 도시된 바와 같이, 반도체 기판(11)의 소정 영역 상에 소자분리막(12)을 형성하여 액티브 영역(13)과 필드 영역을 나눈다.
이어서, 반도체 기판(11) 상에 게이트 라인(G)을 형성한다.
I 타입의 마스크가 형성된 부분이 플러그 형성 영역(14)이다. 즉, 일반적인 플러그 마스크와 패턴 상이 반전된 마스크(리버스 마스크)를 사용하여 플러그 형성 영역(14)을 제외한 절연 예정 영역에 형성된 희생막을 식각한다.
일반적인 플러그 식각은 플러그용 전도막이 채워지는 부분을 식각하지만, 본 발명의 실시예에서는 플러그 형성 영역(14)을 제외한 절연 예정 영역을 식각한다.
한편, 희생막은 비정질 카본막을 사용한다.
계속해서, 도 2a 내지 도 2i는 본 발명의 일실시예에 따른 반도체 소자의 플러그 형성 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 STI 법으로 소자분리막(22)을 형성하여 액티브 영역(23)과 필드 영역을 구분한다.
이어서, 반도체 기판(21) 상에 게이트 산화막(도시하지 않음), 게이트 전도막(24), 게이트하드마스크(25)가 적층 형성된 게이트 라인을 형성한다.
게이트 라인은, 먼저 반도체 기판(21) 상에 열산화법으로 게이트 산화막(도시하지 않음)을 형성하고, 게이트 산화막 상에 게이트 전도막(24)을 증착한다.
이 때, 게이트 전도막(24)은 폴리실리콘막, 텅스텐막, 텅스텐실리사이드막을 단일 또는 혼합하여 형성하고, 게이트 전도막(24) 상에 게이트하드마스크(25)를 증착한다. 일반적으로 게이트하드마스크(25)는 질화막으로 형성하지만, 본 발명의 실시예에서는 질화막(Nitride), 실리콘나이트라이드(SiN), 실리콘옥시나이트라이드(SiON), 실리콘부화실리콘옥시나이트라이드막(Si-Rich SiON), 탄탈륨막(Ta2O5) 또는 알루미늄막(Al2O3)으로 이루어진 그룹에서 선택된 물질을 사용한다.
한편, 게이트하드마스크(25)는 LDD 스페이서와 함께 후속의 희생막 식각시 산화막 식각에 대한 보호막(barrier)로 사용된다.
이어서, 게이트하드마스크(25) 상에 포토레지스트 패턴(도시하지 않음)을 형성하고, 포토레지스트 패턴을 식각베리어로 게이트하드마스크(25)를 식각한 후, 포토레지스트 패턴을 스트립하고, 세정을 실시한다.
한편, 게이트하드마스크(25) 식각시, CF4/O2/Ar 가스 또는 CHF3/O2/Ar 가스를 사용하여 식각 단면이 버티컬하도록 식각한다.
계속해서, 식각된 게이트하드마스크(25)를 식각베리어로 게이트 전도막(24) 및 게이트 산화막을 패터닝하여 게이트 라인을 형성한다.
이어서, 게이트 라인을 포함하는 전면에 스페이서 물질을 증착한다. 이 때, 스페이서 물질로는 실리콘 질화막(SiN)을 사용하며, 스페이서 식각을 실시하여 스페이서(26)를 형성한다. 이 스페이서(26)는 LDD 이온 주입시마스크로 사용되고, 또한 배선간 단락 방지를 위한 절연막으로도 사용된다.
도 2b에 도시된 바와 같이, 게이트 라인이 형성된 반도체 기판(21)의 전면에 절연 영역을 형성하기 위한 희생막(27)을 증착한다.
이 희생막(27)은 후속 공정에서 절연 예정 영역을 식각하여 분리막 패턴을 형성하기 위한 것으로, 식각 및 산화막 분리막 형성 후 제거되는 막이며, 비정질 카본막을 사용한다.
계속해서, 희생막(27) 상에 하드마스크(28)로 산화막 또는 실리콘옥시나이트라이드를 증착하는데, 하드마스크(28)는 희생막(27) 식각시 식각 마스크로 사용된다.
이어서, 하드마스크(28) 상에 포토레지스트(29)를 도포한다. 이 때, 포토레지스트(29)는 I 타입의 플러그 마스크 패턴을 형성하기 위한 포토레지스트이다.
도 2c에 도시된 바와 같이, 노광 및 현상을 진행하여 포토레지스트를 패터닝하므로써, I 타입의 포토레지스트 패턴(29a)을 형성한다. 희생막(27) 식각시 I 타입 부분이 식각되도록 리버스 톤(Reverse Tone) I 타입의 플러그 마스크를 형성한다.
한편, 본 발명의 실시예에서는 I 타입의 마스크를 사용하였지만, Line 타입 또는 T 타입의 마스크를 사용해도 무방하다.
도 2d에 도시된 바와 같이, 포토레지스트 패턴(29a)을 식각 베리어로 하드마스크(28a)를 식각하고, 포토레지스트 패턴(29a)을 스트립한다.
이어서, 식각된 하드마스크(28a)을 식각 베리어로 희생막(27a)을 식각한다. 이 때, 스페이서(26)와 소자분리막(22)이 손상되지 않도록 이들 막에 대해 식각 선택비가 매우 높은 조건을 사용한다.
이들 식각은 O2, NO2, N2, SO2, N2H2, NH3 및 C2H4와 같은 가스를 단독 또는 혼합하여 사용하여 희생막(27a) 하부 물질인 질화막 또는 산화막에 대하여 매우 높은 식각 선택비를 갖도록 한다. 희생막(27a) 식각시 식각되는 영역은 절연 예정 지역으로 주로 소자분리막(22) 상부 지역이고, 후속 공정에서 절연막이 증착되어 매립되므로 스페이서(26)의 손상과 반도체 기판(21)의 식각 손실 문제는 완벽히 해결할 수 있다.
도 2e에 도시된 바와 같이, 절연막이 형성될 영역을 식각한 결과물의 전면에 절연막(30)을 증착한다. 이 때, 절연막(30)이 증착될 때, 보이드가 발생하더라도 콘택 플러그간의 단락 문제는 없으므로 보이드 관련된 부분에 유리하다.
한편, 절연막(30)으로는 BSG(Boro-Silicate-Glass)막, BPSG(Boro-Phospho-Silicate-Glass)막, PSG(Phospho-Silicate-Glass)막, TEOS(Tetra-Ethyl-Ortho-Silicate)막, HDP(High Density Plasma) 산화막, SOG(Spin On Glass)막 또는 APL(Advanced Planarization Layer)막 등을 이용하며, 산화막 계열 이외에 무기 또는 유기 계열의 저유전율막을 이용할 수 있다.
도 2f에 도시된 바와 같이, 화학적·기계적 연마(Chemical Mechanical Polishing; 'CMP') 또는 전면 식각(Etch Back)을 실시하여 희생막(27a)이 노출될 때까지 절연막(30a)을 평탄화 식각한다.
도 2g에 도시된 바와 같이, 습식 또는 건식 식각으로 희생막(27a)을 제거하여 콘택이 형성될 영역을 오픈한다. 희생막(27a) 제거시 등방성 건식 식각 공정은 비정질 카본 희생막(27a) 제거시 사용된 가스를 사용하거나, 습식 식각은 H2O2:H2SO4:DI와 같은 혼합 용액을 사용하여 진행한다.
도 2h에 도시된 바와 같이, 플러그가 형성될 영역을 오픈한 결과물의 전면에 플러그용 전도막(31)을 증착한다. 이 때, 플러그용 전도막(31)은 다결정 실리콘, 텅스텐막, 선택적 텅스텐막 및 선택적 에피택셜 실리콘막의 그룹에서 선택된 한 물질을 사용한다.
도 2i에 도시된 바와 같이, 화학적·기계적 연마 또는 전면 식각을 실시하여 게이트 라인의 게이트하드마스크(25)가 노출될 정도로 평탄화 식각을 실시하여 플러그(31a) 및 절연막(30b) 상부를 평탄화한다.
따라서, 플러그(31a)와 플러그(31a) 사이를 절연시키면서, 비트라인콘택 또는 스토리지노드콘택 플러그(31a)를 형성할 수 있다. 이 때, 게이트하드마스크(25)는 CMP 공정시 연마 베리어막으로 사용된다.
한편, 플러그 물질로 선택적 텅스텐막 또는 선택적 에피택셜 실리콘막을 사용할 경우 CMP 공정을 생략하여 공정을 단순화할 수 있는 장점이 있다.
상술한 바와 같이, 메모리 반도체소자의 제조 공정 중 비트라인콘택과 스토리지노드콘택을 위한 플러그를 형성할 때, 비정질 카본막을 희생막으로 사용하여 I 타입의 플러그 패턴을 O2, N2, N2H2, C2H4 및 SO2 중 선택된 가스로 식각함으로써, 하부 물질인 산화막 또는 질화막에 대하여 매우 높은 식각 선택비를 확보하여 플러그 식각 패턴을 형성한 후, 산화막 또는 질화막 등의 절연막을 분리막으로 매립한 후 비정질 카본 희생막을 제거하고 플러그용 전도막을 증착하고, CMP를 게이트 라인의 게이트하드마스크까지 실시하여 콘택간 절연을 실시하면서 플러그를 형성할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 콘택이 형성되는 지역이 아닌 소자분리 영역에서 비정질 카본 희생막 식각을 진행하므로, 비정질 카본 희생막 식각시 발생하는 질화막 스페 이서의 손실을 방지하여 완벽한 전기적 배선 간 절연을 할 수 있는 효과를 얻을 수 있다.
또한, 본 발명은 식각으로 인한 반도체 기판의 손상이 없으므로 콘택 저항 및 콘택 접합 누설 전류 특성이 작은 콘택을 형성할 수 있다.
또한, 본 발명은 층간절연막 식각시 발생하는 경사 식각 단면에 의한 콘택 면적 확보 문제를 완전히 해결할 수 있다.
Claims (13)
- 반도체 기판 상부의 플러그 형성 영역에 희생막을 형성하는 단계;상기 플러그 형성 영역을 제외한 나머지 영역에 절연막을 형성하는 단계;상기 희생막을 제거하는 단계; 및상기 희생막이 제거된 영역에 플러그를 매립하는 단계를 포함하는 반도체 소자의 플러그 형성 방법.
- 제 1 항에 있어서,상기 반도체 기판 상부의 플러그 형성 영역에 희생막을 형성하는 단계는,상기 반도체 기판 상부에 희생막을 형성하는 단계;상기 희생막 상에 하드마스크를 형성하는 단계;상기 하드마스크 상에 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 식각 베리어로 상기 하드마스크를 식각하는 단계;상기 마스크 패턴을 스트립하는 단계; 및상기 식각된 하드마스크를 식각 베리어로 상기 희생막을 선택적으로 식각하여 상기 플러그 형성 영역을 제외한 나머지 영역을 오픈하는 단계를 포함하는 반도체 소자의 플러그 형성 방법.
- 제 1 항 또는 제 2 항에 있어서,상기 희생막은 비정질 카본으로 형성된 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 식각된 하드마스크를 식각 베리어로 상기 희생막을 선택적으로 식각하여 상기 플러그 형성 영역을 제외한 나머지 영역을 오픈하는 단계는,O2, NO2, NO, CO, CO2 및 SO2와 같이 산소 가스를 포함하는 식각 가스를 사용하여 식각하는 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 식각된 하드마스크를 식각 베리어로 상기 희생막을 선택적으로 식각하여 상기 플러그 형성 영역을 제외한 나머지 영역을 오픈하는 단계는,NH3. N2H2, CH4, C2H2 또는 C2H4와 같이 수소를 포함하는 식각 가스를 사용하여 식각하는 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 식각된 하드마스크를 식각 베리어로 상기 희생막을 선택적으로 식각하여 상기 플러그 형성 영역을 제외한 나머지 영역을 오픈하는 단계는,N2 가스를 사용하여 식각하는 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 식각된 하드마스크를 식각 베리어로 상기 희생막을 선택적으로 식각하여 상기 플러그 형성 영역을 제외한 나머지 영역을 오픈하는 단계는,H3, N3, Ar 및 Xe와 같은 비활성 가스를 사용하여 식각하는 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 하드마스크는 SiN, SiON, Si-Rich SiON, 산화막, 탄탈륨산화막 또는 알루미늄막으로 이루어진 그룹에서 선택된 물질로 형성된 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 하드마스크는 CF4/O2/Ar 혼합 가스 또는 CHF3/O2/Ar 가스를 사용하여 식각 단면을 버티컬하게 형성하는 반도체 소자의 플러그 형성 방법.
- 제 2 항에 있어서,상기 마스크 패턴은 상기 희생막 식각시 I 타입 마스크, Line 타입 마스크 및 T 타입 마스크를 선택적으로 사용하는 반도체 소자의 플러그 형성 방법.
- 제 1 항에 있어서,상기 희생막이 제거된 영역에 플러그를 매립하는 단계는,상기 플러그 형성 영역에 매립된 상기 희생막을 식각하는 단계;상기 플러그 형성 영역을 포함하는 전면에 플러그용 전도막을 형성하는 단계; 및평탄화 식각을 진행하여 상기 플러그용 전도막 상부를 평탄화하는 단계를 포함하는 반도체 소자의 플러그 형성 방법.
- 제 11 항에 있어서,상기 플러그 형성 영역에 매립된 상기 희생막을 식각하는 단계는,H2SO4/H2O2/DI가 혼합된 식각액을 사용한 습식 식각으로 제거하는 반도체 소자의 플러그 형성 방법.
- 제 1 항에 있어서,상기 플러그는 폴리실리콘막, 텅스텐막, 티타늄막, 티타늄나이트라이드막, 선택적 실리콘 에피택셜막 또는 선택적 텅스텐막으로 이루어진 그룹에서 선택된 단독 또는 혼합물로 형성된 반도체 소자의 플러그 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057045A KR20070001509A (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자의 플러그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050057045A KR20070001509A (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자의 플러그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20070001509A true KR20070001509A (ko) | 2007-01-04 |
Family
ID=37868890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050057045A KR20070001509A (ko) | 2005-06-29 | 2005-06-29 | 반도체 소자의 플러그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20070001509A (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117243A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 反调sti形成 |
| CN104517885A (zh) * | 2013-09-27 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| KR20150065609A (ko) * | 2013-12-05 | 2015-06-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 혼 형상 스페이서를 이용한 트렌치 형성 |
-
2005
- 2005-06-29 KR KR1020050057045A patent/KR20070001509A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103117243A (zh) * | 2011-11-16 | 2013-05-22 | 台湾积体电路制造股份有限公司 | 反调sti形成 |
| KR101312773B1 (ko) * | 2011-11-16 | 2013-09-27 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 반전 톤 ｓｔｉ 형성 |
| US8629040B2 (en) | 2011-11-16 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for epitaxially growing active regions between STI regions |
| US8728906B2 (en) | 2011-11-16 | 2014-05-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse tone STI formation |
| US9177792B2 (en) | 2011-11-16 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reverse tone STI formation and epitaxial growth of semiconductor between STI regions |
| CN103117243B (zh) * | 2011-11-16 | 2016-06-08 | 台湾积体电路制造股份有限公司 | 反调sti形成 |
| CN104517885A (zh) * | 2013-09-27 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
| KR20150065609A (ko) * | 2013-12-05 | 2015-06-15 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 혼 형상 스페이서를 이용한 트렌치 형성 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6573168B2 (en) | Methods for forming conductive contact body for integrated circuits using dummy dielectric layer | |
| TWI249774B (en) | Forming method of self-aligned contact for semiconductor device | |
| US6939798B2 (en) | Method for forming T-shaped conductor wires of semiconductor device | |
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| KR20020085722A (ko) | 반도체 소자의 연결 배선 형성 방법 | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| KR100505450B1 (ko) | 다마신 공정을 이용한 반도체소자 제조 방법 | |
| KR20070001509A (ko) | 반도체 소자의 플러그 형성 방법 | |
| KR100791343B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100527401B1 (ko) | 반도체소자 제조방법 | |
| KR100945995B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| KR20030096660A (ko) | 반도체소자 제조방법 | |
| KR20120098295A (ko) | 반도체장치 제조방법 | |
| KR20120003692A (ko) | 매립게이트를 구비한 반도체 장치 제조방법 | |
| KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
| JP2000031489A (ja) | 半導体装置の製造方法 | |
| KR100506050B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100312386B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100856058B1 (ko) | 반도체소자의 자기정렬콘택 형성방법 | |
| KR100772077B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100744001B1 (ko) | 랜딩 플러그 콘택 형성 방법 | |
| KR100967022B1 (ko) | 반도체 소자의 금속배선 및 그의 형성 방법 | |
| KR100763679B1 (ko) | 반도체 소자의 포토레지스트 패턴 제거 방법 | |
| KR100965045B1 (ko) | 플래시 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |