KR20120098295A - 반도체장치 제조방법 - Google Patents

반도체장치 제조방법 Download PDF

Info

Publication number
KR20120098295A
KR20120098295A KR1020110018157A KR20110018157A KR20120098295A KR 20120098295 A KR20120098295 A KR 20120098295A KR 1020110018157 A KR1020110018157 A KR 1020110018157A KR 20110018157 A KR20110018157 A KR 20110018157A KR 20120098295 A KR20120098295 A KR 20120098295A
Authority
KR
South Korea
Prior art keywords
oxidation process
bit line
forming
semiconductor device
storage node
Prior art date
Application number
KR1020110018157A
Other languages
English (en)
Inventor
조직호
염승진
홍승희
이남열
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110018157A priority Critical patent/KR20120098295A/ko
Publication of KR20120098295A publication Critical patent/KR20120098295A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 비트라인 형성 과정에서 비트라인 배선선폭을 감소하지 않고 비트라인을 형성하는 반도체장치 제조방법을 제공하는 것으로, 이를 위한 본 발명의 반도체는 비트라인콘택노드와 스토리지노드콘택노드가 정의된 기판을 준비하는 단계; 상기 기판 상에 머지된 스토리지노드콘택을 형성하는 단계; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키면서 상기 비트라인콘택노드를 노출시키는 다마신패턴을 형성하는 단계; 상기 스토리지콘택노드의 다마신패턴의 측벽에 산화공정을 실시하여 산화막을 형성하는 단계; 및 상기 산화막을 포함한 상기 다마신패턴 내부에 비트라인을 형성하는 단계를 포함하고 있으며, 상술한 발명에 따르면, 비트라인 형성시 선택적 산화공정을 이용하여 절연막을 형성하는 구조를 채택함으로써 비트라인 배선폭을 감소시키지 않고 절연막을 형성하여 SAC Fail 및 브릿지 특성을 개선하고 낮은 캐패시터 및 저저항 구조확보가 가능할 수 있는 효과가 있다.

Description

반도체장치 제조방법{METEOD FOR FABRICATING SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조방법에 관한 것으로서, 특히, 비트라인 형성시에 비트라인의 선폭의 감소없이 비트라인을 형성하는 반도체 장치 및 그 제조방법에 관한 것이다.
최근 메모리장치의 집적도가 증가함에 따라 비트라인콘택(BitLine Contact; BLC) 및 비트라인(Bit Line)을 형성한 후 스토리지노드콘택(storage node contact; SNC)을 위한 자기정렬콘택(Self Aligned Contact; SAC) 공정에 대한 난이도가 급격히 증가하고 있다. 비트라인 저항과 콘택 저항을 동시에 감소하기 위해, 스토리지노드콘택(SNC)을 먼저 형성하고 후속으로 비트라인 콘택을 형성하는 방법이 적용되고 있다. 인접한 두 폴리실리콘 영역에 스토리지노드콘택을 한꺼번에 형성하는 머지된 스토리지노드콘택과 후속 다마신 공정의 비트라인을 형성하여 두 스토리지노드를 분리하고 비트라인 콘택을 형성하는 스킴을 적용하고 있다.
그러나 다마신비트라인 패터닝 공정에 의한 분리된 스토리지노드콘택과 비트라인간의 절연을 위해 적정두께 이상의 절연물질이 필요하게 된다. 적정두께 이하일 경우에는 스토리지노드콘택과 비트라인간에 브릿지 발생 및 SAC 페일 현상이 발생하기 된다. 절연물질 증착에 따라 비트라인 선폭이 감소하여 저항이 증가하고, 높은 유전율을 가지는 절연물질을 적용함에 따라 스토리지노드콘택과 비트라인 사이에 캐패시터가 증가하게 된다. 또한 절연물질을 증착한 이후에 비트라인콘택을 오픈하는 경우 비트라인 하부의 절연물질이 제대로 제거되지 않아 비트라인콘택 저항이 증가하는 문제점이 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 비트라인 형성시 선택적 산화공정을 이용하여 비트라인의 배선폭을 감소하지 않고 절연막을 형성하는 반도체장치 제조방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 일 측면에 따른 본 발명의 반도체장치 제조방법은, 비트라인콘택노드와 스토리지노드콘택노드가 정의된 기판을 준비하는 단계; 상기 기판 상에 머지된 스토리지노드콘택을 형성하는 단계; 상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키면서 상기 비트라인콘택노드를 노출시키는 다마신패턴을 형성하는 단계; 상기 스토리지콘택노드의 다마신패턴의 측벽에 산화공정을 실시하여 산화막을 형성하는 단계; 및 상기 산화막을 포함한 상기 다마신패턴 내부에 비트라인을 형성하는 단계를 특징으로 한다.
상기 산화공정은 형성하는 단계는, 건식산화공정, 습식산화공정, 라디칼산화공정, 플라즈마산화공정 또는 열처리공정 중에서 선택된 하나의 공정으로 진행하는 것을 특징으로 한다. 상기 건식산화공정은 O2를 이용하여 진행하는 것을 특징으로 한다. 상기 습식산화공정은 H20를 이용하여 진행하는 것을 특징으로 한다. 상기 라디칼산화공정은 O2를 이용하여 진행하는 것을 특징으로 한다. 상기 플라즈마산화공정은 O2 플라즈마를 이용하여 진행하는 것을 특징으로 한다. 상기 열처리공정은 O2 또는 O3를 이용하여 진행하는 것을 특징으로 한다. 상기 산화공정을 실시한 이후에, 상기 다마신패턴 양측벽에 비트라인스페이서를 형성하는 단계; 및 상기 하드마스크패턴에 이온주입을 진행하는 것을 특징으로 한다. 상기 비트라인을 형성하는 단계는, 상기 다마신패턴을 일부 매립하는 도전막을 형성하는 단계; 나머지 상기 다마신패턴을 매립하는 실링막을 형성하는 것을 특징으로 한다.
상술한 과제 해결 수단을 바탕으로 하는 본 발명은, 비트라인 형성시 선택적 산화공정을 이용하여 절연막을 형성하는 구조를 채택함으로써 비트라인 배선폭을 감소시키지 않고 절연막을 형성하여 SAC Fail 및 브릿지 특성을 개선하고 낮은 캐패시터 및 저저항 구조확보가 가능할 수 있는 효과가 있다.
도 1은 본 발명의 일실시예에 따른 반도체장치를 도시한 단면도.
도 2a 내지 도 2f는 본 발명의 일실시예에 따른 반도체장치 제조방법을 도시한 공정 단면도.
이하 본 발명이 속하는 기술분야에서 통상의 지식을 가진자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일실시예에 따른 반도체장치 제조방법을 도시한 공정단면도로 도 1에 도시된 A-A'를 절취선을 따라 도시한 것이다.
도 2a에 도시된 바와 같이, 기판(21) 상이 하드마스크패턴(24)을 형성한다. 이때, 하드마스크패턴(24)은 후속 공정으로 통해 랜딩플러그로 작용하도록 도전막으로 형성한다. 일례로, 하드마스크패턴(24)은 폴리실리콘으로 형성할 수 있다.
다음으로, 하드마스크패턴(24)을 이용하여 활성영역(23)을 정의하는 소자분리막(22)을 형성한다. 소자분리막(22)은 하드마스크패턴(24)을 식각장벽으로 기판(21)을 식각하여 소자분리를 위한 트렌치를 형성하고, 트렌치(25)에 절연물질을 매립한 다음, 하드마스크패턴(24)이 노출될때까지 평탄화공정을 실시하는 일련의 공정을 통해 형성할 수 있다.
다음으로, 기판(21)에 활성영역(23)과 소자분리막(22)을 동시에 가로지르는 매립게이트(101)을 형성한다. 매립게이트(101)은 하드마스크패턴(24), 활성영역(23) 및 소자분리막(22)을 선택적으로 식각하여 트렌치(25)를 형성하고, 트렌치(25) 표면상에 게이트절연막(미도시)을 형성한 다음, 트렌치(25) 일부를 매립하는 게이트전극(26) 및 게이트전극(26) 상에서 나머지 트렌치(25)를 매립하는 실링막(27)을 순차적으로 형성하는 일련의 공정을 통해 형성할 수 있다. 이때. 매립게이트(101) 형성공정이 완료된 시점에서 활성영역(23) 상에 잔류하는 하드마스크패턴(24)이 랜딩플러그로 작용한다. 이하, 설명의 편의를 위하여 하드마스크패턴(24)을 랜딩플러그(24)로 변경하여 표기하기로 한다.
도 2b에 도시된 바와 같이, 랜딩플러그(24)를 포함한 전면에 층간절연막(18)을 형성한다. 이때, 층간절연막(28)은 산화막으로 형성할 수 있다.
다음으로, 층간절연막(28)을 선택적으로 식각하여 복수개의 스토리지노드콘택홀을 형성한 이후에 스토리지노드콘택홀을 도전물질로 매립하여 복수개의 스토리지노드콘택플러그(SNC, 29)를 형성한다. 이어서, 펑탄화 공정을 실시하여 스토리지노드콘택플러그(29)를 분리시킨다. 평탄화공정은 화학적기계적연마법(CMP)를 이용하여 실시할 수 있다. 이때, 스토리지노드콘택플러그(29)는 폴리실리콘막으로 형성할 수 있다. 이때, 스토리지노드콘택플러그(29)는 머지(Merged) 형태로 형성된다.
도 2c에 도시된 바와 같이, 스토리지노드콘택플러그(29) 포함하는 포함하는 전체구조 상에 하드마스크(30)을 형성한다. 하드마스크(30)는 비트라인(Bit Line) 및 비트라인 콘택(Bit Line Contact)을 형성을 위한 다마신패턴 형성시 스토리지노트콘택플러그(29)를 식각하기 위한 식각장벽 역할을 하며 이를 위해 하드마스크(27)는 절연막 또는 스토리지노드콘택플러그(29)에 대하여 식각선택비를 갖는 물질로 형성하는 것이 바람직하다. 예컨대, 하드마스크(30)은 질화막으로 형성한다. 하드마스크(30)은 비트라인 및 비트라인콘택영역이 오픈된 형태를 갖는다. 이를 위해 스토리지노드콘택플러그(29)를 포함한 전체구조 상에 하드마스크용 절연막을 형성하고, 하드마스크용 절연막 상에 비트라인 및 비트라인콘택영역을 오픈시키는 감광막 패턴을 형성한 후, 감광막 패턴을 식각장벽으로 하드마스크용 절연막을 식각하여 하드마스크(30)를 형성한다.
다음으로, 하드마스크(30)를 식각장벽으로 층간절연막(28)과 스토리지노드콘택플러그(29)을 선택적으로 식각하여 비트라인 및 비트라인콘택을 위한 다마신패턴(31)을 형성한다. 다마신패턴(31)은 비트라인 및 비트라인콘택을 형성하기 위한 영역을 모두 포함하고 있다. 즉, 활성영역(23) 중앙부를 오픈시키고, 머지된 스토리지노드콘택플러그(29)를 개별 스토리지노드콘택플러그(29)로 나누는 소자분리막(22)을 오픈시킨다.
도 2d에 도시된 바와 같이, 스토리지노드콘택플러그(29)영역에 형성된 다마신패턴(31) 양측벽에 선택적으로 절연막을 형성한다. 절연막(32)은 산화막으로 형성할 수 있다. 비트라인콘택 영역에 형성된 랜딩플러그(24) 상부에도 절연막을 형성할 수 있다. 스토리지노드콘택플러그(29)의 양측벽에만 선택적으로 산화막을 형성함으로써 산화막 지역의 배선선폭 감소를 방지할 수 있다. 또한 스토리지노드콘택플러그(29)과 비트라인 간의 측벽에 기존 공정대비 넓은 선폭 및 낮은 유전율을 특성을 가지는 절연막(32)을 형성함으로써 비트라인 저항 및 캐패시터 특성을 확보할 수 있는 장점을 가진다. 또한, 절연막(32)의 두께의 감소에 따라 비트라인콘택 형성의 마진을 확보할 수 있는 효과가 있다.
여기서, 산화공정은 건식산화공정, 습식산화공정, 라디컬산화공정, 플라즈마산화공정 및 열처리공정 중에서 선택되는 하나의 공정으로 진행할 수 있다. 건식산화공정은 O2을 이용하여 진행하며, 습식산화공정은 H2O를 이용하여 진행할 수 있다. 라디컬산화공정은 O2라디컬을 이용하고, 플라즈마산화공정은 O2를 이용하며, 열처리공정은 O2 또는 O3를 이용하여 진행할 수 있다. 산화공정을 선택적으로 이용하여 산화막을 형성하는 경우, 스토리지노드콘택플러그(29)의 양측벽 및 랜딩플러그(24)를 제외한 나머지 부분은 산화막이 형성되지 않으므로 산화공정에 의한 배선선폭 감소는 발생하지 않는다. 또한, 스토리지노드콘택플러그(29)의 양측벽에 형성된 산화막의 경우는 스토리지노드콘택플러그(29)의 내부로의 산화로서, 기존 산화막증착공정 대비 비트라인 배선선폭의 감소가 절반 정도 작다.
도 2e에 도시된 바와 같이, 다마신패턴(31) 측벽에 비트라인스페이서(33)를 형성한다. 또한, 랜딩플러그(24) 상부를 오픈하기 위해 랜딩플러그(24) 상에 존재하는 절연막(32)을 제거한다. 이어서, 비트라인스페이서(33)은 절연물질로 형성하는 것이 바람직하며, 예컨대 실리콘산화막(SiO2) 또는 실리콘질화막(SiN)으로 형성한다. 비트라인스페이서(33)를 형성하기 위해 다마신패턴(31)을 포함하는 전체구조에 스페이서용 절연막을 형성하고, 스페이서용 절연막을 식각하여 다마신패턴(28)의 측벽에만 잔류하도록 식각한다.
다음으로, 비트라인콘택 영역에 형성된 랜딩플러그(24)에 이온주입을 진행한다. 이온주입은 콘택의 저항확보를 위해 진행하며, 이온주입을 주입하기 전에, 다마신패턴(31)의 바닥에 자연산화막(Native Oxide)을 제거하기 위해 전세정(Pre-cleaning)공정을 먼저 진행하는 것이 바람직하다.
도 2e에 도시된 바와 같이, 다마시패턴(31)을 매립하는 비트라인(34)을 형성하며, 비트라인(34)은 도전막을 형성하는 것이 바람직하다. 이어서, 나머지 다마신패턴(34)을 매립하는 실링막(35)을 형성한다.
31 : 기판 32 : 하드마스크패턴
33 : 소자분리막 34 : 활성영역
35 : 트렌치 막 36 : 게이트전극
37 : 실링막 38 : 매립게이트
39 : 제1절연막 40: 비트라인하드마스크
41: 홈 42: 제2절연막
43 : 스토리지노드콘택홀 44 : 스토리지노드콘택플러그용 도전막
45 : 다마신패턴 46 : 비트라인스페이서
47 : 비트라인

Claims (9)

  1. 비트라인콘택노드와 스토리지노드콘택노드가 정의된 기판을 준비하는 단계;
    상기 기판 상에 머지된 스토리지노드콘택을 형성하는 단계;
    상기 머지된 스토리지노드콘택을 개별 스토리지노드콘택으로 분리시키면서 상기 비트라인콘택노드를 노출시키는 다마신패턴을 형성하는 단계;
    상기 스토리지콘택노드의 다마신패턴의 측벽에 산화공정을 실시하여 산화막을 형성하는 단계; 및
    상기 산화막을 포함한 상기 다마신패턴 내부에 비트라인을 형성하는 단계;
    를 포함하는 반도체장치 제조방법.
  2. 제1항에 있어서,
    상기 산화공정은 형성하는 단계는,
    건식산화공정, 습식산화공정, 라디칼산화공정, 플라즈마산화공정 또는 열처리공정 중에서 선택된 하나의 공정으로 진행하는 반도체장치 제조방법.
  3. 제2항에 있어서,
    상기 건식산화공정은 O2를 이용하여 진행하는 반도체장치 제조방법.
  4. 제2항에 있어서,
    상기 습식산화공정은 H20를 이용하여 진행하는 반도체장치 제조방법.
  5. 제2항에 있어서,
    상기 라디칼산화공정은 O2를 이용하여 진행하는 반도체장치 제조방법.
  6. 제2항에 있어서,
    상기 플라즈마산화공정은 O2 플라즈마를 이용하여 진행하는 반도체장치 제조 방법.
  7. 제2항에 있어서,
    상기 열처리공정은 O2 또는 O3를 이용하여 진행하는 반도체장치 제조방법.
  8. 제1항에 있어서,
    상기 산화공정을 실시한 이후에,
    상기 다마신패턴 양측벽에 비트라인스페이서를 형성하는 단계; 및
    상기 하드마스크패턴에 이온주입을 진행하는 단계
    를 더 포함하는 반도체장치 제조방법.
  9. 제1항에 있어서,
    상기 비트라인을 형성하는 단계는,
    상기 다마신패턴을 일부 매립하는 도전막을 형성하는 단계;
    나머지 상기 다마신패턴을 매립하는 실링막을 형성하는 단계
    를 더 포함하는 반도체장치 제조방법.
KR1020110018157A 2011-02-28 2011-02-28 반도체장치 제조방법 KR20120098295A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110018157A KR20120098295A (ko) 2011-02-28 2011-02-28 반도체장치 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110018157A KR20120098295A (ko) 2011-02-28 2011-02-28 반도체장치 제조방법

Publications (1)

Publication Number Publication Date
KR20120098295A true KR20120098295A (ko) 2012-09-05

Family

ID=47109376

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018157A KR20120098295A (ko) 2011-02-28 2011-02-28 반도체장치 제조방법

Country Status (1)

Country Link
KR (1) KR20120098295A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364484A (zh) * 2018-04-10 2019-10-22 华邦电子股份有限公司 半导体装置及其制造方法
US11417652B2 (en) 2018-04-26 2022-08-16 Samsung Electronics Co., Ltd. Semiconductor device with a contact plug adjacent a gate structure

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110364484A (zh) * 2018-04-10 2019-10-22 华邦电子股份有限公司 半导体装置及其制造方法
CN110364484B (zh) * 2018-04-10 2022-04-19 华邦电子股份有限公司 半导体装置及其制造方法
US11417652B2 (en) 2018-04-26 2022-08-16 Samsung Electronics Co., Ltd. Semiconductor device with a contact plug adjacent a gate structure

Similar Documents

Publication Publication Date Title
KR101164972B1 (ko) 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
KR100640653B1 (ko) 수직채널을 가진 반도체소자의 제조방법 및 이를 이용한반도체소자
KR20190087843A (ko) 반도체 장치
JP2007318068A (ja) 半導体素子のコンタクト形成方法
KR20120066787A (ko) 매립게이트를 구비한 반도체 장치 및 그 제조방법
KR20030003906A (ko) 반도체 소자의 콘택 형성방법 및 그에 따라 제조된 반도체메모리 소자
JP2001257325A (ja) 半導体記憶装置及びその製造方法
KR100702302B1 (ko) 반도체 소자의 제조 방법
KR101161741B1 (ko) 다마신비트라인을 구비한 반도체장치 제조 방법
KR20100092241A (ko) 반도체 소자의 제조방법.
KR20120098295A (ko) 반도체장치 제조방법
KR20090121475A (ko) 수직형 반도체 소자 및 그의 제조방법
US7179744B2 (en) Method for fabricating semiconductor device
KR20130022335A (ko) 다마신비트라인을 구비한 반도체장치 제조 방법
KR100319642B1 (ko) 트랜지스터 형성방법
KR20070001509A (ko) 반도체 소자의 플러그 형성 방법
KR101149053B1 (ko) 반도체 소자의 스토리지노드 콘택 형성방법
KR101031459B1 (ko) 반도체 소자 제조 방법
KR20080071345A (ko) 식각정지막을 갖는 반도체소자 및 그 제조방법.
KR20070063672A (ko) 반도체소자의 스토리지노드콘택 형성 방법
KR100832019B1 (ko) 반도체 소자의 스토리지노드 콘택 제조 방법
KR20120098296A (ko) 반도체장치 제조방법
KR101043364B1 (ko) 반도체 소자의 제조 방법
JP2015012120A (ja) 半導体装置の製造方法
KR20050079795A (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid