KR20130063089A - 반도체 소자의 트렌치 형성 방법 - Google Patents

반도체 소자의 트렌치 형성 방법 Download PDF

Info

Publication number
KR20130063089A
KR20130063089A KR1020110129409A KR20110129409A KR20130063089A KR 20130063089 A KR20130063089 A KR 20130063089A KR 1020110129409 A KR1020110129409 A KR 1020110129409A KR 20110129409 A KR20110129409 A KR 20110129409A KR 20130063089 A KR20130063089 A KR 20130063089A
Authority
KR
South Korea
Prior art keywords
etching
mask
trench
preliminary
forming
Prior art date
Application number
KR1020110129409A
Other languages
English (en)
Inventor
이희원
한창완
Original Assignee
현대자동차주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대자동차주식회사 filed Critical 현대자동차주식회사
Priority to KR1020110129409A priority Critical patent/KR20130063089A/ko
Publication of KR20130063089A publication Critical patent/KR20130063089A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로서, 트렌치 형성시 코너 핏 발생을 최소화할 수 있는 반도체 소자의 트렌치 형성 방법을 제공하는데 주된 목적이 있는 것이다. 상기한 목적을 달성하기 위해, 트렌치가 형성될 반도체 웨이퍼의 표면 부분에 트렌치가 형성될 영역의 중앙부분을 노출하도록 예비 식각 마스크를 형성하는 과정; 상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정; 예비 식각 마스크를 제거한 후 반도체 웨이퍼 표면에서 상기 예비 식각이 이루어진 부분을 포함하여 트렌치가 형성될 영역을 노출하도록 메인 식각 마스크를 형성하는 과정; 및 상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정;을 포함하는 반도체 소자의 트렌치 형성 방법이 개시된다.

Description

반도체 소자의 트렌치 형성 방법{Method for forming trench of semiconductor device}
본 발명은 반도체 소자의 트렌치 형성 방법에 관한 것으로서, 더욱 상세하게는 트렌치 형성시 코너 핏 발생을 최소화할 수 있는 반도체 소자의 트렌치 형성 방법에 관한 것이다.
반도체 소자를 제조하기 위한 반도체 공정 중에서 식각 공정으로 근래에 이온 에너지를 이용하여 화학적인 반응을 촉진하는 이온 식각(Ion Etching) 공정이 널리 이용되고 있다.
반도체 공정 중 종횡비가 높은 트렌치(Trench)의 형성이 필요한 경우가 많은데, SiC 기판을 이용한 MOSFET(Metal Oxide Semiconductor Field Effect Transistor), 특히 기존의 수평형 게이트 대신에 수직으로 트렌치를 형성하고 그 트렌치의 측면에 산화막을 성장시켜 수직형 게이트를 형성한 트렌치형 게이트를 사용하는 수직형 MOSFET이 대전류용 전력소자로 활용되고 있으며, 이러한 수직형 MOSFET은 대전류 및 고집적화에 유리한 소자이다.
이와 같은 수직형 MOSFET을 구현하기 위해서는 반도체 기판에 적합한 형태로 트렌치를 형성시키는 식각 기술이 필요하다.
즉, 높은 전류밀도를 갖는 수직형 전력 반도체를 제조하기 위해 높은 종횡비의 트렌치를 형성시켜야 하고, 전계 집중을 막고 안정적인 전계 형성을 위해서는 벽면의 기울기가 수직에 가깝고 바닥면은 편평한 U자형의 트렌치를 형성하는 것이 필요하다.
하지만 이온 식각의 경우 이온이 가속되어 내려오는 면과 실제 가공이 일어나는 표면의 각도가 달라 전달되는 에너지의 분포가 다르게 나타나고, 이에 단순하게 가공을 진행하면 도 1에 나타낸 바와 같이 트렌치의 모서리 부위가 깊게 파이는 코너 핏(Corner Pit) 현상이 발생하게 된다.
식각 공정 중 트렌치의 모서리 부위는 건식 속도가 빨라 핏이 형성되기 쉬우며, 핏 부위에 전계 집중 현상이 발생하는 경우 높은 전계로 인해 산화막의 파괴를 유발하여 소자의 성능을 저하시키게 된다.
이러한 현상은 가공하는 장비에 따라 더욱 심화되기도 하고 완화되기도 하는데, 이온의 충돌에 의한 에너지 전파가 선형적이지 않기 때문에 특이점이 발생하게 되고, 그 특이점이 성장하는 문제가 있다.
이를 해결하기 위해 여러 가스를 번갈아가면서 공급하고 보호가스를 사용하는 등의 방법을 통하여 코너 핏을 완화해보려는 시도가 있었지만, 코너 핏 현상을 줄이는데 미흡한 면이 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 창출한 것으로서, 트렌치 형성시 코너 핏 발생을 최소화할 수 있는 반도체 소자의 트렌치 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위해, 본 발명은, 트렌치가 형성될 반도체 웨이퍼의 표면 부분에 트렌치가 형성될 영역의 중앙부분을 노출하도록 예비 식각 마스크를 형성하는 과정; 상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정; 예비 식각 마스크를 제거한 후 반도체 웨이퍼 표면에서 상기 예비 식각이 이루어진 부분을 포함하여 트렌치가 형성될 영역을 노출하도록 메인 식각 마스크를 형성하는 과정; 및 상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정;을 포함하는 반도체 소자의 트렌치 형성 방법을 제공한다.
그리고, 본 발명은, 다른 실시예로서, 반도체 웨이퍼의 표면에 트렌치가 형성될 영역의 중앙부분을 노출하는 예비 식각 마스크와, 상기 중앙부분을 포함하여 트렌치가 형성될 영역을 노출하는 메인 식각 마스크를 적층 구조로 형성하는 과정; 상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정; 및 예비 식각 마스크를 제거한 후 상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정;을 포함하는 반도체 소자용 트렌치 형성 방법을 제공한다.
이에 따라, 본 발명에 따른 반도체 소자의 트렌치 형성 방법에 의하면, 예비 식각 공정과 메인 식각 공정으로 이루어지는 2중 식각 공정에 의해 트렌치를 형성함으로써 코너 핏이 없는 안정적인 U자형 트렌치를 형성하는 것이 가능하다.
즉, 예비 식각 공정을 통해 트렌치 형성 영역의 중앙부분을 선 가공한 후 선 가공된 부분을 메인 식각 공정을 통해 추가로 가공함으로써 급격한 가공 증가 영역을 만들지 않고 부드러운 형상의 트렌치를 형성할 수 있게 된다.
도 1은 종래의 트렌치 형성 과정에서 발생하는 코너 핏을 보여주는 도면이다.
도 2는 본 발명에 따른 트렌치 형성 과정을 나타내는 공정도이다.
도 3은 본 발명에 따른 트렌치 형성 과정의 다른 실시예를 나타내는 공정도이다.
도 4는 본 발명에 의해 형성된 반도체 소자용 트렌치를 나타내는 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다.
본 발명에서는 코너 핏(Corner Pit)이 없는 안정적인 U자형 트렌치 형성을 위하여 2중 식각 방식이 적용된다.
도 2는 본 발명의 일 실시예에 따른 트렌치 형성 과정을 나타내는 공정도로서, SiC 반도체 웨이퍼(SiC Epi Wafer)(10)를 이용한 수직형 MOSFET의 제조 공정 중 본 발명에서 제시하는 2중 식각 방식의 공정을 이용하여 종횡비가 높은 트렌치(15)를 형성하는 과정을 예시한 도면이다.
도 2에 예시된 SiC 반도체 웨이퍼(10)에서, 도면부호 11은 N+ 기판을, 도면부호 12는 N- 에피층을, 도면부호 13은 P 베이스층을, 도면부호 14는 N+ 소스 영역을 나타내며, 도면부호 15는 소스 영역(14)과 베이스층(13)을 관통하여 에피층(12)의 일부 영역까지 소정 깊이로 형성되는 트렌치를 나타낸다.
도 3은 본 발명의 다른 실시예에 따른 트렌치 형성 과정을 나타내는 공정도로서, 후술하는 제5실시예의 공정을 나타내는 도면이고, 도 4는 제5실시예의 공정에 의해 형성된 트렌치를 나타낸다.
본 발명은 예비 식각 공정과 메인 식각 공정으로 이루어지는 2중 식각 공정에 의해 트렌치를 형성하는 것에 주된 특징이 있는 것이며, 예비 식각 공정을 통해 웨이퍼 표면 부분에서 트렌치 형성 영역(트렌치가 형성될 영역)의 중앙부분을 선 가공한 후, 선 가공된 부분을 메인 식각 공정을 통해 추가로 가공하여, 급격한 가공 증가 영역을 만들지 않고 도 4에 나타낸 바와 같이 부드러운 형상의 트렌치를 형성할 수 있도록 한 것이다.
이러한 본 발명의 트렌치 형성 방법은 예비 식각 공정 및 메인 식각 공정과 더불어, 반도체 웨이퍼(10)에 상기 예비 및 메인의 이방성 식각을 할 때 사용할 예비 식각 마스크와 메인 식각 마스크를 형성하는 과정을 포함하여 이루어진다.
이러한 본 발명의 실시예에 대해 설명하면 다음과 같다.
도 2는 제2실시예를 나타내는 도면으로, 제1실시예는 제2실시예와 비교할 때 도 2에 나타낸 산화막 및 산화물 마스크를 사용하지 않는 점의 차이만 있으므로, 당업자라면 도 2를 참조하는 경우 아래의 제1실시예에 대한 설명이 충분히 이해될 수 있을 것이다.
제1 및 제2실시예
반도체 웨이퍼(10)를 클리닝(Cleaning)한 후, 웨이퍼 표면에 포토레지스트(Photoresist, 이하 'PR'이라 함)를 사용하여 예비 식각 마스크(22)를 형성하고, 이를 마스크로 사용하여 웨이퍼 표면에 대한 예비 식각을 수행한다(도 2의 (b) 참조).
상기 예비 식각 공정은 예비 식각 마스크(22)가 형성된 웨이퍼 표면에 대해 건식 식각 공정을 진행하는 것으로 실시될 수 있다.
이때, 예비 식각 마스크(22)는, 포지티브(Positive) PR(예, AZ 계열)을 반도체 웨이퍼(10)의 표면에 2 ~ 3 ㎛의 두께로 코팅한 후, 포토 마스크를 통해 통과된 빛에 의해 PR층을 원하는 형상(불필요한 부분이 제거된 형상)으로 패터닝하는 사진식각 공정(포토리소그래피 공정)을 실시하여 형성할 수 있다(PR 마스크로 형성함).
또한 건식 식각 공정(예비 식각 공정)으로는 플라즈마 이온 식각 공정이 이용될 수 있으며, 그 예로 유도 결합 플라즈마(Inductive Coupled Plasma, ICP) 반응 이온 식각(ICP-RIE) 공정이 이용될 수 있다.
상기 건식 식각 공정에서, F 계열, Cl 계열, Br 계열의 식각 가스를 반응기 내 50 ~ 150 sccm의 유량으로 공급하고, 반응기 내 작동 압력(Etch Working Pressure)은 15 mTorr로 유지한 상태에서, DC 바이어스 전력(Bias Power)을 50 ~ 30 W로 인가하는 동시에 유도 결합 플라즈마 전력(ICP Coil Power)을 200 ~ 2000 W 수준으로 인가하여 식각을 진행한다.
이때, 식각 가스로는 불소(F) 계열인 SF6, CHF3, CF4, C2F6, NF3, 염소(Cl) 계열인 BCl3, Cl2, 브롬(Br) 계열인 HBr, IBr 등의 식각 가스가 모두 사용 가능하다.
또한 트렌치 형성을 위한 1차 식각 깊이, 즉 예비 식각의 깊이는 메인 식각 공정에서 목표로 하는 깊이, 즉 최종 형성하고자 하는 트렌치 형성 깊이의 5 ~ 20 %에 해당하는 깊이로 식각을 수행한다.
여기서, 예비 식각의 깊이를 메인 식각의 깊이 5 % 미만으로 설정하는 경우 메인 식각 후 코너 핏이 발생할 수 있으므로 트렌치 내 코너 핏 발생을 방지하고자 하는 본 발명의 목적 달성에 미흡함이 있으며, 20 %를 초과하여 식각하는 경우 최종적으로 형성된 트렌치에서 중앙부분이 과도하게 식각되는 문제가 발생하므로 바람직하지 않다.
최종의 트렌치에서 중앙부분이 과도하게 식각되면 전계가 집중되는 부위가 오히려 더 늘어나는 형태가 되기 때문에 중앙부분이 더 식각 되지 않도록 식각률을 정확하게 제어할 필요가 있다.
또한 웨이퍼 표면에서 예비 식각 마스크(22)에 의해 노출되는 부분, 즉 예비 식각될 웨이퍼 표면의 영역은, 이후 메인 식각 공정에서 식각될 웨이퍼 표면의 영역, 즉 트렌치가 형성될 영역의 중앙부분이 되도록 한다.
또한 위의 실시예(제1실시예)에서 예비 식각 마스크로 PR 마스크(22)를 사용하였으나, 산화물 마스크(21)와 PR 마스크(22)가 조합된 예비 식각 마스크를 사용하는 것도 실시 가능하다(제2실시예).
즉, PR을 코팅하기 전에 산화막을 먼저 증착 형성한 후 PR을 코팅하고, 이어 사진식각 공정을 통해 코팅된 PR층을 패터닝한 다음, PR 마스크(22)에 의해 노출된 산화막 부분을 등방성 습식 식각 공정을 통해 패터닝하여 산화막 마스크(21)를 형성한다.
이에 하측의 산화물 마스크(21)와 상측의 PR 마스크(22)가 적층 조합된 예비 식각 마스크가 완성될 수 있다.
이때, 산화막은 SiO2 박막이 될 수 있고, SiO2 박막 형성은 화학기상증착 등 SiO2 박막을 형성할 수 있는 공지된 방법이 이용될 수 있는바, 예를 들면 반도체 웨이퍼 표면에 PECVD(Plasma-enhanced chemical vapor deposition) 방법을 이용하여 0.2 ~ 0.4 ㎛ 두께의 SiO2 박막을 형성할 수 있다.
PR층의 패터닝 후 SiO2 박막을 패터닝하는데 사용되는 식각 용액으로는 불산(HF)이 사용될 수 있으며, 웨이퍼를 불산에 디핑(dipping)하여 패터닝함으로써 예비 식각 마스크를 완성한다.
또한 후속의 예비 식각시 깊이를 최종 형성하고자 하는 트렌치 형성 깊이의 5 ~ 20 %로 만들기 위해, PR층을 패터닝하여 형성한 PR 마스크(22)와, 산화막을 패터닝하여 형성한 산화물 마스크(21)의 노출 폭(개구 선폭)(마스크에서 패터닝에 의해 제거된 부분의 폭, 즉 CD 폭)은, 최종 형성하고자 하는 트렌치 형성 깊이의 10 ~ 15 % 정도의 좁은 폭으로 설정하는 것이 바람직하다.
이와 같이 예비 식각 마스크를 형성하고 나면, 전술한 바와 같이 예비 식각 마스크에 의해 노출된 웨이퍼 표면 부분을 소정 깊이로 건식 식각하는 예비 식각을 수행하고(도 2의 (b) 참조), 이어 예비 식각 마스크를 제거한다.
예비 식각 공정을 진행한 후에는 예비 식각을 마친 웨이퍼 표면에 메인 식각 마스크(23,24)를 형성하고, 이어 최종의 트렌치(15)를 형성하기 위한 추가적인 식각 공정, 메인 식각 공정을 실시한다(후술하는 메인 식각 마스크 형성 및 메인 식각 공정은 제1실시예와 제2실시예가 동일함).
메인 식각 마스크(23,24)는 금속 마스크가 될 수 있으며, 예비 식각된 부분을 포함하여 웨이퍼 표면의 트렌치(15)가 형성될 영역을 노출시키도록 형성된다.
상기 메인 식각 마스크는 PR을 이용한 리프트오프(Lift-off) 공정을 통하여 형성할 수 있는데, 먼저 예비 식각이 이루어진 웨이퍼 표면에 PR을 사용하여 PR 마스크를 형성한다.
이때, 메인 식각 마스크의 PR 마스크는, 네커티브(Negative) PR(예, SU-8 계열)을 코팅한 후 PR층을 원하는 형상(불필요한 부분이 제거된 형상)으로 패터닝하는 사진식각 공정(포토리소그래피 공정)을 실시하여 형성할 수 있다.
이어 PR 마스크에 금속 마스크로 사용될 금속 박막을 적층 형성한 후, 리프트오프하여 PR 마스크와 불필요한 금속 박막 부분을 제거하는 동시에 마스크 부분만 남도록 한다.
예컨대, Ti을 200 ~ 500 Å의 두께로 증착하고, 이어 Ni을 1000 ~ 2000 Å의 두께로 증착한 후, 리프트오프 방법으로 금속 마스크(23: Ti 마스크, 24: Ni 마스크)를 형성한다(도 2의 (c) 참조).
이렇게 메인 식각 마스크로서 금속 마스크(23,24)를 형성하고 나면, 이방성 식각 공정을 통해 최종의 트렌치(15)를 형성한다.
이때, 예비 식각된 부분을 포함하여 웨이퍼 표면의 트렌치가 형성될 영역이 메인 식각 마스크(23,24)에 의해 노출되어 있으므로, 메인 식각 마스크에 의해 노출된 부분을 원하는 목표 깊이만큼 추가로 식각하는 메인 식각을 수행하여 최종의 트렌치(15)를 형성하게 된다(도 2의 (d) 참조).
메인 식각 공정은 건식 식각 공정으로 수행될 수 있는데, 예비 식각 공정과 동일한 방법으로 진행하는 것이 가능하며, 플라즈마 이온 식각 공정으로 진행될 수 있다.
플라즈마 이온 식각(ICP-RIE) 공정에서, F 계열, Cl 계열, Br 계열의 식각 가스를 반응기 내 50 ~ 150 sccm의 유량으로 공급하고, 반응기 내 작동 압력(Etch Working Pressure)은 15 mTorr로 유지한 상태에서, DC 바이어스 전력(Bias Power)을 50 ~ 30 W로 인가하는 동시에 유도 결합 플라즈마(Inductive Coupled Plasma, ICP) 전력(ICP Coil Power)을 200 ~ 2000 W 수준으로 인가하여 트렌치 목표 깊이로 식각을 진행한다.
이때, 식각 가스로는 불소(F) 계열인 SF6, CHF3, CF4, C2F6, NF3, 염소(Cl) 계열인 BCl3, Cl2, 브롬(Br) 계열인 HBr, IBr 등의 식각 가스가 모두 사용 가능하다.
이와 같이 본 발명에서는 특정 영역의 트렌치를 형성하는 과정에서 예비 식각을 통해 중앙부분을 사전 가공한 후, 메인 식각을 통해 전체적으로 트렌치 영역을 식각하여 최종의 트렌치를 완성하는바, 트렌치의 모서리 부분에서 빠른 식각이 이루어짐으로써 나타나는 코너 핏 현상을 방지할 수 있다.
상기한 2중 식각 공정에서 예비 식각 공정은 웨이퍼 표면에서 트렌치가 형성될 영역의 중앙부분, 즉 메인 식각될 영역의 중앙부분을 선 가공하기 위한 것이다.
따라서, 예비 식각 마스크는 트렌치 영역의 내부만을 식각할 수 있도록 CD(Critical Dimension)가 상대적으로 작은 마스크 구조를 가져야 하고, 반면 메인 식각 마스크는 트렌치 영역을 전체적으로 식각할 수 있도록 상대적으로 CD가 큰 마스크 구조를 가져야 한다.
한편, 각각의 마스크를 사용하여 예비 식각과 메인 식각을 수행하는 다른 실시예에 대해 설명하면 다음과 같다.
제3실시예
상술한 제2실시예와 같이 반도체 웨이퍼에 산화막을 먼저 증착 형성한 후 PR을 코팅하고, 이어 사진식각 공정을 통해 코팅된 PR층을 먼저 패터닝한 다음, 상기 산화막을 건식 식각 공정을 통해 패터닝하여 예비 식각 마스크(21,22)를 완성한다.
이때, 산화막은 SiO2 박막이 될 수 있고, SiO2 박막 형성은 화학기상증착 등 SiO2 박막을 형성할 수 있는 공지된 방법이 이용될 수 있는바, 예를 들면 반도체 웨이퍼 표면에 PECVD(Plasma-enhanced chemical vapor deposition) 방법을 이용하여 0.2 ~ 0.4 ㎛ 두께의 SiO2 박막을 형성할 수 있다.
제3실시예에서 산화막의 패터닝을 건식 식각 공정으로 패터닝하는 것을 제외한 나머지 공정은 제2실시예와 동일하다.
즉, 플라즈마 이온 식각(ICP-RIE) 공정으로 산화막을 패터닝할 수 있는데, 플라즈마 이온 식각 공정에서, F 계열, Cl 계열, Br 계열의 식각 가스를 반응기 내 50 ~ 150 sccm의 유량으로 공급하고, 반응기 내 작동 압력(Etch Working Pressure)은 15 mTorr로 유지한 상태에서, DC 바이어스 전력(Bias Power)을 50 ~ 30 W로 인가하는 동시에 유도 결합 플라즈마(Inductive Coupled Plasma, ICP) 전력(ICP Coil Power)을 200 ~ 2000 W 수준으로 인가하여 패터닝을 한다.
결국, 제2실시예와 마찬가지로 하측의 산화물 마스크(21)와 상측의 PR 마스크(22)가 적층 조합된 예비 식각 마스크가 완성될 수 있다(도 2의 (b) 참조).
이와 같이 산화막의 패터닝이 완료되면, 제1실시예 및 제2실시예와 동일한 과정으로 예비 식각을 실시하며(도 2의 (b) 참조), 이후 메인 식각 마스크의 형성 과정(도 2의 (c) 참조)과 메인 식각 공정(도 2의 (d) 참조)을 동일하게 진행하여 트렌치(15)를 형성한다.
다음으로, 각각의 마스크를 사용하여 예비 식각과 메인 식각을 수행하는 또 다른 실시예에 대해 설명하면 다음과 같다.
제4실시예
제4실시예에서는 메인 식각 마스크를 형성하는 방법과 동일한 방법으로 예비 식각 마스크를 형성하며, 여기서 예비 식각 마스크의 형성 과정과 메인 식각 마스크의 형성 과정은 제1 내지 제3실시예의 메인 식각 마스크의 형성 과정과 동일한 방법이 적용될 수 있다.
즉, 제1 내지 제3실시예의 메인 식각 마스크 형성 방법과 동일한 방법으로 예비 식각 마스크를 형성하고, 이어 예비 식각 공정을 실시한 후, 동일한 방법으로 메인 식각 마스크를 형성하고, 이어 메인 식각 공정을 실시하는 것이다.
단, 완성된 예비 식각 마스크에서 노출되는 웨이퍼 표면 부분이 메인 식각 공정에서 식각될 영역의 중앙부분이 될 수 있도록 한다.
예비 식각 공정에서 식각되는 영역이 제1 내지 제3실시예와 마찬가지로 웨이퍼 표면에서 트렌치가 형성될 영역의 중앙부분이 되도록 하는 것이며, 이는 도 2(제2실시예를 도시한 것임)에 나타낸 바와 같다.
또한 제1 내지 제3실시예와 마찬가지로 예비 식각 공정과 메인 식각 공정에서 동일한 건식 식각(플라즈마 이온 식각) 방법으로 웨이퍼를 식각하되, 예비 식각과 메인 식각의 식각 면적과 깊이는 달리하며, 예비 식각 공정의 식각 깊이는 전술한 바와 같이 목표로 하는 트렌치 형성 깊이의 5 ~ 20 %가 되도록 한다.
한편, 상술한 제1 내지 제4실시예는 예비 식각 마스크를 형성한 후 예비 식각 공정을 실시하고 예비 식각된 부분(또는 예비 식각 마스크의 패턴)을 기준으로 얼라인(align)하여 메인 식각 공정을 위한 메인 식각 마스크를 형성하는 실시예로, 이에 비해 얼라인이 불필요한 실시예(제5실시예 ~ 제6실시예)에 대해 설명하면 다음과 같다.
기본적으로, 하기 실시예의 트렌치 형성 방법은, 반도체 웨이퍼의 표면에 트렌치가 형성될 영역의 중앙부분을 노출하는 예비 식각 마스크와, 상기 중앙부분을 포함하여 트렌치가 형성될 영역을 노출하는 메인 식각 마스크를 적층 구조로 형성하는 과정; 상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정; 및 예비 식각 마스크를 제거한 후 상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정을 포함하여 이루어진다.
제5실시예
먼저, 반도체 웨이퍼(10)를 클리닝한 후, 도 3에 나타낸 바와 같이, 웨이퍼 표면에 리프트오프 레지스트(Lift-of Resist, 이하 'LOR'이라 함)를 소정 두께, 예컨대 0.5 ~ 2 ㎛의 두께로 기판에 코팅하여 LOR 코팅층(25)을 형성한다.
이어 LOR 코팅층(25) 위에 소정 두께, 예컨대 2 ~ 3 ㎛의 두께로 포지티브 PR을 코팅하여 PR층(26)을 형성한 후(도 3의 (a)) 패터닝하여 PR 마스크(26a)를 형성한다(도 3의 (b)).
이때, 사진식각 공정을 통해 LOR 코팅층(25) 위에 형성된 PR층(26)을 패터닝하여 PR 마스크(26a)를 형성하는데, 예비 식각이 이루어질 부분에서 PR층이 제거될 수 있도록 상대적으로 작은 CD만큼을 패터닝한다.
즉, 예비 식각이 이루어질 부분을 노출시키도록 PR 마스크(26a)를 형성하는 것이며, 상기 PR 마스크(26a)는 예비 식각 공정의 마스크, 즉 예비 식각 마스크로 사용된다.
상기 PR 마스크(26a)를 형성함에 있어서, 패터닝에 의해 제거되는 CD 영역 부분은 웨이퍼(10)에 대한 예비 식각이 이루어지는 부분이며, 이와 같이 예비 식각이 이루어지는 부분이 트렌치(15)가 형성될 영역의 중앙부분, 즉 메인 식각이 이루어지는 부분의 중앙부분이 될 수 있도록 한다.
상기와 같이 예비 식각 마스크, 즉 PR 마스크(26a)를 형성하고 나면, 이를 메인 식각 마스크를 형성하기 위한 마스크로도 사용하는데, 즉 웨이퍼(10)를 LOR 리무버(Remover)에 담가서 PR 마스크(26a) 밑에 위치한 LOR 코팅층(25)을 트렌치(15)가 형성될 영역, 즉 메인 식각이 이루어질 영역만큼(PR 마스크에 비해 상대적으로 큰 CD만큼)을 부분적으로 제거한다(도 3의 (c)).
즉, 웨이퍼(10)를 LOR 리무버에 담가서 PR 마스크(26a)보다 넓은 선폭을 가지도록 LOR 코팅층(25)을 부분적으로 제거하여(Overdevelop) LOR 마스크(25a)를 형성하며, 이렇게 넓은 선폭으로 패터닝된 LOR 마스크(25a)는 메인 식각 공정의 마스크(메인 식각 마스크)로 사용하게 된다.
상기 LOR 및 LOR 리무버는 반도체 공정에서 사용되고 있는 공지된 것 중 어느 하나를 선택하여 사용할 수 있다.
상기와 같이 LOR 마스크(25a)를 형성하고 나면, PR 마스크(26a)에 의해 노출된 부분을 통하여 제1 내지 제4실시예와 동일한 방법으로 예비 식각 공정을 수행하며, 이를 통해 최종 형성될 트렌치(15)의 중앙부분을 예비 식각한다(도 3의 (d)).
이러한 예비 식각 공정을 거치게 되면, 웨이퍼 표면 부분에서 PR 마스크(26a)에 의해 노출된 좁은 CD 영역만이 먼저 예비 식각되고, 예비 식각되는 영역의 면적과 깊이에 대해서는 제1 내지 제4실시예서 설명한 바와 차이가 없다.
상기와 같이 예비 식각 공정을 실시하고 나면, PR 마스크(예비 식각 마스크)(26a)를 제거하는데, PR 마스크(26a)를 제거하게 되면 넓은 CD를 갖는 LOR 마스크(25a)만 남게 되고, 이 LOR 마스크(25a)를 메인 식각 마스크로 사용하여 메인 식각 공정을 실시한다(도 3의 (e)).
이때, LOR 마스크(25a)를 사용하여 제1 내지 제4실시예와 동일한 방법으로 메인 식각 공정을 실시하며, 트렌치 내부 영역을 전체적으로 식각하여 트렌치(15)를 완성한다.
상술한 제5실시예에서는, 예비 식각 마스크를 형성한 후 예비 식각 공정을 실시하고 예비 식각된 부분(또는 예비 식각 마스크의 패턴)을 기준으로 얼라인(align)하여 메인 식각 공정을 위한 메인 식각 마스크를 형성하는 제1 내지 제4실시예에 비해, 얼라인을 정확히 해야 하는 어려움이 해소될 수 있다.
제6실시예
반도체 웨이퍼(10)를 클리닝한 후, 웨이퍼 표면에 산화막(도 3에서 도면부호 25에 해당함)을 소정 두께로 기판에 증착한다.
여기서, 산화막은 SiO2 박막이 될 수 있고, SiO2 박막 형성은 화학기상증착 등 SiO2 박막을 형성할 수 있는 공지된 방법이 이용될 수 있는바, 예를 들면 반도체 웨이퍼 표면에 PECVD(Plasma-enhanced chemical vapor deposition) 방법을 이용하여 0.2 ~ 0.4 ㎛ 두께의 SiO2 박막을 형성할 수 있다.
이어 산화막 위에 소정 두께, 예컨대 2 ~ 3 ㎛의 두께로 포지티브 PR을 코팅하여 PR층(26)을 형성한 후(도 3의 (a)) 패터닝하여 제5실시예와 같이 PR 마스크(26a)를 형성하며(도 3의 (b)), 상기 PR 마스크(26a)는 예비 식각 마스크로 사용하게 된다.
이어 웨이퍼(10)를 불산과 같은 식각 용액에 담가서 PR 마스크(26a)보다 넓은 선폭을 가지도록 산화막(25)을 부분적으로 제거하여(Over Etch) 산화물 마스크(도 3에서 도면부호 25a에 해당함)를 형성하며(도 3의 (c)), 이렇게 넓은 선폭으로 패터닝된 산화물 마스크(25a)는 제5실시예의 LOR 마스크와 마찬가지로 메인 식각 마스크로 사용하게 된다.
이와 같이 제6실시예에서는 메인 식각 마스크로 산화물 마스크를 사용하는 점에서 차이가 있으며, 이를 제외한 나머지 공정은 제5실시예와 차이가 없다.
상기와 같이 산화물 마스크(25a)를 형성하고 나면, 제5실시예와 동일한 방법으로 예비 식각 공정(도 3의 (d))과 메인 식각 공정(PR 마스크, 즉 예비 식각 마스크 제거 후 실시)을 진행하여 트렌치(15)를 완성하게 된다(도 3의 (e)).
상술한 제6실시예에서도 제1 내지 제4실시예에 비해 얼라인의 어려움이 없이 용이하게 공정을 진행할 수 있는 이점이 있다.
이상으로 본 발명의 실시예에 대해 상세히 설명하였는바, 본 발명의 권리범위는 상술한 실시예에 한정되지 않으며, 다음의 특허청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 포함된다.
10 : 반도체 웨이퍼 15 : 트렌치
21 : 산화물 마스크 22 : PR 마스크
23 : Ti 마스크 24 : Ni 마스크
25a : 금속 마스크 26a : PR 마스크

Claims (16)

  1. 트렌치가 형성될 반도체 웨이퍼의 표면 부분에 트렌치가 형성될 영역의 중앙부분을 노출하도록 예비 식각 마스크를 형성하는 과정;
    상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정;
    예비 식각 마스크를 제거한 후 반도체 웨이퍼 표면에서 상기 예비 식각이 이루어진 부분을 포함하여 트렌치가 형성될 영역을 노출하도록 메인 식각 마스크를 형성하는 과정; 및
    상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정;
    을 포함하는 반도체 소자의 트렌치 형성 방법.
  2. 청구항 1에 있어서,
    상기 예비 식각 마스크는 반도체 웨이퍼 표면에 포토레지스트를 코팅한 후 사진식각 공정을 실시하여 형성되는 포토레지스트 마스크인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  3. 청구항 1에 있어서,
    상기 예비 식각 마스크를 형성하는 과정은,
    반도체 웨이퍼 표면에 산화막을 증착 형성하는 단계;
    상기 산화막 위에 포토레지스트를 코팅한 후 사진식각 공정을 실시하여 포토레지스트 마스크를 형성하는 단계; 및
    상기 포토레지스트 마스크에 의해 노출된 산화막 부분을 식각 공정을 통해 패터닝하여 산화물 마스크를 형성하는 단계;
    를 포함하여 구성되는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  4. 청구항 3에 있어서,
    상기 포토레지스트 마스크와 산화물 마스크의 개구 선폭은 트렌치 형성 깊이의 10 ~ 15 %로 설정하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  5. 청구항 3에 있어서,
    상기 노출된 산화막 부분을 패터닝하기 위한 식각 공정은 식각 용액을 이용한 습식 식각 공정 또는 플라즈마 이온 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  6. 청구항 1에 있어서,
    상기 예비 식각 마스크는 반도체 웨이퍼 표면에 대해 포토레지스트를 이용한 리프트오프 공정을 실시하여 형성한 금속 마스크인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  7. 청구항 1에 있어서,
    상기 1차 식각 깊이는 메인 식각에서 목표로 하는 트렌치 형성 깊이의 5 ~ 20 %로 설정하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  8. 청구항 1에 있어서,
    상기 예비 식각은 플라즈마 이온 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  9. 청구항 1 또는 청구항 8에 있어서,
    메인 식각은 플라즈마 이온 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  10. 청구항 1에 있어서,
    상기 메인 식각 마스크는 예비 식각이 이루어진 반도체 웨이퍼 표면에 대해 포토레지스트를 이용한 리프트오프 공정을 실시하여 형성한 금속 마스크인 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  11. 반도체 웨이퍼의 표면에 트렌치가 형성될 영역의 중앙부분을 노출하는 예비 식각 마스크와, 상기 중앙부분을 포함하여 트렌치가 형성될 영역을 노출하는 메인 식각 마스크를 적층 구조로 형성하는 과정;
    상기 예비 식각 마스크에 의해 노출된 반도체 웨이퍼 표면 부분에 대해 설정된 1차 식각 깊이로 예비 식각을 실시하는 과정; 및
    예비 식각 마스크를 제거한 후 상기 메인 식각 마스크에 의해 노출된 반도체 웨이퍼 부분에 대해 설정된 트렌치 형성 깊이로 추가적인 메인 식각을 실시하여 트렌치를 형성하는 과정;
    을 포함하는 반도체 소자용 트렌치 형성 방법.
  12. 청구항 11에 있어서,
    상기 예비 식각 마스크와 메인 식각 마스크를 적층 구조로 형성하는 과정은,
    반도체 웨이퍼 표면에 리프트오프 레지스트를 코팅하는 단계;
    상기 리프트오프 레지스트의 코팅층 위에 포토레지스트를 코팅한 후 사진식각 공정을 실시하여 포토레지스트 마스크를 상기 예비 식각 마스크로서 형성하는 단계; 및
    상기 반도체 웨이퍼를 리무버에 담가 포토레지스트 마스크 밑에 위치한 리프트오프 레지스트의 코팅층을 부분적으로 제거함으로써 금속 마스크를 상기 메인 식각 마스크로서 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자용 트렌치 형성 방법.
  13. 청구항 11에 있어서,
    상기 예비 식각 마스크와 메인 식각 마스크를 적층 구조로 형성하는 과정은,
    반도체 웨이퍼 표면에 산화막을 적층 형성하는 단계;
    상기 산화막 위에 포토레지스트를 코팅한 후 사진식각 공정을 실시하여 포토레지스트 마스크를 상기 예비 식각 마스크로서 형성하는 단계; 및
    상기 포토레지스트 마스크 밑에 위치한 산화막을 식각 용액을 이용하여 부분적으로 식각 처리함으로써 산화물 마스크를 상기 메인 식각 마스크로서 형성하는 단계;
    를 포함하는 것을 특징으로 하는 반도체 소자용 트렌치 형성 방법.
  14. 청구항 11에 있어서,
    상기 1차 식각 깊이는 메인 식각에서 목표로 하는 트렌치 형성 깊이의 5 ~ 20 %로 설정하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  15. 청구항 11에 있어서,
    상기 예비 식각은 플라즈마 이온 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
  16. 청구항 11 또는 청구항 15에 있어서,
    메인 식각은 플라즈마 이온 식각 공정으로 실시하는 것을 특징으로 하는 반도체 소자의 트렌치 형성 방법.
KR1020110129409A 2011-12-06 2011-12-06 반도체 소자의 트렌치 형성 방법 KR20130063089A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110129409A KR20130063089A (ko) 2011-12-06 2011-12-06 반도체 소자의 트렌치 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110129409A KR20130063089A (ko) 2011-12-06 2011-12-06 반도체 소자의 트렌치 형성 방법

Publications (1)

Publication Number Publication Date
KR20130063089A true KR20130063089A (ko) 2013-06-14

Family

ID=48860538

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110129409A KR20130063089A (ko) 2011-12-06 2011-12-06 반도체 소자의 트렌치 형성 방법

Country Status (1)

Country Link
KR (1) KR20130063089A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015002725A1 (en) * 2013-07-02 2015-01-08 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and smooth sidewall
CN104465339A (zh) * 2013-09-13 2015-03-25 现代自动车株式会社 半导体器件的制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015002725A1 (en) * 2013-07-02 2015-01-08 Applied Materials, Inc. Laser scribing and plasma etch for high die break strength and smooth sidewall
CN105359256A (zh) * 2013-07-02 2016-02-24 应用材料公司 用于高管芯破裂强度和平滑的侧壁的激光划片和等离子体蚀刻
CN104465339A (zh) * 2013-09-13 2015-03-25 现代自动车株式会社 半导体器件的制造方法
US9171930B2 (en) 2013-09-13 2015-10-27 Hyundai Motor Company Method of manufacturing semiconductor device
CN104465339B (zh) * 2013-09-13 2017-07-11 现代自动车株式会社 半导体器件的制造方法

Similar Documents

Publication Publication Date Title
TW495868B (en) Method of reducing RIE lag for deep trench silicon etching
TWI609423B (zh) Etching method for controlling shallow trench depth micro-loading effect
TWI261864B (en) Recess gate and method for fabricating semiconductor device with the same
JPH1092798A (ja) 単結晶シリコンのエッチング方法
JP2014209622A5 (ko)
KR100607326B1 (ko) 반도체 소자의 제조방법
TW200818310A (en) Method for fabricating semiconductor device including recess gate
TWI400752B (zh) 在基板中形成深溝槽之方法
CN110211919B (zh) 浅沟槽隔离结构的形成方法及半导体器件的形成方法
JP2008135534A (ja) 有底の溝を有する半導体基板の製造方法
CN110875575B (zh) 一种半导体激光器窄脊条结构的制作方法
KR20050016077A (ko) 고유전율 막의 정확한 패터닝
KR20130063089A (ko) 반도체 소자의 트렌치 형성 방법
US7541255B2 (en) Method for manufacturing semiconductor device
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
WO2022088733A1 (zh) 半导体结构的形成方法
CN111048414B (zh) 一种沟槽刻蚀及侧壁粗化方法和发光二极管
KR100769142B1 (ko) 반도체 소자 형성방법
KR100862315B1 (ko) 마스크 리워크 방법
CN105097494B (zh) 刻蚀方法
CN114121639A (zh) 一种圆滑沟槽的制作方法及圆滑沟槽结构
JP2008186991A (ja) エッチング方法及びエッチング装置
CN104637808B (zh) 一种解决底切问题的刻蚀方法
KR101347149B1 (ko) 건 다이오드 제작을 위한 건습식 병행 식각 공정 방법
CN110690112A (zh) 利用反向间距加倍工艺形成表面平坦化结构及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application