CN111048414B - 一种沟槽刻蚀及侧壁粗化方法和发光二极管 - Google Patents

一种沟槽刻蚀及侧壁粗化方法和发光二极管 Download PDF

Info

Publication number
CN111048414B
CN111048414B CN201911366357.0A CN201911366357A CN111048414B CN 111048414 B CN111048414 B CN 111048414B CN 201911366357 A CN201911366357 A CN 201911366357A CN 111048414 B CN111048414 B CN 111048414B
Authority
CN
China
Prior art keywords
etching
epitaxial wafer
groove
etched
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911366357.0A
Other languages
English (en)
Other versions
CN111048414A (zh
Inventor
邬新根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN201911366357.0A priority Critical patent/CN111048414B/zh
Publication of CN111048414A publication Critical patent/CN111048414A/zh
Application granted granted Critical
Publication of CN111048414B publication Critical patent/CN111048414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Drying Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

本发明提供了一种沟槽刻蚀及侧壁粗化方法和发光二极管，包括采用ICP刻蚀机及相应刻蚀气体，且通过开口对待刻蚀外延片进行刻蚀形成沟槽；采用ICP刻蚀机及相应物理溅射气体，对掩膜层背离待刻蚀外延片一侧的表面进行轰击，使部分掩膜层溅射粘附于沟槽的侧壁，而形成散落点状的遮蔽层；采用ICP刻蚀机及相应化学气体，对遮蔽层裸露沟槽的侧壁处进行化学腐蚀。可见，对ICP刻蚀机通入相应刻蚀气体完成待刻蚀外延片的沟槽刻蚀过程；对ICP刻蚀机通入相应化学气体对遮蔽层裸露沟槽的侧壁进行化学腐蚀，完成沟槽侧壁的粗化过程；采用同一ICP刻蚀机完成沟槽刻蚀和沟槽的内壁粗化，提高发光二极管的制作效率，降低发光二极管的制作成本。

Description

一种沟槽刻蚀及侧壁粗化方法和发光二极管
技术领域
本发明涉及半导体器件制作技术领域，更为具体地说，涉及一种沟槽刻蚀及侧壁粗化方法和发光二极管。
背景技术
近来年，III-V族氮化物，由于其优异的物理及化学特性(禁带宽度大、击穿电场高、电子饱和迁移率高等)，从而广泛应用于电子、光学领域。其中，以GaN基为主要材料的蓝绿光发光二极管，更是在照明、显示、数码方面有着长足的发展。在现有的LED芯片制造工艺中，外延片的干法蚀刻是个必经的工序。常使用的方法是利用ICP(Inductively CoupledPlasma，耦合等离子体蚀刻)对外延层进行蚀刻。
但是，现有技术采用ICP刻蚀机对外延片进行刻蚀时仅仅能够完成一种结构的刻蚀，而后需要将外延片转移至其他机台进行另一结构的制作；具体如采用ICP刻蚀机对外延片进行沟槽刻蚀，且在沟槽制作完毕后转移至其他机台进行粗化处理等，对此不仅降低了发光二极管的制作效率，还提高了其制作成本。
发明内容
有鉴于此，本发明提供了一种沟槽刻蚀及侧壁粗化方法和发光二极管，有效解决现有存在的技术问题，提高了发光二极管的制作效率，降低了发光二极管的制作成本。
为实现上述目的，本发明提供的技术方案如下：
一种沟槽刻蚀及侧壁粗化方法，包括：
提供待刻蚀外延片；
在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；
采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；
采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；
采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；
去除所述掩膜层及遮蔽层。
可选的，所述掩膜层为光刻胶层，其中，所述掩膜层的制作方法包括：
采用光刻工艺在所述待刻蚀外延片的一侧表面上形成图案化的光刻胶体；
对所述光刻胶体进行烘烤形成所述光刻胶层。
可选的，对所述光刻胶体烘烤时间为0.2小时-2小时，包括端点值；
及烘烤温度为80℃-150℃，包括端点值。
可选的，在所述掩膜层至所述待刻蚀外延片的第一方向上，所述沟槽在垂直所述第一方向上的截面积逐渐减小。
可选的，所述待刻蚀外延片为发光二极管的外延片。
可选的，所述发光二极管的外延片为GaN基外延片，其中，所述刻蚀气体包括Cl2、BCl3和Ar。
可选的，所述物理溅射气体包括Ar和O2中至少一种。
可选的，所述化学气体包括Cl2和BCl3中至少一种。
可选的，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀，包括：
对所述遮蔽层裸露所述沟槽的侧壁处进行各向同性化学腐蚀。
相应的，本发明还提供了一种发光二极管，所述发光二极管的外延片的侧壁包括粗化面，其中，所述粗化面采用上述的沟槽刻蚀及侧壁粗化方法且沿所述沟槽切割后制作形成。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种沟槽刻蚀及侧壁粗化方法和发光二极管，包括：提供待刻蚀外延片；在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；去除所述掩膜层及遮蔽层。
由上述内容可知，本发明提供的技术方案，对ICP刻蚀机通入相应刻蚀气体，对待刻蚀外延片相应掩膜层开口处刻蚀沟槽，而完成待刻蚀外延片的沟槽刻蚀过程；并且，对ICP刻蚀机通入相应化学气体对遮蔽层裸露沟槽的侧壁进行化学腐蚀，使沟槽的侧壁在遮蔽层遮挡处呈凸起且未被遮蔽层遮挡处呈凹陷的粗化面，而完成沟槽侧壁的粗化过程；由此，采用同一ICP刻蚀机即可依次完成沟槽刻蚀和沟槽的内壁粗化，进而提高了发光二极管的制作效率，同时降低了发光二极管的制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种沟槽刻蚀及侧壁粗化方法的流程图；
图2a-图2f为图1中各步骤相应的结构示意图；
图3为本发明实施例提供的一种发光二极管的外延片的沟槽刻蚀及侧壁粗化方法的流程图；
图4a-图4f为图3中各步骤相应的结构示意图；
图5为本发明实施例提供的一种发光二极管的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，现有技术采用ICP刻蚀机对外延片进行刻蚀时仅仅能够完成一种结构的刻蚀，而后需要将外延片转移至其他机台进行另一结构的制作；具体如采用ICP刻蚀机对外延片进行沟槽刻蚀，且在沟槽制作完毕后转移至其他机台进行粗化处理等，对此不仅降低了发光二极管的制作效率，还提高了其制作成本。
基于此，本发明提供了一种沟槽刻蚀及侧壁粗化方法和发光二极管，有效解决现有存在的技术问题，提高了发光二极管的制作效率，降低了发光二极管的制作成本。为实现上述目的，本发明提供的技术方案如下，具体结合图1至图5对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种沟槽刻蚀及侧壁粗化方法的流程图，其中，沟槽刻蚀及侧壁粗化方法包括：
S11、提供待刻蚀外延片；
S12、在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；
S13、采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；
S14、采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；
S15、采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；
S16、去除所述掩膜层及遮蔽层。
可以理解的，本发明提供的技术方案，对ICP刻蚀机通入相应刻蚀气体，对待刻蚀外延片相应掩膜层开口处刻蚀沟槽，而完成待刻蚀外延片的沟槽刻蚀过程；并且，对ICP刻蚀机通入相应化学气体对遮蔽层裸露沟槽的侧壁进行化学腐蚀，使沟槽的侧壁在遮蔽层遮挡处呈凸起且未被遮蔽层遮挡处呈凹陷的粗化面，而完成沟槽侧壁的粗化过程；由此，采用同一ICP刻蚀机即可依次完成沟槽刻蚀和沟槽的内壁粗化，进而提高了半导体器件的制作效率，同时降低了半导体器件的制作成本。
下面结合图2a-图2f所示结构对本发明提供的沟槽刻蚀及侧壁粗化方法进行更详细的描述，图2a-图2f为图1中各步骤相应的结构示意图。
如图2a所示，对应步骤S11，提供待刻蚀外延片100。
在本发明一实施例中，本发明对于待刻蚀外延片的具体类型不做限制；就本发明对沟槽刻蚀及侧壁粗化方法的适用半导体器件的类型不做具体限制，需要根据实际应用进行具体选取。
如图2b所示，对应步骤S12，在所述待刻蚀外延片100的一侧表面上形成图案化的掩膜层200，所述掩膜层200包括至少一个开口210。
在本发明一实施例中，本发明提供的所述掩膜层可以为光刻胶层，其中，所述掩膜层的制作方法包括：
采用光刻工艺在所述待刻蚀外延片的一侧表面上形成图案化的光刻胶体；
对所述光刻胶体进行烘烤形成所述光刻胶层。
可选的，本发明实施例提供的对所述光刻胶体烘烤时间可以设定为0.2小时-2小时，包括端点值；
及烘烤温度可以设定为80℃-150℃，包括端点值。
如图2c所示，对应步骤S13，采用ICP刻蚀机及相应刻蚀气体，且通过所述开口210对所述待刻蚀外延片100进行刻蚀形成沟槽110。
可以理解的，本发明提供的方法在刻蚀形成沟槽时，可以在ICP刻蚀机中通入能够刻蚀待刻蚀外延片的相应刻蚀气体，通过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对待刻蚀外延片进行沟槽刻蚀，达到刻蚀预设深度的沟槽的过程；如对待刻蚀外延片进行深刻蚀，沟槽深度为3μm-8μm，包括端点值。
在本发明一实施例中，本发明在刻蚀沟槽时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为300W-5000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为30W-200W，包括端点值。
如图2d所示，对应步骤S14，采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层200背离所述待刻蚀外延片100一侧的表面进行轰击，使部分所述掩膜层200溅射粘附于所述沟槽110的侧壁，而形成散落点状的遮蔽层220。
可以理解的，本发明提供的方法在形成散落点状分布的遮蔽层时，对步骤S13中使用的同一ICP刻蚀机中改换为通入物理溅射气体，同时过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对掩膜层背离待刻蚀外延片一侧表面进行轰击，使得掩膜层表面的掩膜材料溅射而回粘到沟槽的侧壁上，形成散落点状分布的遮蔽层。
同时，在步骤S14中对掩膜层的表面进行的轰击处理过程，相当于对掩膜层进行减薄处理，因此剩余的掩膜层依然覆盖待刻蚀外延片的表面上，进而无需在后续刻蚀粗化等处理时重新在待刻蚀外延片表面形成新的掩膜，进而简化了制作流程且降低了制作成本。
在本发明一实施例中，在所述掩膜层至所述待刻蚀外延片的第一方向上，本发明提供的所述沟槽在垂直所述第一方向上的截面积逐渐减小；即自沟槽位于掩膜层处的顶部至沟槽底部方向，沟槽的侧壁呈倾斜设置，进而保证被轰击出的掩膜材料大多粘附于沟槽的侧壁上。
在本发明一实施例中，本发明在轰击掩膜层表面时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为100W-3000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为200W-3000W，包括端点值，其中，本发明对掩膜层表面的轰击时间可以设置为20s-60s，包括端点值。
在本发明一实施例中，本发明提供的所述物理溅射气体可以包括Ar和O2中至少一种。其中，通入的Ar流量可以为10sccm-100sccm，包括端点值；及通入的O2流量可以为不大于10sccm。
如图2e所示，对应步骤S15，采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层220裸露所述沟槽110的侧壁处进行化学腐蚀。
可以理解的，本发明提供的方法在对沟槽的侧壁进行粗化处理时，对步骤S13和步骤S14中使用的同一ICP刻蚀机中改换为通入化学气体，同时过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对沟槽的侧壁进行化学腐蚀；由于散落点状分布的遮蔽层覆盖在沟槽的侧壁，因此，沟槽的侧壁被遮蔽层遮挡处呈凸起状，而沟槽的侧壁未被遮蔽层遮挡处呈凹陷状，最终达到对沟槽的侧壁粗化处理的目的。
在本发明一实施例中，在对沟槽的侧壁进行化学腐蚀前，即在步骤S15前可以关闭ICP刻蚀机的功率源静置20s-600s(包括端点值)的时间，保证遮蔽层充分粘附于沟槽的侧壁处。
在本发明一实施例中，本发明在轰击掩膜层表面时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为300W-5000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为不大于100W。
可选的，本发明对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀，包括：
对所述遮蔽层裸露所述沟槽的侧壁处进行各向同性化学腐蚀，即在所有方向上以相同刻蚀速率对沟槽的侧壁进行化学腐蚀，保证粗化效果更优。
如图2f所示，对应步骤S16，去除所述掩膜层200及遮蔽层220。
可以理解的，完成对沟槽的侧壁粗化处理过程后，去除剩余的掩膜层及遮蔽层，完成整个沟槽刻蚀及侧壁粗化的过程。
在本发明一实施例中，本发明提供的沟槽刻蚀及侧壁粗化方法可以应用于发光二极管的制作，即，本发明提供的所述待刻蚀外延片可以为发光二极管的外延片。参考图3所示，为本发明实施例提供的一种发光二极管的外延片的沟槽刻蚀及侧壁粗化方法的流程图，其中，发光二极管的外延片的沟槽刻蚀及侧壁粗化方法包括：
S21、提供发光二极管的待刻蚀外延片；
S22、在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；
S23、采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；
S24、采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；
S25、采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；
S26、去除所述掩膜层及遮蔽层。
下面结合图4a-图4f所示结构对本发明提供的沟槽刻蚀及侧壁粗化方法进行更详细的描述，图4a-图4f为图3中各步骤相应的结构示意图。
如图4a所示，对应步骤S21，提供发光二极管的待刻蚀外延片100’。
在本发明一实施例中，本发明提供的发光二极管的待刻蚀外延片可以包括依次叠加的衬底和发光结构，发光结构包括依次叠加的第一半导体层、发光层和第二半导体层，对此本发明不做具体限制。为了优化发光二极管的结构，其还可以包括缓冲层、非故意掺杂层、欧姆接触层等，对此与现有技术相同，故本发明不做多余赘述。
如图4b所示，对应步骤S22，在所述待刻蚀外延片100’的一侧表面上形成图案化的掩膜层200’，所述掩膜层200’包括至少一个开口210’。
在本发明一实施例中，掩膜层位于待刻蚀外延片具有发光结构一侧的表面上，其中，本发明提供的所述掩膜层可以为光刻胶层，其中，所述掩膜层的制作方法包括：
采用光刻工艺在所述待刻蚀外延片的一侧表面上形成图案化的光刻胶体；
对所述光刻胶体进行烘烤形成所述光刻胶层。
可选的，本发明实施例提供的对所述光刻胶体烘烤时间可以设定为0.2小时-2小时，包括端点值；
及烘烤温度可以设定为80℃-150℃，包括端点值。
如图4c所示，对应步骤S23，采用ICP刻蚀机及相应刻蚀气体，且通过所述开口210’对所述待刻蚀外延片100’进行刻蚀形成沟槽110’。
可以理解的，本发明提供的方法在刻蚀形成沟槽时，可以在ICP刻蚀机中通入能够刻蚀待刻蚀外延片的相应刻蚀气体，通过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对待刻蚀外延片进行沟槽刻蚀，达到刻蚀预设深度的沟槽的过程；如对待刻蚀外延片进行深刻蚀，沟槽深度为3μm-8μm，包括端点值；或者，刻蚀沟槽可以直到裸露衬底为止，对此本发明不做具体限制。
在本发明一实施例中，本发明在刻蚀沟槽时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为300W-5000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为30W-200W，包括端点值。
在本发明一实施例中，本发明提供的所述发光二极管的外延片可以为GaN基外延片，其中，本发明提供的所述刻蚀气体包括Cl2、BCl3和Ar。
如图4d所示，对应步骤S24，采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层200’背离所述待刻蚀外延片100’一侧的表面进行轰击，使部分所述掩膜层200’溅射粘附于所述沟槽110’的侧壁，而形成散落点状的遮蔽层220’。
可以理解的，本发明提供的方法在形成散落点状分布的遮蔽层时，对步骤S23中使用的同一ICP刻蚀机中改换为通入物理溅射气体，同时过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对掩膜层背离待刻蚀外延片一侧表面进行轰击，使得掩膜层表面的掩膜材料溅射而回粘到沟槽的侧壁上，形成散落点状分布的遮蔽层。
同时，在步骤S24中对掩膜层的表面进行的轰击处理过程，相当于对掩膜层进行减薄处理，因此剩余的掩膜层依然覆盖待刻蚀外延片的表面上，进而无需在后续刻蚀粗化等处理时重新在待刻蚀外延片表面形成新的掩膜，进而简化了制作流程且降低了制作成本。
在本发明一实施例中，在所述掩膜层至所述待刻蚀外延片的第一方向上，本发明提供的所述沟槽在垂直所述第一方向上的截面积逐渐减小；即自沟槽位于掩膜层处的顶部至沟槽底部方向，沟槽的侧壁呈倾斜设置，进而保证被轰击出的掩膜材料大多粘附于沟槽的侧壁上。
在本发明一实施例中，本发明在轰击掩膜层表面时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为100W-3000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为200W-3000W，包括端点值，其中，本发明对掩膜层表面的轰击时间可以设置为20s-60s，包括端点值。
在本发明一实施例中，本发明提供的所述物理溅射气体可以包括Ar和O2中至少一种。其中，通入的Ar流量可以为10sccm-100sccm，包括端点值；及通入的O2流量可以为不大于10sccm。
如图4e所示，对应步骤S25，采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层220’裸露所述沟槽110’的侧壁处进行化学腐蚀。
可以理解的，本发明提供的方法在对沟槽的侧壁进行粗化处理时，对步骤S23和步骤S24中使用的同一ICP刻蚀机中改换为通入化学气体，同时过调整ICP刻蚀机的感应耦合等离子功率源的功率及偏置功率源的功率，进而对沟槽的侧壁进行化学腐蚀；由于散落点状分布的遮蔽层覆盖在沟槽的侧壁，因此，沟槽的侧壁被遮蔽层遮挡处呈凸起状，而沟槽的侧壁未被遮蔽层遮挡处呈凹陷状，最终达到对沟槽的侧壁粗化处理的目的。
在本发明一实施例中，在对沟槽的侧壁进行化学腐蚀前，即在步骤S25前可以关闭ICP刻蚀机的功率源静置20s-600s(包括端点值)的时间，保证遮蔽层充分粘附于沟槽的侧壁处。
在本发明一实施例中，本发明在轰击掩膜层表面时可以将ICP刻蚀机的上电源感应耦合等离子功率源调整为300W-5000W，包括端点值；
且将下电极的功率及偏置功率源的功率调整为不大于100W。
可选的，本发明对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀，包括：
对所述遮蔽层裸露所述沟槽的侧壁处进行各向同性化学腐蚀，即在所有方向上以相同刻蚀速率对沟槽的侧壁进行化学腐蚀，保证粗化效果更优。
在本发明一实施例中，本发明提供的待刻蚀外延片为GaN基外延片时，本发明提供的所述化学气体可以包括Cl2和BCl3中至少一种。
如图4f所示，对应步骤S26，去除所述掩膜层200’及遮蔽层220’。
可以理解的，完成对沟槽的侧壁粗化处理过程后，去除剩余的掩膜层及遮蔽层，完成整个沟槽刻蚀及侧壁粗化的过程。
相应的，本发明还提供了一种发光二极管，所述发光二极管的外延片的侧壁包括粗化面，其中，所述粗化面采用上述任意一实施例提供的沟槽刻蚀及侧壁粗化方法且沿所述沟槽切割后制作形成。
参考图5所示，为本发明实施例提供的一种发光二极管的结构示意图，其中，发光二极管的外延片1000的侧壁包括粗化面1001，及外延片的发光结构的侧面为粗化面1001，粗化面1001采用上述任意一实施例提供的沟槽刻蚀及侧壁粗化方法且沿所述沟槽111切割后制作形成。
可以理解的，本发明提供的发光二极管的外延片的侧壁为粗化面，进而能够改善发光二极管侧壁处全反射的情况，提高发光二极管的出光效率。
本发明提供了一种沟槽刻蚀及侧壁粗化方法和发光二极管，包括：提供待刻蚀外延片；在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；去除所述掩膜层及遮蔽层。
由上述内容可知，本发明提供的技术方案，对ICP刻蚀机通入相应刻蚀气体，对待刻蚀外延片相应掩膜层开口处刻蚀沟槽，而完成待刻蚀外延片的沟槽刻蚀过程；并且，对ICP刻蚀机通入相应化学气体对遮蔽层裸露沟槽的侧壁进行化学腐蚀，使沟槽的侧壁在遮蔽层遮挡处呈凸起且未被遮蔽层遮挡处呈凹陷的粗化面，而完成沟槽侧壁的粗化过程；由此，采用同一ICP刻蚀机即可依次完成沟槽刻蚀和沟槽的内壁粗化，进而提高了发光二极管的制作效率，同时降低了发光二极管的制作成本。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种沟槽刻蚀及侧壁粗化方法，其特征在于，包括：
提供待刻蚀外延片；
在所述待刻蚀外延片的一侧表面上形成图案化的掩膜层，所述掩膜层包括至少一个开口；
采用ICP刻蚀机及相应刻蚀气体，且通过所述开口对所述待刻蚀外延片进行刻蚀形成沟槽；
采用所述ICP刻蚀机及相应物理溅射气体，对所述掩膜层背离所述待刻蚀外延片一侧的表面进行轰击，使部分所述掩膜层溅射粘附于所述沟槽的侧壁，而形成散落点状的遮蔽层；
采用所述ICP刻蚀机及相应化学气体，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀；
去除所述掩膜层及遮蔽层。
2.根据权利要求1所述的沟槽刻蚀及侧壁粗化方法，其特征在于，所述掩膜层为光刻胶层，其中，所述掩膜层的制作方法包括：
采用光刻工艺在所述待刻蚀外延片的一侧表面上形成图案化的光刻胶体；
对所述光刻胶体进行烘烤形成所述光刻胶层。
3.根据权利要求2所述的沟槽刻蚀及侧壁粗化方法，其特征在于，对所述光刻胶体烘烤时间为0.2小时-2小时，包括端点值；
及烘烤温度为80℃-150℃，包括端点值。
4.根据权利要求1所述的沟槽刻蚀及侧壁粗化方法，其特征在于，在所述掩膜层至所述待刻蚀外延片的第一方向上，所述沟槽在垂直所述第一方向上的截面积逐渐减小。
5.根据权利要求1所述的沟槽刻蚀及侧壁粗化方法，其特征在于，所述待刻蚀外延片为发光二极管的外延片。
6.根据权利要求5所述的沟槽刻蚀及侧壁粗化方法，其特征在于，所述发光二极管的外延片为GaN基外延片，其中，所述刻蚀气体包括Cl2、BCl3和Ar。
7.根据权利要求1所述的沟槽刻蚀及侧壁粗化方法，其特征在于，所述物理溅射气体包括Ar和O2中至少一种。
8.根据权利要求6所述的沟槽刻蚀及侧壁粗化方法，其特征在于，所述化学气体包括Cl2和BCl3中至少一种。
9.根据权利要求1所述的沟槽刻蚀及侧壁粗化方法，其特征在于，对所述遮蔽层裸露所述沟槽的侧壁处进行化学腐蚀，包括：
对所述遮蔽层裸露所述沟槽的侧壁处进行各向同性化学腐蚀。
10.一种发光二极管，其特征在于，所述发光二极管的外延片的侧壁包括粗化面，其中，所述粗化面采用权利要求1-9任意一项所述的沟槽刻蚀及侧壁粗化方法且沿所述沟槽切割后制作形成。
CN201911366357.0A 2019-12-26 2019-12-26 一种沟槽刻蚀及侧壁粗化方法和发光二极管 Active CN111048414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911366357.0A CN111048414B (zh) 2019-12-26 2019-12-26 一种沟槽刻蚀及侧壁粗化方法和发光二极管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911366357.0A CN111048414B (zh) 2019-12-26 2019-12-26 一种沟槽刻蚀及侧壁粗化方法和发光二极管

Publications (2)

Publication Number Publication Date
CN111048414A CN111048414A (zh) 2020-04-21
CN111048414B true CN111048414B (zh) 2022-09-23

Family

ID=70240236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911366357.0A Active CN111048414B (zh) 2019-12-26 2019-12-26 一种沟槽刻蚀及侧壁粗化方法和发光二极管

Country Status (1)

Country Link
CN (1) CN111048414B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116598254B (zh) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法
KR20160056981A (ko) * 2014-11-12 2016-05-23 주식회사 레이토피아 발광 소자 및 그의 제조방법
CN107768490A (zh) * 2017-10-26 2018-03-06 江苏新广联半导体有限公司 一种优化GaN基LED芯片性能的制备方法
CN109856706A (zh) * 2019-02-01 2019-06-07 中国科学院微电子研究所 使用金属诱导自掩模刻蚀工艺制作石英表面抗反层的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130234149A1 (en) * 2012-03-09 2013-09-12 Electro Scientific Industries, Inc. Sidewall texturing of light emitting diode structures

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211819A (zh) * 2006-12-28 2008-07-02 中芯国际集成电路制造(上海)有限公司 半导体器件金属连接孔的制造方法
KR20160056981A (ko) * 2014-11-12 2016-05-23 주식회사 레이토피아 발광 소자 및 그의 제조방법
CN107768490A (zh) * 2017-10-26 2018-03-06 江苏新广联半导体有限公司 一种优化GaN基LED芯片性能的制备方法
CN109856706A (zh) * 2019-02-01 2019-06-07 中国科学院微电子研究所 使用金属诱导自掩模刻蚀工艺制作石英表面抗反层的方法

Also Published As

Publication number Publication date
CN111048414A (zh) 2020-04-21

Similar Documents

Publication Publication Date Title
US9263650B2 (en) Epitaxial substrate, light-emitting diode, and methods for making the epitaxial substrate and the light-emitting diode
CN103794490B (zh) 自对准双图形的形成方法
KR100607326B1 (ko) 반도체 소자의 제조방법
US20150087150A1 (en) Semiconductor structures and fabrication method thereof
CN112968093B (zh) 图形化复合衬底的形成方法
CN106571295B (zh) 制造图形化蓝宝石衬底的方法
CN111048414B (zh) 一种沟槽刻蚀及侧壁粗化方法和发光二极管
CN108899281A (zh) 横向扩散金属氧化物半导体的制备方法
CN111834214B (zh) 半导体结构及其形成方法
US20120077334A1 (en) Method for fabricating semiconductor devices
US7541255B2 (en) Method for manufacturing semiconductor device
CN210379096U (zh) 一种高亮度紫光led芯片
CN109671665B (zh) 沟槽的制造方法及浅沟槽隔离结构的制造方法
KR20130063089A (ko) 반도체 소자의 트렌치 형성 방법
KR20040055346A (ko) 반도체 소자의 트렌치 형성 방법
CN110690112A (zh) 利用反向间距加倍工艺形成表面平坦化结构及方法
CN113851376B (zh) 半导体结构的形成方法
CN111106007B (zh) 一种半导体台面及蚀刻方法
CN110867503B (zh) 图形化衬底的制作方法、图形化衬底和发光二极管
CN101752285A (zh) 沟槽的形成方法
KR100423064B1 (ko) 반도체 소자의 제조 방법
KR20060113261A (ko) 리세스게이트공정을 이용한 반도체장치의 제조 방법
KR100480919B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100612560B1 (ko) 반도체 소자의 제조방법
KR20060113270A (ko) 리세스 게이트 공정을 이용한 반도체장치의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant