CN116598254B - 深沟槽隔离结构的形成方法 - Google Patents
深沟槽隔离结构的形成方法 Download PDFInfo
- Publication number
- CN116598254B CN116598254B CN202310882322.2A CN202310882322A CN116598254B CN 116598254 B CN116598254 B CN 116598254B CN 202310882322 A CN202310882322 A CN 202310882322A CN 116598254 B CN116598254 B CN 116598254B
- Authority
- CN
- China
- Prior art keywords
- deep trench
- etching
- plasma
- trench
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 115
- 238000002955 isolation Methods 0.000 title claims abstract description 75
- 230000008569 process Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 64
- 238000005530 etching Methods 0.000 claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 60
- 238000001020 plasma etching Methods 0.000 claims abstract description 48
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 43
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 34
- 230000008021 deposition Effects 0.000 claims description 28
- 239000007789 gas Substances 0.000 claims description 28
- 238000002161 passivation Methods 0.000 claims description 18
- 229910052786 argon Inorganic materials 0.000 claims description 17
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 16
- 229910018503 SF6 Inorganic materials 0.000 claims description 5
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 5
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 5
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 5
- 239000004341 Octafluorocyclobutane Substances 0.000 claims description 3
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 claims description 3
- 235000019407 octafluorocyclobutane Nutrition 0.000 claims description 3
- 238000010494 dissociation reaction Methods 0.000 claims 2
- 230000005593 dissociations Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 19
- -1 fluorine ions Chemical class 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 7
- 239000011737 fluorine Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000007935 neutral effect Effects 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000012459 cleaning agent Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明提供一种深沟槽隔离结构的形成方法，在半导体衬底中形成初沟槽之后，继续以图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺对初沟槽进行刻蚀，以去除初沟槽侧壁上的多个第一尖角并增大初沟槽与半导体衬底之间的角度而形成深沟槽，并通过第三等离子体刻蚀工艺对深沟槽进行刻蚀，以去除深沟槽的侧壁上的第二尖角，使深沟槽的侧壁平滑，由此改善深沟槽的形貌，从而提高深沟槽隔离结构的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种深沟槽隔离结构的形成方法。
背景技术
在半导体器件的制造过程中，通常需要在半导体器件如MEMS（微机电系统）器件中形成深沟槽隔离结构。图1是现有技术的深沟槽的结构剖面示意图。如图1所示，深沟槽隔离结构的形成步骤包括：首先，在半导体衬底10中形成高深宽比的深沟槽10a，然后，在所述深沟槽10a中填充隔离层以形成深沟槽隔离结构。其中，深沟槽10a通过等离子体刻蚀工艺刻蚀半导体衬底10形成，然而由于等离子体刻蚀工艺自身的刻蚀特性，导致所形成的深沟槽10a的侧壁具有第一尖角10b和第二尖角10c，从而影响深沟槽隔离结构的性能。
发明内容
本发明的目的在于提供一种深沟槽隔离结构的形成方法，以去除深沟槽侧壁上的尖角。
为实现上述目的，本发明提供一种深沟槽隔离结构的形成方法，包括：提供半导体衬底，所述半导体衬底上形成有图形化的光刻胶层，所述图形化的光刻胶层中具有开口，所述开口暴露出部分所述半导体衬底；以所述图形化的光刻胶层为掩膜，通过第一等离子体刻蚀工艺刻蚀所述开口底部的所述半导体衬底以形成初沟槽，所述初沟槽的侧壁上具有多个第一尖角；以所述图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺刻蚀所述初沟槽的侧壁，以去除所述初沟槽侧壁的所述多个第一尖角并增大所述初沟槽与所述半导体衬底之间的角度而形成深沟槽，所述深沟槽的侧壁具有第二尖角；以剩余的所述图形化的光刻胶层为掩膜，通过第三等离子体刻蚀工艺对所述深沟槽进行刻蚀，以去除所述深沟槽的侧壁上的所述第二尖角；以及，沉积隔离层于所述深沟槽中以形成深沟槽隔离结构。
可选的，在所述的深沟槽隔离结构的形成方法中，所述深沟槽包括下槽部及与所述下槽部连通的上槽部，所述上槽部的宽度大于所述下槽部的宽度，所述上槽部的侧壁与所述下槽部的侧壁之间具有所述第二尖角，所述第二尖角横向凸出于所述上槽部的侧壁和所述下槽部的侧壁。
可选的，在所述的深沟槽隔离结构的形成方法中，所述第二等离子体刻蚀工艺采用的工艺气体包括三氟化氮和氩气，所述三氟化氮与所述氩气的流量比为3~4。
可选的，在所述的深沟槽隔离结构的形成方法中，在所述第三等离子体刻蚀工艺中，所述三氟化氮的气体流量为300sccm~600sccm，所述氩气的流量为100sccm~300sccm。
可选的，在所述的深沟槽隔离结构的形成方法中，在所述第三等离子体刻蚀工艺中，射频功率为2300W~2900W，偏置电压为800V~100V。
可选的，在所述的深沟槽隔离结构的形成方法中，所述第二等离子体刻蚀工艺采用的工艺气体包括三氟化氮、氩气和四氟甲烷。
可选的，在所述的深沟槽隔离结构的形成方法中，所述第一等离子体刻蚀工艺包括循环进行的沉积阶段和刻蚀阶段。
可选的，在所述的深沟槽隔离结构的形成方法中，所述沉积阶段包括：对沉积气体进行解离以形成沉积等离子体，并将所述沉积等离子体输出至所述开口内，以至少在所述开口的侧壁和底壁上形成钝化层，其中，所述沉积气体包括八氟环丁烷。
可选的，在所述的深沟槽隔离结构的形成方法中，所述刻蚀阶段包括：对刻蚀气体进行解离以形成刻蚀等离子体，并将所述刻蚀等离子体输出至所述开口内，以依次刻蚀所述开口底部的钝化层及所述半导体衬底，其中，所述刻蚀气体包括六氟化硫。
可选的，在所述的深沟槽隔离结构的形成方法中，所述循环进行的沉积阶段和刻蚀阶段的循环次数为280次~300次。
在本发明提供的深沟槽隔离结构的形成方法中，在半导体衬底中形成初沟槽之后，继续以图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺对初沟槽进行刻蚀，以去除初沟槽侧壁上的多个第一尖角并增大初沟槽与半导体衬底之间的角度而形成深沟槽，并通过第三等离子体刻蚀工艺对深沟槽进行刻蚀，以去除深沟槽的侧壁上的第二尖角，使深沟槽的侧壁平滑，由此改善深沟槽的形貌，从而提高深沟槽隔离结构的性能。
附图说明
图1是现有技术的深沟槽的结构示意图。
图2是本发明实施例提供的深沟槽隔离结构的形成方法的流程示意图。
图3是本发明实施例提供的深沟槽隔离结构的形成方法中形成图形化的光刻胶层的结构示意图。
图4是本发明实施例提供的深沟槽隔离结构的形成方法中在第一等离子体刻蚀工艺的沉积阶段形成的结构示意图。
图5是本发明实施例提供的深沟槽隔离结构的形成方法中刻蚀阶段刻蚀开口底部的钝化层的结构示意图。
图6是本发明实施例提供的深沟槽隔离结构的形成方法中刻蚀阶段刻蚀开口底部的半导体衬底的结构示意图。
图7是本发明实施例提供的深沟槽隔离结构的形成方法中形成初沟槽的结构示意图。
图8是本发明实施例提供的深沟槽隔离结构的形成方法中形成深沟槽的结构示意图。
图9是本发明实施例提供的深沟槽隔离结构的形成方法中执行第三等离子体刻蚀工艺的结构示意图。
图10是本发明实施例提供的深沟槽隔离结构的形成方法中去除深沟槽侧壁的第二尖角的结构示意图。
图11是本发明实施例提供的深沟槽隔离结构的形成方法中形成的深沟槽隔离结构的结构示意图。
其中，附图标记说明如下：10-半导体衬底;10a-深沟槽；10b-第一尖角；10c-第二尖角；100-半导体衬底；101-图形化的硬掩膜层；110-图形化的光刻胶层；110a-开口；120-钝化层；130-初沟槽；130a-第一尖角；140-深沟槽；140a-第二尖角；141-上槽部；142-下槽部；150-深沟槽隔离结构。
具体实施方式
以下结合附图和具体实施例对本发明提出的深沟槽隔离结构的形成方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图2是本发明提供的深沟槽隔离结构的形成方法的流程示意图。如图2所示，本实施例提供一种深沟槽隔离结构的形成方法，包括：步骤S1：提供半导体衬底，所述半导体衬底上形成有图形化的光刻胶层，所述图形化的光刻胶层中具有开口，所述开口暴露出部分所述半导体衬底步骤S2：以所述图形化的光刻胶层为掩膜，通过第一等离子体刻蚀工艺刻蚀所述开口底部的所述半导体衬底以形成初沟槽，所述初沟槽的侧壁上具有多个第一尖角；步骤S3：以所述图形化的光刻胶层为掩膜，通过第二等离子体刻蚀所述初沟槽的侧壁，以去除所述初沟槽侧壁的所述多个第一尖角并增大所述初沟槽与所述半导体衬底之间的角度而形成深沟槽，所述深沟槽的侧壁具有第二尖角；步骤S4：以剩余的所述图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺对所述深沟槽进行刻蚀，以去除所述深沟槽的侧壁上的所述第二尖角；以及，步骤S5：沉积隔离层于所述深沟槽中以形成深沟槽隔离结构。
图3是本发明实施例提供的深沟槽隔离结构的形成方法中形成图形化的光刻胶层的结构示意图。图4是本发明实施例提供的深沟槽隔离结构的形成方法中在第一等离子体刻蚀工艺的沉积阶段形成的结构示意图。图5是本发明实施例提供的深沟槽隔离结构的形成方法中刻蚀阶段刻蚀开口底部的钝化层的结构示意图。图6是本发明实施例提供的深沟槽隔离结构的形成方法中刻蚀阶段刻蚀开口底部的半导体衬底的结构示意图。图7是本发明实施例提供的深沟槽隔离结构的形成方法中形成初沟槽的结构示意图。图8是本发明实施例提供的深沟槽隔离结构的形成方法中形成深沟槽的结构示意图。图9是本发明实施例提供的深沟槽隔离结构的形成方法中执行第三等离子体刻蚀工艺的结构示意图。图10是本发明实施例提供的深沟槽隔离结构的形成方法中去除深沟槽侧壁的第二尖角的结构示意图。图11是本发明实施例提供的深沟槽隔离结构的形成方法中形成的深沟槽隔离结构的结构示意图。
下文将结合图3~图11对本实施例提供的深沟槽隔离结构的形成方法进行更详细的描述。
参考图3所示，在步骤S1中，提供半导体衬底100，所述半导体衬底100上形成有图形化的光刻胶层110，所述图形化的光刻胶层110中具有开口110a，所述开口110a暴露出部分所述半导体衬底100。半导体衬底100可以为后续工艺提供操作平台，可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，可以是裸片，也可以是经过外延生长工艺处理后的晶圆。所述半导体衬底100例如绝缘体上硅(silicon-on-insulator，SOI)基底、体硅(bulk silicon)基底、锗基底、锗硅基底、磷化铟(InP)基底、砷化镓(GaAs)基底或者绝缘体上锗基底等。本实施例中的半导体衬底100可以为硅衬底。
本实施例中，在半导体衬底100上形成图形化的光刻胶层110的方法包括：首先，可以采用旋涂法先在半导体衬底100上形成光刻胶层；然后，对光刻胶层进行曝光和显影，以形成图形化的光刻胶层110，所述图形化的光刻胶层110中具有开口110a，所述开口110a暴露出部分半导体衬底100。
如图3所示，在半导体衬底100上形成图形化的光刻胶层110之前，可以先在半导体衬底100上形成硬掩膜层，硬掩膜层包括氧化硅层和覆盖氧化硅层的氮化硅层。在形成硬掩膜层之后，在半导体衬底100上图形化的光刻胶层110，图形化的光刻胶层110暴露出部分硬掩膜层，然后以所述图形化的光刻胶层110为掩膜，刻蚀所述硬掩膜层以形成图形化的硬掩膜层101，并暴露出部分半导体衬底100表面。
参考图7所示，在步骤S2中，以所述图形化的光刻胶层110为掩膜，通过第一等离子体刻蚀工艺刻蚀所述开口110a底部的所述半导体衬底100以形成初沟槽130，所述初沟槽130的侧壁上具有多个第一尖角130a。
具体的，所述第一等离子体刻蚀工艺包括循环进行的沉积（deposition）阶段和刻蚀（etch）阶段。所述沉积阶段包括：如图4所示，对沉积气体进行解离以形成沉积等离子体，并将所述沉积等离子体输出至所述开口110a内，以至少在所述开口110a的侧壁和底壁上形成钝化层120，其中，所述沉积气体包括八氟环丁烷（C4F8）。在等离子状态下，沉积等离子体与半导体衬底100反应产生聚合物，并沉积在开口110a的底壁和侧壁，从而形成保护膜层即钝化层120，钝化层120可以用于保护开口110a的侧壁，避免刻蚀等离子体和开口110a侧壁的图形化的光刻胶层发生化学反应，以及还可以保护后续形成的初沟槽130侧壁的半导体衬底100，从而减少或者避免刻蚀侧掏。此外，第一等离子体刻蚀工艺中所产生的聚合物还会吸附在图形化的光刻胶层110的顶表面，即钝化层120还延伸覆盖图形化的光刻胶层110的顶表面。
本实施例中，所述刻蚀阶段包括第一刻蚀阶段和第二刻蚀阶段，在第一刻蚀阶段，对刻蚀气体进行解离以形成刻蚀等离子体，并将所述刻蚀等离子体输出至所述开口110a内，以刻蚀所述开口110a底部的钝化层120，由此将所述开口110a底部的钝化层120去除，从而暴露出所述开口110a底部的半导体衬底100。其中，所述刻蚀气体包括六氟化硫（SF6）。具体的，在第一刻蚀阶段中，刻蚀气体中的六氟化硫在等离子状态中生成生氟离子，且在电场的作用下，以接近垂直的方向对半导体衬底100进行物理轰击，并利用等离子体刻蚀的各向异性刻蚀(半导体衬底100的纵向刻蚀速率大于横向刻蚀速率)来去除开口110a底部的钝化层120。
在第二刻蚀阶段，继续向所述开口110a输送刻蚀等离子体，以刻蚀开口110a底部的半导体衬底100。具体来说，在第二刻蚀阶段中，刻蚀气体中的六氟化硫在等离子状态中生成生氟离子自由的吸附在开口110a底部暴露出的半导体衬底100表面，吸附在半导体衬底100表面的氟离子与半导体衬底100发生化学反应进而刻蚀半导体衬底100。
经过多次循环的沉积阶段和刻蚀阶段后，形成初沟槽130，初沟槽130的深宽比例如可以为20~30，例如可以为20:1或者30:1。
本实施例中，所述循环进行的沉积阶段和刻蚀阶段的循环次数为280次~300次，以形成符合工艺需求的初沟槽130。
此外，初沟槽130在形成过程中，存在初沟槽130的侧壁保护不足的情况，即初沟槽130的侧壁的钝化层120会被破坏，因此会暴露出初沟槽130的侧壁，暴露出的初沟槽130侧壁与第一等离子体工艺中的刻蚀等离子体体发生反应，使得初沟槽130的侧壁被过度蚀刻，由此在循环的刻蚀阶段之后，会在初沟槽130的侧壁上形成多个第一尖角130a。
在步骤S3中，以剩余的所述图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺刻蚀所述初沟槽130的侧壁，以去除所述初沟槽130侧壁的所述多个第一尖角130a并增大所述初沟槽130与所述半导体衬底100之间的角度α而形成深沟槽140，所述深沟槽的侧壁具有第二尖角140a。其中，所述深沟槽140包括下槽部142及与所述下槽部142连通的上槽部141，所述上槽部141的宽度大于所述下槽部142的宽度，所述上槽部141的侧壁与所述下槽部142的侧壁之间具有所述第二尖角140a，所述第二尖角140a横向凸出于所述上槽部141的侧壁与所述下槽部142的侧壁。进一步的，所述上槽部141的侧壁与半导体衬底100表面之间的角度α为钝角。本实施例中，第二等离子体刻蚀工艺采用的工艺气体包括三氟化氮（NF3）、氩气（Ar）和四氟甲烷（CF4）。
在第二离子体刻蚀工艺中，工艺气体被等离子体化，即氩气被等离子体化进而解离成中性粒子，三氟化氮被等离子体化进而解离出氟离子，四氟甲烷被等离子化进而解离成氟原子与二氟化基原子团，等离子体化后的工艺气体轰击初沟槽130的侧壁，由此将初沟槽130侧壁的钝化层120等离子体化，进而暴露出初沟槽130的侧壁及多个第一尖角130a。在暴露出多个第一尖角130a之后，等离子体化后的工艺气体继续对初沟槽130的侧壁进行轰击，从而去除初沟槽130侧壁的多个第一尖角130a，并增大所述初沟槽130与所述半导体衬底100之间的角度α而形成深沟槽140，深沟槽有利于后续的隔离层的填充，避免出现隔离层中出现空隙。此外，经过第二等离子体刻蚀工艺之后，钝化层120被等离子体化从而被去除，暴露出图形化的光刻胶层110。
但由于在刻蚀过程中，会消耗图形化的光刻胶层110，特别是会消耗开口110a侧壁的图形化的光刻胶层110，由此会导致部分区域的图形化的光刻胶层110损失太快而失去掩膜的作用，从而导致深沟槽140侧壁暴露出来的半导体衬底100与氟离子发生反应，因此深沟槽140的上部槽131的侧壁被过度蚀刻（即过度横向刻蚀），进而导致在深沟槽140的侧壁内形成有第二尖角140a，即第二尖角140a沿着深沟槽140的横向突出于上槽部141的侧壁和下槽部142的侧壁。
参考图8并结合图9所示，在步骤S4中，以剩余的所述图形化的光刻胶层110为掩膜，通过第三等离子体刻蚀工艺对所述深沟槽140进行刻蚀，以去除所述深沟槽140的侧壁上的所述第二尖角140a。
本实施例中，所述第三等离子体刻蚀工艺采用的工艺气体包括三氟化氮（NF3）和氩气（Ar）。在所述第三等离子体刻蚀工艺中，所述三氟化氮与所述氩气的流量比为3~4，例如，3:1或者4:1等，以利于消除深沟槽140侧壁的第二尖角140a。
在第三等离子体刻蚀工艺中，氩气被等离子体化进而解离成中性粒子，三氟化氮被等离子体化进而解离出氟离子。通过氩气所解离出的中性粒子在内电场的作用下沿深沟槽140的侧壁形成纵向轰击（即轰击方向为垂直于深沟槽的底部，平行于深沟槽的侧壁）可以对深沟槽140侧壁的第二尖角140a进行轰击，从而将深沟槽140侧壁的第二尖角140a去除，使深沟槽140表面平滑。
进一步的，如图8所示，在第三等离子体刻蚀工艺中，氩气所解离出的中性粒子（方向如图8中箭头所示）在内电场的作用下沿深沟槽140的侧壁形成纵向轰击，并将氟离子牵引到深沟槽140侧壁表面进而将深沟槽140侧壁的第二尖角140a刻蚀掉，使得深沟槽140的侧壁表面光滑，由此改善深沟槽140的形貌。此外，第三等离子体刻蚀工艺、第二等离子体刻蚀工艺和第一等离子体刻蚀工艺可以在同一机台中完成，例如感应耦合等离子体刻蚀机台，降低了工艺的复杂性和成本。
需说明的是，在第三等离子体刻蚀工艺中，还会对深沟槽140造成横向刻蚀，但横向刻蚀的速率远远小于纵向刻蚀速率，故不仅可以消除深沟槽140侧壁的尖角130a，还可以增大深沟槽140的横向尺寸（或者说深沟槽140的宽度），以便于后续填充隔离层，减少或避免隔离层中出现空隙。
在所述第三等离子体刻蚀工艺中，所述三氟化氮的气体流量为300sccm~600sccm，所述氩气的流量为100sccm~300sccm，以实现使所述三氟化氮与所述氩气的流量比介于3~4，如此，可以使氩气所解离出的中性粒子对氟离子产生足够的牵引，从而将氟离子牵引到深沟槽140侧壁进而去除深沟槽140侧壁的第二尖角140a。
此外，在第三等离子体刻蚀工艺中，射频功率可以为2300W~2900W，偏置电压可以为800V~100V，以便于结合工艺需求，快速的去除深沟槽140侧壁的第二尖角140a。
之后，去除图形化的光刻胶层110，以便于后续的隔离层的沉积。此外，还去除图形化的硬掩膜层101。
如图10所示，在步骤S5中，沉积隔离层于所述深沟槽140中以形成深沟槽隔离结构150。其中，所述隔离层的材质可以为氧化硅，所述隔离层可以通过等离子体化学气相沉积的方式沉积。由于在沉积隔离层时深沟槽140侧壁上的第一尖角130a和第二尖角140a已被去除，故在沉积隔离层以后，深沟槽140的侧壁与隔离层之间不存在尖角，可以提高深沟槽隔离结构150的性能。
此外，沉积隔离层于所述深沟槽140中之前，可以先对所述深沟槽140进行清洗，以去除在去除第一尖角130a和第二尖角140a时轰击深沟槽140过程中产生于深沟槽140内的副产物，以及彻底去除深沟槽140侧壁的钝化层120，防止后续对隔离层的沉积产生影响。在一些实施例中可以采用氢氟酸、盐酸、氨水、双氧水、硫酸中的一种水溶液或者几种水溶液的任意组合作为清洗剂，对所述深沟槽140进行清洗。具体地，本实施例中，采用氢氟酸作为清洗剂，所述氢氟酸溶液中HF 与H2O 的体积比例如可以为1:1000。
综上可见，在本发明实施例提供的深沟槽隔离结构的形成方法中，在半导体衬底中形成初沟槽之后，继续以图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺对初沟槽进行刻蚀，以去除初沟槽侧壁上的多个第一尖角并增大初沟槽与半导体衬底之间的角度而形成深沟槽，并通过第三等离子体刻蚀工艺对深沟槽进行刻蚀，以去除深沟槽的侧壁上的第二尖角，使深沟槽的侧壁平滑，由此改善深沟槽的形貌，从而提高深沟槽隔离结构的性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (8)
1.一种深沟槽隔离结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有图形化的光刻胶层，所述图形化的光刻胶层中具有开口，所述开口暴露出部分所述半导体衬底；
以所述图形化的光刻胶层为掩膜，通过第一等离子体刻蚀工艺刻蚀所述开口底部的所述半导体衬底以形成初沟槽，所述第一等离子体刻蚀工艺包括循环进行的沉积阶段和刻蚀阶段，所述沉积阶段包括对沉积气体进行解离以形成沉积等离子体，并将所述沉积等离子体输出至所述开口内，以至少在所述开口的侧壁和底壁上形成钝化层，所述刻蚀阶段包括对刻蚀气体进行解离以形成刻蚀等离子体，并将所述刻蚀等离子体输出至所述开口内，以依次刻蚀所述开口底部的钝化层及所述半导体衬底，其中，在所述刻蚀阶段所述初沟槽的侧壁被刻蚀等离子体刻蚀使得所述初沟槽的侧壁上具有多个第一尖角；
以剩余的所述图形化的光刻胶层为掩膜，通过第二等离子体刻蚀工艺刻蚀所述初沟槽的侧壁，以去除所述初沟槽侧壁的所述多个第一尖角并增大所述初沟槽与所述半导体衬底之间的角度而形成深沟槽，所述深沟槽的侧壁具有第二尖角；
以剩余的所述图形化的光刻胶层为掩膜，通过第三等离子体刻蚀工艺对所述深沟槽进行刻蚀，以去除所述深沟槽的侧壁上的所述第二尖角；以及，
沉积隔离层于所述深沟槽中以形成深沟槽隔离结构。
2.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述深沟槽包括下槽部及与所述下槽部连通的上槽部，所述上槽部的宽度大于所述下槽部的宽度，所述上槽部的侧壁与所述下槽部的侧壁之间具有所述第二尖角，所述第二尖角横向凸出于所述上槽部的侧壁和所述下槽部的侧壁。
3.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第三等离子体刻蚀工艺采用的工艺气体包括三氟化氮和氩气，所述三氟化氮与所述氩气的流量比为3~4。
4.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，在所述第三等离子体刻蚀工艺中，射频功率为2300W~2900W，偏置电压为800V~100V。
5.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第二等离子体刻蚀工艺采用的工艺气体包括三氟化氮、氩气和四氟甲烷。
6.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第一等离子体刻蚀工艺的沉积阶段的沉积气体包括八氟环丁烷。
7.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述第一等离子体刻蚀工艺的刻蚀阶段的所述刻蚀气体包括六氟化硫。
8.如权利要求1所述的深沟槽隔离结构的形成方法，其特征在于，所述循环进行的沉积阶段和刻蚀阶段的循环次数为280次~300次。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310882322.2A CN116598254B (zh) | 2023-07-19 | 2023-07-19 | 深沟槽隔离结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310882322.2A CN116598254B (zh) | 2023-07-19 | 2023-07-19 | 深沟槽隔离结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116598254A CN116598254A (zh) | 2023-08-15 |
| CN116598254B true CN116598254B (zh) | 2023-09-29 |
Family
ID=87606616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310882322.2A Active CN116598254B (zh) | 2023-07-19 | 2023-07-19 | 深沟槽隔离结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116598254B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117457489B (zh) * | 2023-12-25 | 2024-04-05 | 粤芯半导体技术股份有限公司 | 半导体器件的斜沟槽的制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070047016A (ko) * | 2005-11-01 | 2007-05-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
| CN102324387A (zh) * | 2011-09-28 | 2012-01-18 | 上海宏力半导体制造有限公司 | 深沟槽的形成方法 |
| CN103021925A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 |
| CN103021924A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN103534196A (zh) * | 2011-05-12 | 2014-01-22 | 朗姆研究公司 | 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 |
| CN105097440A (zh) * | 2014-05-23 | 2015-11-25 | 中微半导体设备(上海)有限公司 | 一种深硅刻蚀方法 |
| CN111048414A (zh) * | 2019-12-26 | 2020-04-21 | 厦门乾照光电股份有限公司 | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 |
| CN111986992A (zh) * | 2019-05-23 | 2020-11-24 | 芯恩（青岛）集成电路有限公司 | 沟槽刻蚀方法 |
| CN112750752A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 深沟槽隔离结构的形成方法及半导体器件的形成方法 |
| CN116230622A (zh) * | 2023-02-23 | 2023-06-06 | 上海积塔半导体有限公司 | 一种半导体结构的形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9224615B2 (en) * | 2013-09-11 | 2015-12-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Noble gas bombardment to reduce scallops in bosch etching |
| CN110379764B (zh) * | 2019-08-15 | 2024-05-03 | 福建省晋华集成电路有限公司 | 浅沟槽隔离结构及半导体器件 |
-
2023
- 2023-07-19 CN CN202310882322.2A patent/CN116598254B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070047016A (ko) * | 2005-11-01 | 2007-05-04 | 매그나칩 반도체 유한회사 | 반도체 소자의 딥 트렌치 형성 방법 |
| CN103534196A (zh) * | 2011-05-12 | 2014-01-22 | 朗姆研究公司 | 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 |
| CN102324387A (zh) * | 2011-09-28 | 2012-01-18 | 上海宏力半导体制造有限公司 | 深沟槽的形成方法 |
| CN103021925A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法 |
| CN103021924A (zh) * | 2012-12-21 | 2013-04-03 | 上海宏力半导体制造有限公司 | 浅沟槽隔离结构的形成方法 |
| CN105097440A (zh) * | 2014-05-23 | 2015-11-25 | 中微半导体设备(上海)有限公司 | 一种深硅刻蚀方法 |
| TW201545232A (zh) * | 2014-05-23 | 2015-12-01 | Advanced Micro Fab Equip Inc | 一種深矽蝕刻方法 |
| CN111986992A (zh) * | 2019-05-23 | 2020-11-24 | 芯恩（青岛）集成电路有限公司 | 沟槽刻蚀方法 |
| CN111048414A (zh) * | 2019-12-26 | 2020-04-21 | 厦门乾照光电股份有限公司 | 一种沟槽刻蚀及侧壁粗化方法和发光二极管 |
| CN112750752A (zh) * | 2021-01-22 | 2021-05-04 | 上海华虹宏力半导体制造有限公司 | 深沟槽隔离结构的形成方法及半导体器件的形成方法 |
| CN116230622A (zh) * | 2023-02-23 | 2023-06-06 | 上海积塔半导体有限公司 | 一种半导体结构的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116598254A (zh) | 2023-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5849639A (en) | Method for removing etching residues and contaminants | |
| US20020052113A1 (en) | Two etchant etch method | |
| CN116598254B (zh) | 深沟槽隔离结构的形成方法 | |
| US20070090446A1 (en) | Hardmask etch for gate polyetch | |
| JPH1092798A (ja) | 単結晶シリコンのエッチング方法 | |
| WO1999067817A1 (en) | Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion | |
| TWI490943B (zh) | 乾式蝕刻方法 | |
| US20070212885A1 (en) | Method and composition for plasma etching of a self-aligned contact opening | |
| US8119537B2 (en) | Selective etching of oxides to metal nitrides and metal oxides | |
| US9018075B2 (en) | Plasma processing method | |
| US9966312B2 (en) | Method for etching a silicon-containing substrate | |
| JP2002319574A (ja) | 窒化シリコン膜の除去方法 | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| CN103050434A (zh) | 硅通孔的刻蚀方法 | |
| CN115602538B (zh) | 沟槽的形成方法 | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| US20030022504A1 (en) | Toxic residual gas removal by non-reactive ion sputtering | |
| JP2002184856A (ja) | 半導体素子の分離方法 | |
| CN112117192A (zh) | 半导体结构的形成方法 | |
| CN115841946B (zh) | 深硅刻蚀优化方法 | |
| US20240006159A1 (en) | Post-processing of Indium-containing Compound Semiconductors | |
| CN109835867B (zh) | 刻蚀溶液和刻蚀方法 | |
| US7268082B2 (en) | Highly selective nitride etching employing surface mediated uniform reactive layer films | |
| KR0177927B1 (ko) | 드라이에칭방법 | |
| JPH0677175A (ja) | 酸化シリコン上の窒化シリコンのエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |