KR0177927B1 - 드라이에칭방법 - Google Patents

드라이에칭방법 Download PDF

Info

Publication number
KR0177927B1
KR0177927B1 KR1019900011021A KR900011021A KR0177927B1 KR 0177927 B1 KR0177927 B1 KR 0177927B1 KR 1019900011021 A KR1019900011021 A KR 1019900011021A KR 900011021 A KR900011021 A KR 900011021A KR 0177927 B1 KR0177927 B1 KR 0177927B1
Authority
KR
South Korea
Prior art keywords
etching
gas
silicon
dry etching
film
Prior art date
Application number
KR1019900011021A
Other languages
English (en)
Other versions
KR910003769A (ko
Inventor
신고 가도무라
Original Assignee
오가 노리오
소니 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오가 노리오, 소니 가부시기가이샤 filed Critical 오가 노리오
Publication of KR910003769A publication Critical patent/KR910003769A/ko
Application granted granted Critical
Publication of KR0177927B1 publication Critical patent/KR0177927B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

내용 없음.

Description

드라이에칭방법
제1도a-제1도c는 제1청구항 기재에 관한 드라이에칭방법의 실시예의 각 공정을 도시한 단면도.
제2도a 및 제2도b는 제2청구항 기재에 관한 드라이에칭방법의 실시예의 공정을 도시한 단면도.
제3도는 종래예를 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
10 : 실리콘기판 11 : SiO2
12 : 레지스트 13 : TEOS막
14 : 트렌치 15 : 측벽보호막
본원 발명은 드라이에칭방법에 관한 것이며, 더욱 상세하게는 단결정 실리콘의 이방성(異方性)에칭에 관한 것이다.
제1청구항 기재의 발명은 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 3불화염소를 첨가함으로써, 단결정 실리콘의 트렌치에칭시의 에칭속도를 효과적으로 향상시키고, 또한 로딩효과를 억제하도록 한 것이다.
제2청구항 기재의 발명은 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 규소(Si)와 불소(F)를 구성원소로 하는 가스를 첨가함으로써, 개구부가 테이퍼형상이 된 이온산란의 영향을 받기 쉬운 마스크형상에서의 실리콘 트렌치에칭을 양호한 형상으로 실현할 수 있으며, 더욱이 에치레이트의 저하도 없이 재현성 좋게 달성할 수 있도록 한 것이다.
근년에, 단결정 실리콘에 깊은 흠이나 구멍을 형성하는 이른바 실리콘 트렌치에칭기술은 고(高)메가비트DRAM이나 고속 바이폴라프로세스등에의 각종 응용이 진행되고, 초초(超超)LSI(ULSI)제조상 필요불가결인 것으로 되려고 하고 있다. 이러한 에칭에 사용되는 가스계는 불소(F)계, 염소(Cl)계나, 이들의 혼합계등이 각종 개발, 실용화되고 있으나, 현재 주류가 되고 있는 것은 4염화규소(SiCl4)/질소(N2)계이다(일본국 특개소 63(1988)-73526호 공보 및 1988년 추응물(秋應物)7a-K-7 참조).
그래서, 종래의 단결정 실리콘의 드라이에칭방법으로서는 단결정 실리콘기판상에 수직의 내벽면을 가진 개구부를 형성한 SiO2마스크를 형성하고, 상기 4염화규소(SiCl4)/질소(N2)계의 가스를 에칭가스로서 사용해서 에칭을 행하는 것이다. 이것은 에칭 중에 생기는 반응생성물의 SixNy을 측벽보호막으로서 이용해서 트렌치를 형성한다는 것이다.
그러나, 이와 같은 종래의 드라이에칭방법에 있어서는 다음과 같은 문제점을 가지고 있다.
먼저, 상기 측벽보호막이 되는 퇴적물이 에칭을 저해하는 방향에도 작용하기 때문에, 에칭속도가 충분치 못하거나, 배치식에처나 피(被)에치면적이 넓은 마스크를 사용한 경우에, 로딩효과에 의해 에칭레이트가 저하되는 문제점이 있다. 이와 같은 에칭레이트를 향상시킬 목적으로, 6불화이온(SF6)을 첨가한 SF6/SiCl4/N2계(1988년 추응물 7a-K-7)가스를 에칭가스로서 사용하는 기술이 알려져 있으나, 유황(5)에 의한 오염의 발생이 염려되고 있다.
또한, 리소그라피로 패터닝불가능한 룰을 셀퍼라인으로 패터닝하기 때문에 제3도에 도시한 바와 같이 실리콘기판(1)상의 SiO2막(2)의 개구부측벽에 테트라에톡시실란(TEOS)을 사용한 SiO2로 이루어진 사이드월(3)을 형성하고, 이것을 마스크로서 사용하면, 사이드월(3)의 테이퍼각의 영향을 받아서, 제3도에 도시한 바와 같이 입사이온이 산란을 일으키고, 마스크직하에 패임이나 언더컷등을 일으켜, 소망의 형상의 트렌치를 얻지 못하고, 측벽보호효과가 충분하지 못한 문제점이 있었다.
본원 발명은 이와 같은 종래의 문제점에 착안하여 창안된 것으로서, 이온산란을 일으키기 쉬운 마스크형상에서의 실리콘 트렌치에칭이 양호한 형상으로 행해지고, 또한 에치레이트의 저하를 방지하고, 또한 로딩효과를 억제할 수 있는 드라이에칭방법을 얻으려고 하는 것이다.
여기서, 제1청구항 기재에 관한 발명은 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 3불화염소를 첨가한 것을 그 해결수단으로 하고 있다.
또한, 제2청구항 기재에 관한 발명은 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 규소(Si)와 불소(F)를 구성원소로 하는 가스를 첨가한 것을 그 해결수단으로 하고 있다.
제1청구항 기재에 관한 발명은 에칭가스에 3불화염소(CIF3)를 첨가함으로써, 이 불화염소의 해리에 의해 생기는 불소라디칼(F*), 염소라디칼(Cl*)등이 에치레이트의 향상에 기여하고, 또한 예를 들면 플라즈마에칭장치 등에 있어서 웨이퍼상부의 에칭종(種)이 부족한 로딩효과를 억제한다. 또한, 이 3불화염소의 본딩에너지는 Cl-F=61.4kcal/mol 이며, SF6(S-F=90kcal/mol), NF3(N-63kcal/mol), CF4(C-F=107kcal/mol)와 비교해서 작기 때문에, 플라즈마중에서 다른 F계가스 보다 효과적으로 해리 해서 활성종(活性種)을 발생한다. 이와 같이 에치레이트가 향상되므로 로딩효과의 방지가 가능해진다.
또한, 제2청구항 기재에 관한 발명은 에칭가스에 최소한 규소(Si)와 불소(F)를 구성원소로 하는 가스를 첨가함으로써, 최소한 Si와 F의 화합물로 이루어지는 가스중의 Si가 약한 측벽보호막을 보다 견고하게 하기 위한 퇴적의 촉진에 기여하고, F는 이러한 퇴적의 촉진에 수반되는 에치레이트의 저하를 보충하는 작용을 한다.
다음에, 본원 발명에 관한 드라이에칭방법의 상세를 도면에 도시한 실시예에 따라 설명한다.
먼저, 제1청구항 기재의 발명의 실시예는 제1도a에 도시한 바와 같이 단결정 실리콘으로 이루어진 실리콘기판(10)의 위에 형성된 SiO2막(11)표면에 레지스트(12)를 도포하고, 트렌치를 형성하는 소망의 위치에 레지스트가 개구하도록 패터닝을 행한다.
다음에, 제1도b에 도시한 바와 같이, 레지스트(12)를 마스크로서 반응성 이온에칭(RIE)을 행하고, SiO2막(11)에 개구부(11a)를 개설한다.
다음에, 레지스트(12)를 제거한 후, 제1도 c에 도시한 바와 같이 SiO2막(11)을 마스크로서 바이어스인가형의 ECR에칭장치를 사용해서 에칭을 행하고, 소정 깊이의 트렌치를 형성한다. 이 경우의 에칭조건은 압력을 10mm Torr, RF바이어스를 300W로 하고, 또한 반응생성물에 의한 측벽보호막(15)을 형성하는 가스계로서 4염화규소(SiCl4)/질소(N2)계를 채용하고, 이것에 에치레이트를 향상시키기 위해 3불화염소를 10%의 비율로 첨가했다.
본 실시예에 있어서는, 첨가된 3불화염소(CIF3)의 해리에 의해 생긴 불소라디칼(F*), 염소라디칼(Cl*)이 실리콘기판(10)의 에치레이트를 높이는 작용이 있다. 이와 같이, 에치레이트가 향상되므로, 에칭면적이 넓어져도 로딩효과에 의한 에치레이트의 저하도 없이 에칭된다.
또한, 본 실시예에 있어서는 3불화염소(CIF3)가 첨가된 에칭가스로서 SiCl4/N2계 가스를 사용하였으나, 예를 들면 Cl2/N2계 가스, Cl2/O2계 가스, Br2/N2계 가스, HBr/N2계 가스, SiCl4/O2계 가스등을 목적에 맞추어 적절히 선택 가능하다.
또한, 에칭가스로서 반응생성물에 의한 측벽보호막을 형성하면서 에칭이 진행하는 가스계에 CIF3를 1-90% 첨가하면 로딩효과를 억제할 수 있으며, 에칭레이트를 향상시키는 것이 가능하다.
또한, 에칭가스로서 염소, 브롬 또는 그 화합물에 산소(O2), 질소(N2)를 첨가해서 이루어진 가스계에 CIF3를 1-90%의 비율로 첨가해도 상기 실시예와 같은 효과를 얻는 것이 가능하다.
그리고 또한, 상기 실시예에 있어서의 에칭가스에 불활성가스를 첨가해도 된다.
다음에, 제2청구항 기재의 본원 발명의 실시예를 설명한다.
본 실시예는 제2도 a에 도시한 바와 같이 단결정 실리콘으로 이루어진 실리콘기판(10)의 위에 형성된 두께 1.0㎛의 SiO2막(11)에 트렌치를 형성하는 소망의 위치에 트렌치폭 보다 크게 예를 들면 개구경 1.0㎛의 개구부(11a)를 개설한다.
다음에, SiO2막(11)상 및 개구부(11a)내에 소정막 두께의 테트라에톡시실란(TEOS)을 소스가스로 하는 SiO2막(13)을 CVD법에 의해 4000Å의 두께로 형성하고, 그 후 에치백을 행해서, 상기 개구부(11a)측벽에 사이드월(13a)을 형성한다. 이 때 사이드월(13a)의 개구경은 0.3㎛가 되고, 이 사이드월(13a)의 내측면은 에치백의 영향으로 60-70°의 테이퍼가 이루어져 있다.
그후, TEOS막 및 SiO2막(11)을 마스크로서 바이어스인가형의 ECR에칭장치를 사용해서 에칭을 행하여 소정 깊이의 트렌치(14)를 형성한다(제2도b). 도면중(15)는 에칭에 있어서 에칭측벽에 형성되는 측벽보호막(15)이다.
이 경우의 에칭조건은 에칭가스로서 4염화규소(SiCl4)와 질소(N2)와 4불화규소(SiF4)와의 혼동가스로 하고, 그 유량비를 SiCl4/N2/SiF4= 10 SCCM/10 SCCM/10 SCCM으로 설정한다. 그리고 압력을 10m Torr, 마이크로파 전력을 850W, Vdc를 -250V로 설정한다. 이러한 조건에 의한 에칭에 SiF4중의 F*에 의해, 에치레이트의 저하가 없으며, 또한 SiF4중의 Si에 의해 측벽에서는 보호효과가 촉진되고, 마스크 직하의 패임, 언더컷 등이 생기지 않는 양호한 트렌치형상를 얻을 수 있다.
또한 최소한 규소와 불소를 구성원소로 하는 가스로서, 상기 예와 같이 4불화규소를 사용하고, 이것을 첨가하는 가스계로서 Br2/N2를 사용하고, 예를 들면 그 유량비를 Br2/N2/SiF4= 10/10/10 SCCM으로 하고, 압력을 10m Torr, 마이크로파 전력을 850W, Vdc를 -250V로 설정해서 같은 에칭을 행한 결과, 상기 예와 같은 작용, 효과가 얻어지는 것이 확인되었다.
또한 규소와 불소를 구성원소로 하는 가스가 첨가되는 가스계로서는 상기 실시예와 같이 적당히 선택 가능하다.
이상 실시예에 대해서 설명하였으나, 이에 한정되지 않고 각종의 설계가 가능하다.
이상 설명에서 명백한 바와 같이, 본원 발명에 관한 드라이에칭방법에 의하면, 에칭속도를 효과적으로 향상시키고, 또한 로딩효과를 제어할 수 있는 효과가 있다.
또한 개구부가 테이퍼형상으로 된 이온산란의 영향을 받기 쉬운 마스크형상에서의 실리콘 트렌치에칭이 양호한 형상으로 에치레이트의 저하도 없이, 재현성 좋게 달성할 수 있는 효과가 있다.

Claims (2)

  1. 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 3불화염소를 첨가한 것을 특징으로 하는 드라이에칭방법.
  2. 단결정 실리콘의 드라이에칭에 있어서, 에칭반응에 의한 측벽보호막을 형성할 수 있는 가스계에 최소한 규소(Si)와 불소(F)를 구성원소로 하는 가스를 첨가한 것을 특징으로 하는 드라이에칭방법.
KR1019900011021A 1989-07-21 1990-07-20 드라이에칭방법 KR0177927B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP18917289 1989-07-21
JP89-189172 1989-07-21
JP1253441A JP2876649B2 (ja) 1989-07-21 1989-09-28 ドライエッチング方法
JP89-253441 1989-09-28

Publications (2)

Publication Number Publication Date
KR910003769A KR910003769A (ko) 1991-02-28
KR0177927B1 true KR0177927B1 (ko) 1999-04-15

Family

ID=16236686

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900011021A KR0177927B1 (ko) 1989-07-21 1990-07-20 드라이에칭방법

Country Status (2)

Country Link
JP (1) JP2876649B2 (ko)
KR (1) KR0177927B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516099B2 (ja) * 1990-11-16 1996-07-10 国際電気株式会社 ドライエッチング方法
DE19706682C2 (de) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium

Also Published As

Publication number Publication date
KR910003769A (ko) 1991-02-28
JPH03129730A (ja) 1991-06-03
JP2876649B2 (ja) 1999-03-31

Similar Documents

Publication Publication Date Title
US6380095B1 (en) Silicon trench etch using silicon-containing precursors to reduce or avoid mask erosion
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US6921725B2 (en) Etching of high aspect ratio structures
US6743727B2 (en) Method of etching high aspect ratio openings
EP0272143B1 (en) Bromine etch process for silicon
US6335292B1 (en) Method of controlling striations and CD loss in contact oxide etch
US5078833A (en) Dry etching method
US5024722A (en) Process for fabricating conductors used for integrated circuit connections and the like
JPH06163478A (ja) 半導体のドライエッチング方法
JPH0927483A (ja) 酸化物層のエッチング方法
US20070212885A1 (en) Method and composition for plasma etching of a self-aligned contact opening
KR20010042983A (ko) 고 종횡비 개구를 형성하는 방법
US20240006159A1 (en) Post-processing of Indium-containing Compound Semiconductors
US20020003126A1 (en) Method of etching silicon nitride
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US5767017A (en) Selective removal of vertical portions of a film
KR0177927B1 (ko) 드라이에칭방법
JPH04237125A (ja) ドライエッチング方法
US5314578A (en) Process for etching a multi-layer substrate
JP2874233B2 (ja) ドライエッチング方法
US7071110B2 (en) Process for the plasma etching of materials not containing silicon
KR19980028825A (ko) 감광막 식각방법
JPH0239428A (ja) 半導体装置のエッチング方法
KR20020031025A (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR100259069B1 (ko) 반도체 소자의 다층막 식각방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041020

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee