JP2876649B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2876649B2
JP2876649B2 JP1253441A JP25344189A JP2876649B2 JP 2876649 B2 JP2876649 B2 JP 2876649B2 JP 1253441 A JP1253441 A JP 1253441A JP 25344189 A JP25344189 A JP 25344189A JP 2876649 B2 JP2876649 B2 JP 2876649B2
Authority
JP
Japan
Prior art keywords
etching
gas
dry etching
silicon
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1253441A
Other languages
English (en)
Other versions
JPH03129730A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to EP19900307877 priority Critical patent/EP0414372A3/en
Priority to US07/555,032 priority patent/US5078833A/en
Priority to KR1019900011021A priority patent/KR0177927B1/ko
Publication of JPH03129730A publication Critical patent/JPH03129730A/ja
Application granted granted Critical
Publication of JP2876649B2 publication Critical patent/JP2876649B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、ドライエッチング方法に関し、更に詳しく
は、単結晶シリコンの異方性エッチングに係るものであ
る。
[発明の概要] 第1請求項記載の発明は、バイアス印加型のECRエッ
チングを行う単結晶シリコンのドライエッチングにおい
て、 エッチング反応による側壁保護膜を形成し得るガス系
に少なくても三フッ化塩素を1〜90%添加したことによ
り、 単結晶シリコンのトレンエッチング時のエッチング速
度を効果的に向上させ、且つローティング効果を抑制す
るようにしたものである。
第2請求項記載の発明は、バイアス印加型のECRエッ
チングを行う単結晶シリコンのドライエッチングにおい
て、 エッチング反応による側壁保護膜を形成し得るガス系
に、少なくてもケイ素(Si)とフッ素(F)とを構成元
素とするガスを添加したことにより、 開口部がテーパ形状となったイオン散乱の影響を受け
易いマスク形状でのシリコントレンチエッチングが良好
な形状で実現でき、しかもエッチレートの低下もなく再
現生良く達成できるようにしたものである。
[従来の技術] 近年、単結晶シリコンに深い溝や穴を形成する所謂シ
リコントレンチエッチング技術は、高メガビットDRAM
や、高速バイホーラプロセス等への各種応用が進み、超
々LSI(ULSI)製造上必要不可欠なものになろうとして
いる。かかるエッチングに用いられるガス系は、フッ素
(F)系,塩素(Cl)系や、これらの混合系等が各種開
発、実用化されているが、現在、主流となっているの
は、四塩化ケイ素(SiCl4)/窒素(N2)系である(特
開昭63−73526号公報及び1988年秋応物7a−K−7参
照)。
そこで、従来の単結晶シリコンのドライエッチング方
法としては、単結晶シリコン基板上に、垂直な内壁面を
有する開口部を設けたSiO2マスクを形成し、上記した四
塩化ケイ素(SiCl4/窒素(N2)系のガスをエッチング
ガスとして用いてエッチングを行うものである。これ
は、エッチング中に生ずる反応生成物のSixNyを側壁保
護膜として利用してトレンチを形成するというものであ
る。
[発明が解決しようとする課題] しかしながら、このような従来のドライエッチング方
法にあっては、以下に述べるような問題点を有してい
る。
先ず、上記した側壁保護膜となる堆積物がエッチング
を阻害する方向にも働くため、エッチング速度が充分と
は云えなかったり、バッチ式エッチャーや被エッチ面積
の広いマスクを用いた場合に、ローディング効果により
エッチングレートが低下する問題点がある。このような
エッチングレートを向上させる目的で、六フッ化イオン
(SF6)を添加したSF6/SiCl4/N2系(1988年秋応物7a
−K−7)ガスをエッチングガスとして用いる技術が知
られているが、イオウ(S)によるコンタミネーション
の発生が懸念されている。
また、リソグラフィーでパターニング不可能なルール
をセルフアラインでパターニングするため、第3図に示
すように、シリコン基板1上のSiO2膜2の開口部側壁に
テトラエトキシシラン(TEOS)を用いたSiO2でなるサイ
ドウォール3を形成し、これをマスクとして用いると、
サイドウォール3のテーパ角の影響を受けて、第3図に
示すように、入射イオンが散乱を起こし、マスク直下に
抉れやアンダーカット等を生じ、所望の形状のトレンチ
が得られず、側壁保護効果が充分でないとい問題点があ
った。
本発明は、このような従来の問題点に着目して創案さ
れたものであって、イオン散乱を起こし易いマスク形状
でのシリコントレンチエッチングが良好な形状で行え、
またエッチレートの低下を防止し、且つローティング効
果を抑制し得るドライエッチング方法を得んとするもの
である。
[課題を解決するための手段] そこで、第1請求項記載に係る発明は、バイアス印加
型のECRエッチングを行う単結晶シリコンのドライエッ
チングにおいて、エッチング反応による側壁保護膜を形
成し得るガス系に少なくとも三フッ化塩素を1〜90%添
加したことを、その解決手段としている。
また、第2請求項記載に係る発明は、バイアス印加型
のECRエッチングを行う単結晶シリコンのドライエッチ
ングにおいて、エッチング反応による側壁保護膜を形成
し得るガス系に、少なくともケイ素(Si)とフッ素
(F)とを構成元素とするガスを添加したことを、その
解決手段としている。
[作用] 第1請求項記載に係る発明は、エッチングガスに三フ
ッ化塩素(ClF3)を添加することにより、このフッ化塩
素の解離によって生ずるフッ素ラジカル(F*),塩素ラ
ジカル(Cl*)等がエッチレートの向上に寄与し、ま
た、例えば、プラズマエッチング装置などにおいてウエ
ハ上部のエッチング種が不足するローティング効果を抑
制する。なお、この三フッ化塩素のボンディングエネル
ギーは、Cl−F=61.4Kcal/molであり、SF6(S−F=9
0Kca=mol),NF3(N−63Kcal/mol),CF4(C−F=1
07Kcal/mol)と比較して小さいため、プラズマ中で他の
F系ガスよりも効果的に解離して活性種を生ずる。この
ように、エッチレートが向上するため、ローティング効
果の防止が可能となる。
また、第2請求項記載に係る発明は、エッチングガス
に、少なくともケイ素(Si)とフッ素(F)とを構成元
素とするガスを添加することにより、少なくともSiとF
の化合物よりなるガス中のSiが、弱い側壁保護膜をより
強固にするための堆積の促進に寄与し、Fはかかる堆積
の促進に伴うエッチレートの低下を補う作用を有する。
[実施例] 以下、本発明に係るドライエッチング方法の詳細を図
面に示す実施例に基づいて説明する。
先ず、第1請求項記載の発明の実施例は、第1図Aに
示すように、単結晶シリコンでなるシリコン基板10の上
に形成されたSiO2膜11表面にレジスト12を塗布し、トレ
ンチを形成する所望の位置にレジストが開口するように
パターニングを行う。
次に、第1図Bに示すように、レジスト12をマスクと
して反応性イオンエッチング(RIE)を行い、SiO2膜11
に開口部11aを開設する。
次に、レジスト12を除去した後、第1図Cに示すよう
に、SiO2膜11をマスクとして、バイアス印加型のECRエ
ッチング装置を用いてエッチングを行い所定深さのトレ
ンチを形成する。この場合のエッチング条件は、圧力を
10mTorr、RFバイアスを300Wとして、また、反応生成物
による側壁保護膜15を形成するガス系として四塩化ケイ
素(SiCl4)/(窒素(N2)系を採用し、これにエッチ
レートを向上させるため三フッ化塩素を10%の割合で添
加した。
本実施例においては、添加された三フッ化塩素(Sl
F3)の解離により生じたフッ素ラジカル(F*),塩素ラ
ジカル(Cl*)がシリコン基板10のエッチレートを高め
る作用がある。このようにエッチレートが向上したた
め、エッチング面積が広くなってもローディング効果に
よるエッチレートの低下もなくエッチングされた。
また、本実施例においては、三フッ化塩素(SlF3)が
添加されたエッチングガスとしてSiCl4/N2系ガスを用
いたが、例えば、Cl2/N2系ガス、Cl2/O2系ガス,Br2
/N2系ガス,HBr/N2系ガス,SiCl4/O2系ガス等を目的に
合わせて適宜選択可能である。
さらに、エッチングガスとして、反応生成物による側
壁保護膜を形成しながらエッチングが進行するガス系
に、ClF3を1〜90%添加すればローディング効果を抑制
でき、エッチングレートを向上することが可能である。
また、エッチングガスとして塩素,臭素又はその化合
物に酸素(O2),窒素(N2)を添加してなるガス系にCl
F3を1〜90%の割合で添加しても上記実施例と同様の効
果を得ることが可能である。
さらにまた、上記実施例におけるエッチングガスに希
ガスを添加しても勿論よい。
次に、第2請求項記載の発明の実施例を説明する。
本実施例は、第2図Aに示すように、単結晶シリコン
でなるシリコン基板10の上に形成された厚さ1.0μmのS
iO2膜11にトレンチを形成する所望の位置にトレンチ幅
よりも大きめに例えば開口径1.0μmの開口部11aを開設
する。
次に、SiO2膜11上及び開口部11a内に所定膜厚のテト
ラエトキシシラン(TEOS)をソースガスとするSiO2膜13
をCVD法により4000Åの厚さに形成し、その後エッチバ
ックを行って、前記開口部11a側壁にサイドウォール13a
を形成する。このときサイドウォール13aの開口径は、
0.3μmとなり、このサイドウォール13aの内側面はエッ
チバックの影響で60〜70°のテーパがついている。
その後、TEOS膜及びSiO2膜11をマスクとして、バイア
ス印加型のECRエッチング装置を用いてエッチングを行
い所定深さのトレンチ14を形成する(第2図B)。図中
15は、エッチングに際して、エッチング側壁に形成され
る側壁保護膜15である。
この場合のエッチング条件は、エッチングガスとし
て、四塩化ケイ素(SiCl4)と窒素(N2)と四フッ化ケ
イ素(SiF4)との混同ガスとし、その流量比をSiCl4/N
2/SiF4=10SCCM/10SCCM/10SCCMに設定する。さらに、
圧力を10mTorr、マイクロ波電力を850W、Vdcを−250Vに
設定する。斯る条件によるエッチングにSiF4中のF*によ
り、エッチレートの低下が無く、また、SiF4中のSiによ
り側壁では保護効果が促進されマスク直下の抉れ,アン
ダーカット等の生じない良好なトレンチ形状を得ること
が出来る。
また、少なくともケイ素とフッ素を構成元素とするガ
スとして、上記例と同様に四フッ化ケイ素を用い、これ
を添加するガス系としてBr2/N2を用い、例えば、その
流量比をBr2/N2/SiF4=10/10/10SCCMとし、圧力を10m
Torr、マイクロ波電力を850W、Vdcを−250Vと設定して
同様のエッチングを行った結果、上記例と同様の作用、
効果が得られることが確認された。
なお、ケイ素とフッ素とを構成元素とするガスが添加
されるガス系としては、上記実施例と同様に適宜選択可
能である。
以上、実施例について説明したが、これに限らず各種
の設計が可能である。
[発明の効果] 以上の説明から明らかなように、本発明に係るドライ
エッチング方法によれば、エッチング速度を効果的に向
上させ、且つ、ローティング効果を抑制出来る効果があ
る。
また、開口部がテーパ形状となったイオン散乱の影響
を受け易いマスク形状でのシリコントレンチエッチング
が、良好な形状でエッチレートの低下もなく、再現性良
く達成出来る効果がある。
【図面の簡単な説明】
第1図A〜第1図Cは第1請求項記載に係るドライエッ
チング方法の実施例の各工程を示す断面図、第2図A及
び第2図Bは第2請求項記載に係るドライエッチング方
法の実施例の工程を示す断面図、第3図は従来例を示す
断面図である。 10…シリコン基板、11…SiO2膜、12…レジスト、13…TE
OS膜、14…トレンチ、15…側壁保護膜。

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】バイアス印加型のECRエッチングを行う単
    結晶シリコンのドライエッチングにおいて、 エッチング反応による側壁保護膜を形成し得るガス系に
    少なくとも三フッ化塩素を1〜90%添加したことを特徴
    とするドライエッチング方法。
  2. 【請求項2】バイアス印加型のECRエッチングを行う単
    結晶シリコンのドライエッチングにおいて、 エッチング反応による側壁保護膜を形成し得るガス系
    に、少なくともケイ素(Si)とフッ素(F)とを構成元
    素とするガスを添加したことを特徴とするドライエッチ
    ング方法。
JP1253441A 1989-07-21 1989-09-28 ドライエッチング方法 Expired - Fee Related JP2876649B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP19900307877 EP0414372A3 (en) 1989-07-21 1990-07-19 Dry etching methods
US07/555,032 US5078833A (en) 1989-07-21 1990-07-20 Dry etching method
KR1019900011021A KR0177927B1 (ko) 1989-07-21 1990-07-20 드라이에칭방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1-189172 1989-07-21
JP18917289 1989-07-21

Publications (2)

Publication Number Publication Date
JPH03129730A JPH03129730A (ja) 1991-06-03
JP2876649B2 true JP2876649B2 (ja) 1999-03-31

Family

ID=16236686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1253441A Expired - Fee Related JP2876649B2 (ja) 1989-07-21 1989-09-28 ドライエッチング方法

Country Status (2)

Country Link
JP (1) JP2876649B2 (ja)
KR (1) KR0177927B1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2516099B2 (ja) * 1990-11-16 1996-07-10 国際電気株式会社 ドライエッチング方法
DE19706682C2 (de) * 1997-02-20 1999-01-14 Bosch Gmbh Robert Anisotropes fluorbasiertes Plasmaätzverfahren für Silizium

Also Published As

Publication number Publication date
KR0177927B1 (ko) 1999-04-15
KR910003769A (ko) 1991-02-28
JPH03129730A (ja) 1991-06-03

Similar Documents

Publication Publication Date Title
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US6518192B2 (en) Two etchant etch method
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US5078833A (en) Dry etching method
US20020132486A1 (en) Nitride open etch process based on trifluoromethane and sulfur hexafluoride
US20070090446A1 (en) Hardmask etch for gate polyetch
US5188980A (en) Inert gas purge for the multilayer poly gate etching improvement
JP3165047B2 (ja) ポリサイド膜のドライエッチング方法
US6399286B1 (en) Method of fabricating reduced critical dimension for conductive line and space
JPH1098029A (ja) 基板から有機反射防止膜をエッチングする処理法
US5685950A (en) Dry etching method
JP2876649B2 (ja) ドライエッチング方法
JP3063710B2 (ja) 半導体装置の製造方法
US20070048987A1 (en) Manufacturing method of semiconductor device
JPH07235590A (ja) 半導体装置の製造方法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH04237125A (ja) ドライエッチング方法
CN113035699B (zh) 半导体器件的制造方法
JP2002368127A (ja) 半導体素子のデュアルゲート製造方法
JP2874233B2 (ja) ドライエッチング方法
JP2000208767A (ja) 半導体装置の製造方法
JP2002184856A (ja) 半導体素子の分離方法
JP2004503082A (ja) 無ドープの酸化ケイ素と窒化珪素との上部にあるドープされた酸化ケイ素のための選択性を有するエッチング剤、そのエッチング剤を使用する方法、及びそれにより形成された構造。
JP2002134470A (ja) 半導体装置の製造方法、及び半導体装置
KR100259069B1 (ko) 반도체 소자의 다층막 식각방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees