JP2002368127A - 半導体素子のデュアルゲート製造方法 - Google Patents
半導体素子のデュアルゲート製造方法Info
- Publication number
- JP2002368127A JP2002368127A JP2002105154A JP2002105154A JP2002368127A JP 2002368127 A JP2002368127 A JP 2002368127A JP 2002105154 A JP2002105154 A JP 2002105154A JP 2002105154 A JP2002105154 A JP 2002105154A JP 2002368127 A JP2002368127 A JP 2002368127A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- dual gate
- gas
- undoped polysilicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 100
- 229920005591 polysilicon Polymers 0.000 claims abstract description 100
- 238000005530 etching Methods 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 47
- 239000011261 inert gas Substances 0.000 claims description 17
- 229910052736 halogen Inorganic materials 0.000 claims description 15
- 150000002367 halogens Chemical class 0.000 claims description 15
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 13
- 229910052731 fluorine Inorganic materials 0.000 claims description 13
- 239000011737 fluorine Substances 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 description 2
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 description 2
- 229910052794 bromium Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- SURLGNKAQXKNSP-DBLYXWCISA-N chlorin Chemical compound C\1=C/2\N/C(=C\C3=N/C(=C\C=4NC(/C=C\5/C=CC/1=N/5)=CC=4)/C=C3)/CC\2 SURLGNKAQXKNSP-DBLYXWCISA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000009528 severe injury Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 デュアルゲートエッチング工程において、過
度のエッチング時にゲート酸化膜が損傷されることを防
止する。 【解決手段】 フィールド酸化膜１１０を形成してアク
ティブ領域とフィールド領域とが規定された半導体基板
上にゲート酸化膜１２０を形成した後、アンドープト・
ポリシリコンを蒸着し、アンドープト・ポリシリコン層
１３０の一側上部にフォトレジスト・マスクを形成した
後、アンドープト・ポリシリコン層１３０の他側にＮ＋
イオンを注入してＮドープト・ポリシリコン領域とアン
ドープト・ポリシリコン領域を規定し、前記両ポリシリ
コン領域の上部にデュアルゲート・マスクパターン１５
５を形成し、デュアルゲート・マスクパターン１５５を
用いてＮドープト・ポリシリコンとアンドープト・ポリ
シリコンとを多段階のエッチング工程を経てエッチング
した後、デュアルゲート・マスクパターン１５５を除去
する。
度のエッチング時にゲート酸化膜が損傷されることを防
止する。 【解決手段】 フィールド酸化膜１１０を形成してアク
ティブ領域とフィールド領域とが規定された半導体基板
上にゲート酸化膜１２０を形成した後、アンドープト・
ポリシリコンを蒸着し、アンドープト・ポリシリコン層
１３０の一側上部にフォトレジスト・マスクを形成した
後、アンドープト・ポリシリコン層１３０の他側にＮ＋
イオンを注入してＮドープト・ポリシリコン領域とアン
ドープト・ポリシリコン領域を規定し、前記両ポリシリ
コン領域の上部にデュアルゲート・マスクパターン１５
５を形成し、デュアルゲート・マスクパターン１５５を
用いてＮドープト・ポリシリコンとアンドープト・ポリ
シリコンとを多段階のエッチング工程を経てエッチング
した後、デュアルゲート・マスクパターン１５５を除去
する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子のデュア
ルゲート製造方法に関するもので、より詳細にはデュア
ルゲートエッチング工程において、ポリシリコン膜を多
段階に分けてエッチングすることにより、ドープト・ポ
リシリコンとアンドープト・ポリシリコンとのエッチン
グ速度及び異方性エッチングプロファイルを同一に維持
することができ、それによって後続のエッチング段階
で、下部ゲート酸化膜に対するエッチング選択比の差が
ないので過度のエッチング時ゲート酸化膜が損傷される
ことを防止できる半導体素子のデュアルゲート製造方法
に関するものである。
ルゲート製造方法に関するもので、より詳細にはデュア
ルゲートエッチング工程において、ポリシリコン膜を多
段階に分けてエッチングすることにより、ドープト・ポ
リシリコンとアンドープト・ポリシリコンとのエッチン
グ速度及び異方性エッチングプロファイルを同一に維持
することができ、それによって後続のエッチング段階
で、下部ゲート酸化膜に対するエッチング選択比の差が
ないので過度のエッチング時ゲート酸化膜が損傷される
ことを防止できる半導体素子のデュアルゲート製造方法
に関するものである。
【０００２】
【従来の技術】一般的に、超微細化の半導体素子のゲー
トはアンドープト・ポリシリコンを蒸着した後、Ｎ＋イ
オン及びＰ＋イオンを注入してドープト・ポリシリコン
に形成し、これにレジスト工程とエッチング工程を経て
ゲートを形成する。
トはアンドープト・ポリシリコンを蒸着した後、Ｎ＋イ
オン及びＰ＋イオンを注入してドープト・ポリシリコン
に形成し、これにレジスト工程とエッチング工程を経て
ゲートを形成する。
【０００３】このように形成したゲートラインは、その
幅によって半導体素子の閾値電圧等の素子特性に大きい
影響を及ぼすので、その臨界寸法の均一性が要求され
る。
幅によって半導体素子の閾値電圧等の素子特性に大きい
影響を及ぼすので、その臨界寸法の均一性が要求され
る。
【０００４】また、半導体素子の集積度が増加すること
に伴ってシリコン基板上に形成されるゲート酸化膜の厚
さが１００Å程度に低減するので、ゲートポリシリコン
に対する高選択比のエッチングが必要である。
に伴ってシリコン基板上に形成されるゲート酸化膜の厚
さが１００Å程度に低減するので、ゲートポリシリコン
に対する高選択比のエッチングが必要である。
【０００５】したがって、ドープト・ポリシリコンをエ
ッチングしてデュアルゲートを形成する際には、そのゲ
ートのエッチング面をできるだけ垂直に維持すると共に
高選択比のエッチング環境を造成しなければならないと
いう課題がある。
ッチングしてデュアルゲートを形成する際には、そのゲ
ートのエッチング面をできるだけ垂直に維持すると共に
高選択比のエッチング環境を造成しなければならないと
いう課題がある。
【０００６】一例として、添付した図１ａないし図１ｃ
を参照して従来の半導体素子のデュアルゲート製造方法
を説明する。
を参照して従来の半導体素子のデュアルゲート製造方法
を説明する。
【０００７】まず、図１ａに示すように、フィールド酸
化膜３の形成によりアクティブ領域とフィールド領域と
が規定された半導体基板１上にゲート酸化膜５を形成し
た後、アンドープト・ポリシリコン（不図示）を蒸着す
る。
化膜３の形成によりアクティブ領域とフィールド領域と
が規定された半導体基板１上にゲート酸化膜５を形成し
た後、アンドープト・ポリシリコン（不図示）を蒸着す
る。
【０００８】そして、アンドープト・ポリシリコン層に
は、領域を分けてＮ＋イオンを注入してＮ＋イオンでド
ープされたドープト・ポリシリコン層９とアンドープト
・ポリシリコン層７に区分する。
は、領域を分けてＮ＋イオンを注入してＮ＋イオンでド
ープされたドープト・ポリシリコン層９とアンドープト
・ポリシリコン層７に区分する。
【０００９】次いで、Ｎドープト・ポリシリコン層９と
アンドープト・ポリシリコン層７上にデュアルゲート・
マスクパターン１１を形成する。
アンドープト・ポリシリコン層７上にデュアルゲート・
マスクパターン１１を形成する。
【００１０】そして、図１ｂに示すように、デュアルゲ
ート・マスクパターン１１を用いてＮドープト・ポリシ
リコン層９とアンドープト・ポリシリコン層７にクロー
リン／ブロミン及び非活性ガスの混合プラズマを用いて
ゲート酸化膜３が表れる時までエッチング工程を行って
デュアルゲートを形成する。 ところが、エッチング工
程時に使うエッチングガスの選択比に限界があるため、
Ｎドープト・ポリシリコン層９の側壁が"Ａ"のように過
度にエッチングされて、Ｎドープト・ポリシリコン層９
とアンドープト・ポリシリコン層７のエッチング選択比
の差によってアンドープト・ポリシリコン層７がゲート
酸化膜５上部に残留する問題があった。
ート・マスクパターン１１を用いてＮドープト・ポリシ
リコン層９とアンドープト・ポリシリコン層７にクロー
リン／ブロミン及び非活性ガスの混合プラズマを用いて
ゲート酸化膜３が表れる時までエッチング工程を行って
デュアルゲートを形成する。 ところが、エッチング工
程時に使うエッチングガスの選択比に限界があるため、
Ｎドープト・ポリシリコン層９の側壁が"Ａ"のように過
度にエッチングされて、Ｎドープト・ポリシリコン層９
とアンドープト・ポリシリコン層７のエッチング選択比
の差によってアンドープト・ポリシリコン層７がゲート
酸化膜５上部に残留する問題があった。
【００１１】それで、図１ｃに示すように、デュアルゲ
ート・マスクパターン１１を用いて再びクローリン／ブ
ロミン及び多量の非活性ガスが混合されたプラズマを用
いて高選択比のエッチングの条件下でアンドープト・ポ
リシリコン層７を過度にエッチングした後、マスクパタ
ーン１１を除去してデュアルゲートを形成する。
ート・マスクパターン１１を用いて再びクローリン／ブ
ロミン及び多量の非活性ガスが混合されたプラズマを用
いて高選択比のエッチングの条件下でアンドープト・ポ
リシリコン層７を過度にエッチングした後、マスクパタ
ーン１１を除去してデュアルゲートを形成する。
【００１２】
【発明が解決しようとする課題】しかし、過度のエッチ
ング時、アンドープト・ポリシリコン層７の低いエッチ
ング速度でＮドープト・ポリシリコン層９領域のゲート
酸化膜５に"Ｂ"のような激しい損傷が生じる問題があっ
た。
ング時、アンドープト・ポリシリコン層７の低いエッチ
ング速度でＮドープト・ポリシリコン層９領域のゲート
酸化膜５に"Ｂ"のような激しい損傷が生じる問題があっ
た。
【００１３】本発明はこのような問題点を解決するため
になられたもので、その目的は、デュアルゲートエッチ
ング工程において、ポリシリコン膜を多段階に分けてエ
ッチングすることにより、ドープト・ポリシリコンとア
ンドープト・ポリシリコンとのエッチング速度及び異方
性エッチングプロファイルを同一に維持することがで
き、それによって後続のエッチング段階で、下部ゲート
酸化膜に対するエッチング選択比の差がないので過度の
エッチング時ゲート酸化膜が損傷されることを防止でき
る半導体素子のデュアルゲート製造方法を提供すること
にある。
になられたもので、その目的は、デュアルゲートエッチ
ング工程において、ポリシリコン膜を多段階に分けてエ
ッチングすることにより、ドープト・ポリシリコンとア
ンドープト・ポリシリコンとのエッチング速度及び異方
性エッチングプロファイルを同一に維持することがで
き、それによって後続のエッチング段階で、下部ゲート
酸化膜に対するエッチング選択比の差がないので過度の
エッチング時ゲート酸化膜が損傷されることを防止でき
る半導体素子のデュアルゲート製造方法を提供すること
にある。
【００１４】
【課題を解決するための手段】前述の目的を達成するた
めに、本発明の半導体素子のデュアルゲート製造方法
は、フィールド酸化膜を形成してアクティブ領域とフィ
ールド領域とが規定された半導体基板上にゲート酸化膜
を形成した後、アンドープト・ポリシリコンを蒸着する
段階と、前記アンドープト・ポリシリコン層の一側上部
にフォトレジスト・マスクを形成した後、アンドープト
・ポリシリコン層の他側にＮ＋イオンを注入してＮドー
プト・ポリシリコン領域とアンドープト・ポリシリコン
領域を規定する段階と、前記Ｎドープト・ポリシリコン
領域とアンドープト・ポリシリコン領域との上部にデュ
アルゲート・マスクパターンを形成する段階と、前記デ
ュアルゲート・マスクパターンを用いてＮドープト・ポ
リシリコンとアンドープト・ポリシリコンとを多段階の
エッチング工程を経てエッチングした後、デュアルゲー
ト・マスクパターンを除去してデュアルゲートを形成す
る段階と、を含むことを特徴とする。
めに、本発明の半導体素子のデュアルゲート製造方法
は、フィールド酸化膜を形成してアクティブ領域とフィ
ールド領域とが規定された半導体基板上にゲート酸化膜
を形成した後、アンドープト・ポリシリコンを蒸着する
段階と、前記アンドープト・ポリシリコン層の一側上部
にフォトレジスト・マスクを形成した後、アンドープト
・ポリシリコン層の他側にＮ＋イオンを注入してＮドー
プト・ポリシリコン領域とアンドープト・ポリシリコン
領域を規定する段階と、前記Ｎドープト・ポリシリコン
領域とアンドープト・ポリシリコン領域との上部にデュ
アルゲート・マスクパターンを形成する段階と、前記デ
ュアルゲート・マスクパターンを用いてＮドープト・ポ
リシリコンとアンドープト・ポリシリコンとを多段階の
エッチング工程を経てエッチングした後、デュアルゲー
ト・マスクパターンを除去してデュアルゲートを形成す
る段階と、を含むことを特徴とする。
【００１５】また、請求項２記載の半導体素子のデュア
ルゲート製造方法は、前記多段階のエッチング工程はフ
ッ素を含むガスとハロゲンガスとの混合プラズマを用い
て時間エッチングを施す第１エッチング段階と、ハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜が表れる
時までエッチングする第２エッチング段階と、ハロゲン
ガスと非活性ガスとを混合してゲート酸化膜に対する高
選択比のエッチング条件下でＮドープト・ポリシリコン
とアンドープト・ポリシリコンを過度エッチングする第
３エッチング段階とからなることを特徴とする。
ルゲート製造方法は、前記多段階のエッチング工程はフ
ッ素を含むガスとハロゲンガスとの混合プラズマを用い
て時間エッチングを施す第１エッチング段階と、ハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜が表れる
時までエッチングする第２エッチング段階と、ハロゲン
ガスと非活性ガスとを混合してゲート酸化膜に対する高
選択比のエッチング条件下でＮドープト・ポリシリコン
とアンドープト・ポリシリコンを過度エッチングする第
３エッチング段階とからなることを特徴とする。
【００１６】また、請求項３記載の半導体素子のデュア
ルゲート製造方法は、前記第１エッチング段階はＮドー
プト・ポリシリコンとアンドープト・ポリシリコンとの
厚さが６５〜８０％程度エッチングされるように時間エ
ッチングを行うことを特徴とする。
ルゲート製造方法は、前記第１エッチング段階はＮドー
プト・ポリシリコンとアンドープト・ポリシリコンとの
厚さが６５〜８０％程度エッチングされるように時間エ
ッチングを行うことを特徴とする。
【００１７】さらに、請求項４記載の半導体素子のデュ
アルゲート製造方法は、前記第１エッチング段階は２〜
３０ｍＴｏｒｒ程度の圧力で施すことを特徴とする。
アルゲート製造方法は、前記第１エッチング段階は２〜
３０ｍＴｏｒｒ程度の圧力で施すことを特徴とする。
【００１８】さらに、請求項５記載の半導体素子のデュ
アルゲート製造方法は、前記フッ素を含むガスはＣ
Ｆ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、及びＣ4Ｆ8ガスのう
ち、少なくとも一つ以上のガスであることを特徴とす
る。
アルゲート製造方法は、前記フッ素を含むガスはＣ
Ｆ4、ＣＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、及びＣ4Ｆ8ガスのう
ち、少なくとも一つ以上のガスであることを特徴とす
る。
【００１９】さらに、請求項６記載の半導体素子のデュ
アルゲート製造方法は、前記フッ素を含むガスは総流量
に対して５〜２５％程度になるように使用することを特
徴とする。
アルゲート製造方法は、前記フッ素を含むガスは総流量
に対して５〜２５％程度になるように使用することを特
徴とする。
【００２０】また、さらに、請求項７記載の半導体素子
のデュアルゲート製造方法は、前記第２エッチング段階
と第３エッチング段階で使われる非活性ガスはＨｅ、Ａ
ｒ、Ｎ2、及びＯ2ガスのうち、少なくとも一つ以上のガ
スであることを特徴とする。また、さらに、請求項８記
載の半導体素子のデュアルゲート製造方法は、前記非活
性ガスの添加量は第２エッチング段階より第３エッチン
グ段階で多いことを特徴とする。
のデュアルゲート製造方法は、前記第２エッチング段階
と第３エッチング段階で使われる非活性ガスはＨｅ、Ａ
ｒ、Ｎ2、及びＯ2ガスのうち、少なくとも一つ以上のガ
スであることを特徴とする。また、さらに、請求項８記
載の半導体素子のデュアルゲート製造方法は、前記非活
性ガスの添加量は第２エッチング段階より第３エッチン
グ段階で多いことを特徴とする。
【００２１】また、請求項９記載の半導体素子のデュア
ルゲート製造方法は、フィールド酸化膜を形成してアク
ティブ領域とフィールド領域とが規定された半導体基板
上にゲート酸化膜を形成した後、アンドープト・ポリシ
リコンを蒸着する段階と、前記アンドープト・ポリシリ
コン層の一側上部にフォトレジスト・マスクを形成した
後、アンドープト・ポリシリコン層の他側にＮ＋イオン
を注入してＮドープト・ポリシリコン領域とアンドープ
ト・ポリシリコン領域とを規定する段階と、前記Ｎドー
プト・ポリシリコン領域とアンドープト・ポリシリコン
領域との上部にデュアルゲート・マスクパターンを形成
する段階と、前記デュアルゲート・マスクパターンを用
いてフッ素を含むガスとハロゲンガスとの混合プラズマ
を用いて時間エッチングを施す第１エッチング段階と、
前記デュアルゲート・マスクパターンを用いてハロゲン
ガスと非活性ガスとを混合してゲート酸化膜が表れる時
までエッチングする第２エッチング段階と、前記デュア
ルゲート・マスクパターンを用いてハロゲンガスと非活
性ガスとを混合してゲート酸化膜に対する高選択比のエ
ッチング条件下でＮドープト・ポリシリコンとアンドー
プト・ポリシリコンとを過度にエッチングする第３エッ
チング段階と、前記デュアルゲート・マスクパターンを
除去してデュアルゲートを形成する段階と、を含むこと
を特徴とする
ルゲート製造方法は、フィールド酸化膜を形成してアク
ティブ領域とフィールド領域とが規定された半導体基板
上にゲート酸化膜を形成した後、アンドープト・ポリシ
リコンを蒸着する段階と、前記アンドープト・ポリシリ
コン層の一側上部にフォトレジスト・マスクを形成した
後、アンドープト・ポリシリコン層の他側にＮ＋イオン
を注入してＮドープト・ポリシリコン領域とアンドープ
ト・ポリシリコン領域とを規定する段階と、前記Ｎドー
プト・ポリシリコン領域とアンドープト・ポリシリコン
領域との上部にデュアルゲート・マスクパターンを形成
する段階と、前記デュアルゲート・マスクパターンを用
いてフッ素を含むガスとハロゲンガスとの混合プラズマ
を用いて時間エッチングを施す第１エッチング段階と、
前記デュアルゲート・マスクパターンを用いてハロゲン
ガスと非活性ガスとを混合してゲート酸化膜が表れる時
までエッチングする第２エッチング段階と、前記デュア
ルゲート・マスクパターンを用いてハロゲンガスと非活
性ガスとを混合してゲート酸化膜に対する高選択比のエ
ッチング条件下でＮドープト・ポリシリコンとアンドー
プト・ポリシリコンとを過度にエッチングする第３エッ
チング段階と、前記デュアルゲート・マスクパターンを
除去してデュアルゲートを形成する段階と、を含むこと
を特徴とする
【００２２】
【発明の実施の形態】以下、添付図面を参照して、本発
明の好ましい実施例について詳細に説明する。
明の好ましい実施例について詳細に説明する。
【００２３】図２ないし図６は本発明に係る半導体素子
のデュアルゲート製造方法を順次に示す断面図である。
のデュアルゲート製造方法を順次に示す断面図である。
【００２４】先ず、図２に示すように、フィールド酸化
膜１１０の形成によってアクティブ領域とフィールド領
域とが規定された半導体基板１００上にゲート酸化膜１
２０を形成する。次に、アンドープト・ポリシリコン１
３０を蒸着する。
膜１１０の形成によってアクティブ領域とフィールド領
域とが規定された半導体基板１００上にゲート酸化膜１
２０を形成する。次に、アンドープト・ポリシリコン１
３０を蒸着する。
【００２５】そして、アンドープト・ポリシリコン層１
３０の一側（例えば、右側の半分）上部にフォトレジス
ト・マスク１５０を形成した後、アンドープト・ポリシ
リコン層１３０の他側（例えば、左側の半分）にＮ＋イ
オン１４０を注入してＮドープト・ポリシリコン領域と
アンドープト・ポリシリコン領域とを形成する。
３０の一側（例えば、右側の半分）上部にフォトレジス
ト・マスク１５０を形成した後、アンドープト・ポリシ
リコン層１３０の他側（例えば、左側の半分）にＮ＋イ
オン１４０を注入してＮドープト・ポリシリコン領域と
アンドープト・ポリシリコン領域とを形成する。
【００２６】次いで、図３に示すように、Ｎドープト・
ポリシリコン領域１４５とアンドープト・ポリシリコン
領域１３０との上部にデュアルゲート形成のためのデュ
アルゲート・マスクパターン１５５をそれぞれ形成す
る。
ポリシリコン領域１４５とアンドープト・ポリシリコン
領域１３０との上部にデュアルゲート形成のためのデュ
アルゲート・マスクパターン１５５をそれぞれ形成す
る。
【００２７】次に、図４に示すように、第１段階ではデ
ュアルゲート・マスクパターン１５５を用いてフッ素を
含むガスとハロゲンガスの混合プラズマ処理で時間エッ
チングを施す。
ュアルゲート・マスクパターン１５５を用いてフッ素を
含むガスとハロゲンガスの混合プラズマ処理で時間エッ
チングを施す。
【００２８】この時、１段階では２〜３０ｍＴｏｒｒ程
度の圧力を加えてＮドープト・ポリシリコン１４５とア
ンドープト・ポリシリコン１３０の厚さが６５〜８０％
程度でエッチングされるように時間エッチングを行う。
度の圧力を加えてＮドープト・ポリシリコン１４５とア
ンドープト・ポリシリコン１３０の厚さが６５〜８０％
程度でエッチングされるように時間エッチングを行う。
【００２９】また、フッ素を含むガスは総流量に対して
５〜２５％程度になるようにＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、
Ｃ3Ｆ8、及びＣ4Ｆ8ガスのうち、少なくとも一つ以上の
ガスを使用してエッチングする。
５〜２５％程度になるようにＣＦ4、ＣＨＦ3、Ｃ2Ｆ6、
Ｃ3Ｆ8、及びＣ4Ｆ8ガスのうち、少なくとも一つ以上の
ガスを使用してエッチングする。
【００３０】その結果、フッ素を含むガスとハロゲンガ
スとの混合プラズマでは選択的なエッチング特性が減少
してＮドープト・ポリシリコン領域１４５とアンドープ
ト・ポリシリコン領域１３０とのエッチング速度の差が
顕著に低減してエッチング速度及び異方性エッチングプ
ロファイルが同一に維持できる。
スとの混合プラズマでは選択的なエッチング特性が減少
してＮドープト・ポリシリコン領域１４５とアンドープ
ト・ポリシリコン領域１３０とのエッチング速度の差が
顕著に低減してエッチング速度及び異方性エッチングプ
ロファイルが同一に維持できる。
【００３１】そして、図５に示すように、第２段階では
デュアルゲート・マスクパターン１５５を用いてハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜１２０が
表れる時までエッチングする。
デュアルゲート・マスクパターン１５５を用いてハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜１２０が
表れる時までエッチングする。
【００３２】この時、非活性ガスはＨｅ、Ａｒ、Ｎ2、
及びＯ2ガスのうち、少なくとも一つ以上のガスを使用
することが好ましい。
及びＯ2ガスのうち、少なくとも一つ以上のガスを使用
することが好ましい。
【００３３】次いで、図６に示すように、第３段階では
デュアルゲート・マスクパターン１５５を用いてハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜１２０に
対して６０：１以上の高選択比のエッチング条件下でＮ
ドープト・ポリシリコン１４５とアンドープト・ポリシ
リコン１３０に過度のエッチングを施す。
デュアルゲート・マスクパターン１５５を用いてハロゲ
ンガスと非活性ガスとを混合してゲート酸化膜１２０に
対して６０：１以上の高選択比のエッチング条件下でＮ
ドープト・ポリシリコン１４５とアンドープト・ポリシ
リコン１３０に過度のエッチングを施す。
【００３４】この時、非活性ガスはＨｅ、Ａｒ、Ｎ2、
及びＯ2ガスのうち、少なくとも一つ以上のガスを使用
し、流量は５〜１５ｓｃｃｍ程度の範囲内で２段階より
更に加えることが好ましい。
及びＯ2ガスのうち、少なくとも一つ以上のガスを使用
し、流量は５〜１５ｓｃｃｍ程度の範囲内で２段階より
更に加えることが好ましい。
【００３５】そして、Ｎドープト・ポリシリコン領域１
４５とアンドープト・ポリシリコン領域１３０との上部
のデュアルゲート・マスクパターン（不図示）を除去し
てデュアルゲートを形成する。
４５とアンドープト・ポリシリコン領域１３０との上部
のデュアルゲート・マスクパターン（不図示）を除去し
てデュアルゲートを形成する。
【００３６】
【発明の効果】以上のように、本発明に係る半導体素子
のデュアルゲート製造方法では、デュアルゲートエッチ
ング工程において、ポリシリコン膜を多段階に分けてエ
ッチングすることにより、ドープト・ポリシリコンとア
ンドープト・ポリシリコンとのエッチング速度及び異方
性エッチングプロファイルを同一に維持することがで
き、それによって後続のエッチング段階で、下部ゲート
酸化膜に対するエッチング選択比の差がないので過度の
エッチング時ゲート酸化膜が損傷されることを防止でき
る 。
のデュアルゲート製造方法では、デュアルゲートエッチ
ング工程において、ポリシリコン膜を多段階に分けてエ
ッチングすることにより、ドープト・ポリシリコンとア
ンドープト・ポリシリコンとのエッチング速度及び異方
性エッチングプロファイルを同一に維持することがで
き、それによって後続のエッチング段階で、下部ゲート
酸化膜に対するエッチング選択比の差がないので過度の
エッチング時ゲート酸化膜が損傷されることを防止でき
る 。
【００３７】また、デュアルゲートの臨界寸法が均一に
形成されるので、半導体素子の特性を向上させることが
できる。
形成されるので、半導体素子の特性を向上させることが
できる。
【図１】 図１ａないしｃは従来半導体素子のデュアル
ゲート製造方法を順次に示す断面図である。
ゲート製造方法を順次に示す断面図である。
【図２】 本発明に係る半導体素子のデュアルゲート製
造方法を順次に示す断面図である。
造方法を順次に示す断面図である。
【図３】 本発明に係る半導体素子のデュアルゲート製
造方法を順次に示す断面図である。
造方法を順次に示す断面図である。
【図４】 本発明に係る半導体素子のデュアルゲート製
造方法を順次に示す断面図である。
造方法を順次に示す断面図である。
【図５】 本発明に係る半導体素子のデュアルゲート製
造方法を順次に示す断面図である。
造方法を順次に示す断面図である。
【図６】 本発明に係る半導体素子のデュアルゲート製
造方法を順次に示す断面図である。
造方法を順次に示す断面図である。
１００ 半導体基板、１１０ フィールド酸化膜、１２
０ ゲート酸化膜、１３０ アンドープト・ポリシリコ
ン層、１４０ Ｎ＋イオン注入、１４５ Ｎドープト・
ポリシリコン層、１５０ フォトレジスト・マスク、１
５５ デュアルゲート・マスクパターン。
０ ゲート酸化膜、１３０ アンドープト・ポリシリコ
ン層、１４０ Ｎ＋イオン注入、１４５ Ｎドープト・
ポリシリコン層、１５０ フォトレジスト・マスク、１
５５ デュアルゲート・マスクパターン。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジャエ−ヒー ハ 大韓民国 チュンチェオンバク−ドー チ ュンジュ−シ サンダン−グ ヨンガン− ドン ガンヨン アパートメント 106− 706 360−770 Ｆターム(参考） 5F004 AA06 CA01 DA00 DA01 DA02 DA03 DA16 DA22 DA23 DA25 DA26 DB02 EA28 EB02 5F048 AA01 AA09 AB03 AC03 BA01 BB05 BB06 BG12
Claims (15)
- 【請求項１】 フィールド酸化膜を形成してアクティブ
領域とフィールド領域とが規定された半導体基板上にゲ
ート酸化膜を形成した後、アンドープト・ポリシリコン
を蒸着する段階と、 前記アンドープト・ポリシリコン層の一側上部にフォト
レジスト・マスクを形成した後、アンドープト・ポリシ
リコン層の他側にＮ＋イオンを注入してＮドープト・ポ
リシリコン領域とアンドープト・ポリシリコン領域を規
定する段階と、 前記Ｎドープト・ポリシリコン領域とアンドープト・ポ
リシリコン領域との上部にデュアルゲート・マスクパタ
ーンを形成する段階と、 前記デュアルゲート・マスクパターンを用いてＮドープ
ト・ポリシリコンとアンドープト・ポリシリコンとを多
段階のエッチング工程を経てエッチングした後、デュア
ルゲート・マスクパターンを除去してデュアルゲートを
形成する段階と、 を含むことを特徴とする半導体素子のデュアルゲート製
造方法。 - 【請求項２】 前記多段階のエッチング工程はフッ素を
含むガスとハロゲンガスとの混合プラズマを用いて時間
エッチングを施す第１エッチング段階と、ハロゲンガス
と非活性ガスとを混合してゲート酸化膜が表れる時まで
エッチングする第２エッチング段階と、ハロゲンガスと
非活性ガスとを混合してゲート酸化膜に対する高選択比
のエッチング条件下でＮドープト・ポリシリコンとアン
ドープト・ポリシリコンを過度エッチングする第３エッ
チング段階とからなることを特徴とする請求項１記載の
半導体素子のデュアルゲート製造方法。 - 【請求項３】 前記第１エッチング段階はＮドープト・
ポリシリコンとアンドープト・ポリシリコンとの厚さが
６５〜８０％程度エッチングされるように時間エッチン
グを行うことを特徴とする請求項２記載の半導体素子の
デュアルゲート製造方法。 - 【請求項４】 前記第１エッチング段階は２〜３０ｍＴ
ｏｒｒ程度の圧力で施すことを特徴とする請求項２記載
の半導体素子のデュアルゲート製造方法。 - 【請求項５】 前記フッ素を含むガスはＣＦ4、ＣＨ
Ｆ3、Ｃ2Ｆ6、Ｃ3Ｆ8、及びＣ4Ｆ8ガスのうち、少なく
とも一つ以上のガスであることを特徴とする請求項２記
載の半導体素子のデュアルゲート製造方法。 - 【請求項６】 前記フッ素を含むガスは総流量に対して
５〜２５％程度になるように使用することを特徴とする
請求項２または請求項５記載の半導体素子のデュアルゲ
ート製造方法。 - 【請求項７】 前記第２エッチング段階と第３エッチン
グ段階で使われる非活性ガスはＨｅ、Ａｒ、Ｎ2、及び
Ｏ2ガスのうち、少なくとも一つ以上のガスであること
を特徴とする請求項２記載の半導体素子のデュアルゲー
ト製造方法。 - 【請求項８】 前記非活性ガスの添加量は第２エッチン
グ段階より第３エッチング段階で多いことを特徴とする
請求項２または請求項７記載の半導体素子のデュアルゲ
ート製造方法。 - 【請求項９】 フィールド酸化膜を形成してアクティブ
領域とフィールド領域とが規定された半導体基板上にゲ
ート酸化膜を形成した後、アンドープト・ポリシリコン
を蒸着する段階と、 前記アンドープト・ポリシリコン層の一側上部にフォト
レジスト・マスクを形成した後、アンドープト・ポリシ
リコン層の他側にＮ＋イオンを注入してＮドープト・ポ
リシリコン領域とアンドープト・ポリシリコン領域とを
規定する段階と、 前記Ｎドープト・ポリシリコン領域とアンドープト・ポ
リシリコン領域との上部にデュアルゲート・マスクパタ
ーンを形成する段階と、 前記デュアルゲート・マスクパターンを用いてフッ素を
含むガスとハロゲンガスとの混合プラズマを用いて時間
エッチングを施す第１エッチング段階と、 前記デュアルゲート・マスクパターンを用いてハロゲン
ガスと非活性ガスとを混合してゲート酸化膜が表れる時
までエッチングする第２エッチング段階と、 前記デュアルゲート・マスクパターンを用いてハロゲン
ガスと非活性ガスとを混合してゲート酸化膜に対する高
選択比のエッチング条件下でＮドープト・ポリシリコン
とアンドープト・ポリシリコンとを過度にエッチングす
る第３エッチング段階と、 前記デュアルゲート・マスクパターンを除去してデュア
ルゲートを形成する段階と、 を含むことを特徴とする半導体素子のデュアルゲート製
造方法。 - 【請求項１０】 前記第１エッチング段階はＮドープト
・ポリシリコンとアンドープト・ポリシリコンとの厚さ
が６５〜８０％程度エッチングされるように時間エッチ
ングを行うことを特徴とする請求項９記載の半導体素子
のデュアルゲート製造方法。 - 【請求項１１】 前記第１エッチング段階は２〜３０ｍ
Ｔｏｒｒ程度の圧力で施すことを特徴とする請求項９記
載の半導体素子のデュアルゲート製造方法。 - 【請求項１２】 前記フッ素を含むガスは ＣＦ4、Ｃ
ＨＦ3、Ｃ2Ｆ6、Ｃ3Ｆ8、及びＣ4Ｆ8ガスのうち、少な
くとも一つ以上のガスであることを特徴とする 請求項
９記載の半導体素子のデュアルゲート製造方法。 - 【請求項１３】 上記フッ素を含むガスは、総流量に対
して５〜２５％程度になるように使用することを特徴と
する請求項９または請求項１２記載の半導体素子のデュ
アルゲート製造方法。 - 【請求項１４】 前記第２エッチング段階と第３エッチ
ング段階で使われる非活性ガスはＨｅ、Ａｒ、Ｎ2、及
びＯ2ガスのうち、少なくとも一つ以上のガスであるこ
とを特徴とする請求項９記載の半導体素子のデュアルゲ
ート製造方法。 - 【請求項１５】 前記非活性ガスの量が第２エッチング
段階より第３エッチング段階に更に加えられたことを特
徴とする請求項９または請求項１４記載の半導体素子の
デュアルゲート製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-18403 | 2001-04-06 | ||
| KR10-2001-0018403A KR100390040B1 (ko) | 2001-04-06 | 2001-04-06 | 반도체소자의 듀얼게이트 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002368127A true JP2002368127A (ja) | 2002-12-20 |
Family
ID=19707939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002105154A Pending JP2002368127A (ja) | 2001-04-06 | 2002-04-08 | 半導体素子のデュアルゲート製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020164857A1 (ja) |
| JP (1) | JP2002368127A (ja) |
| KR (1) | KR100390040B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208400B2 (en) | 2003-07-30 | 2007-04-24 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers |
| JP2008235534A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7144820B2 (en) * | 2004-01-02 | 2006-12-05 | Infineon Technologies Ag | Method of manufacturing a layer sequence and a method of manufacturing an integrated circuit |
| US20050236366A1 (en) * | 2004-04-27 | 2005-10-27 | Taiwan Semiconductor Manufacturing Co. | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film |
| US7794333B2 (en) | 2008-02-21 | 2010-09-14 | Sri Sports Limited | Strike face insert |
| CN102184852B (zh) * | 2011-03-15 | 2016-03-02 | 上海集成电路研发中心有限公司 | 双掺杂多晶硅刻蚀方法 |
| CN112820640B (zh) * | 2021-01-06 | 2024-06-14 | 华虹半导体(无锡)有限公司 | 多晶硅的刻蚀方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6008139A (en) * | 1996-06-17 | 1999-12-28 | Applied Materials Inc. | Method of etching polycide structures |
-
2001
- 2001-04-06 KR KR10-2001-0018403A patent/KR100390040B1/ko not_active IP Right Cessation
-
2002
- 2002-04-05 US US10/116,833 patent/US20020164857A1/en not_active Abandoned
- 2002-04-08 JP JP2002105154A patent/JP2002368127A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7208400B2 (en) | 2003-07-30 | 2007-04-24 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device including a dielectric film formed between first and second electrode layers |
| JP2008235534A (ja) * | 2007-03-20 | 2008-10-02 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020164857A1 (en) | 2002-11-07 |
| KR20020078624A (ko) | 2002-10-19 |
| KR100390040B1 (ko) | 2003-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7015124B1 (en) | Use of amorphous carbon for gate patterning | |
| US6686295B2 (en) | Anisotropic etch method | |
| JP2004031944A (ja) | 非常に幅の狭いトランジスタ・ゲート素子をフォトリソグラフィにより形成する方法 | |
| KR100706780B1 (ko) | 주변영역의 선폭을 줄일 수 있는 반도체 소자 제조 방법 | |
| US5856239A (en) | Tungsten silicide/ tungsten polycide anisotropic dry etch process | |
| KR20080060376A (ko) | 반도체 소자의 제조방법 | |
| KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
| JP2002368127A (ja) | 半導体素子のデュアルゲート製造方法 | |
| KR100714287B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| US6828187B1 (en) | Method for uniform reactive ion etching of dual pre-doped polysilicon regions | |
| US6537906B1 (en) | Methods for fabricating semiconductor devices | |
| JP2006324615A (ja) | 半導体素子の導電配線形成方法 | |
| GB2320613A (en) | Interconnect fabrication | |
| EP0933805A2 (en) | Process for anisotropic etching of nitride layer with selectivity to oxide | |
| JP2907314B2 (ja) | 半導体装置の製造方法 | |
| JP2005302840A (ja) | 半導体装置の製造方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| US20070037395A1 (en) | Stringer elimination in a BiCMOS process | |
| JPH03222417A (ja) | 半導体装置の製造方法 | |
| US6869885B1 (en) | Method for a tungsten silicide etch | |
| US20060094235A1 (en) | Method for fabricating gate electrode in semiconductor device | |
| US7268086B2 (en) | Method for reducing critical dimension and semiconductor etching method | |
| JP2876649B2 (ja) | ドライエッチング方法 | |
| JP2002141328A (ja) | 半導体装置およびその製造方法 | |
| KR100259072B1 (ko) | 금속게이트 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060307 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060607 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060607 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061107 |