JPH06163478A - 半導体のドライエッチング方法 - Google Patents

半導体のドライエッチング方法

Info

Publication number
JPH06163478A
JPH06163478A JP43A JP33363992A JPH06163478A JP H06163478 A JPH06163478 A JP H06163478A JP 43 A JP43 A JP 43A JP 33363992 A JP33363992 A JP 33363992A JP H06163478 A JPH06163478 A JP H06163478A
Authority
JP
Japan
Prior art keywords
gas
etching
sio
substrate
deep groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP43A
Other languages
English (en)
Other versions
JP2734915B2 (ja
Inventor
Atsushi Komura
篤 小邑
Yoshikazu Sakano
芳和 坂野
Kenji Kondo
憲司 近藤
Shoji Miura
昭二 三浦
Tetsuhiko Sanpei
哲彦 三瓶
Hiroitsu Kin
啓逸 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18268305&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JPH06163478(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP4333639A priority Critical patent/JP2734915B2/ja
Priority to US08/152,896 priority patent/US5423941A/en
Publication of JPH06163478A publication Critical patent/JPH06163478A/ja
Application granted granted Critical
Publication of JP2734915B2 publication Critical patent/JP2734915B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【目的】シリコン基板に形状の整った非常に深い深溝を
効率良く高精度に形成すること。 【構成】ドライエッチング装置に、RIE(反応性イオン・
エッチング)装置を用い、エッチングガスには、Br系ガ
スとしてHBr 、F 系ガスとしてSF6 とSiF4、それからHe
ガスを含むO2ガスを用いた。結果として対SiO2選択比が
飛躍的に増大して、側壁角度がほぼ90度のわずかなテー
パー性を保ちつつ、今まで実現できなかったより深い深
溝を再現性良く形状良好に形成することができた。例と
して、SOI基板上に全く良好な深さ20μmの深溝が
形成できた。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、シリコン(Si)基板をド
ライエッチングによって深溝形状や深孔形状などを加工
する方法に関し、特にDRAM半導体装置などのSiを材料と
した製品を製造する分野に役立つ。
【0002】
【従来の技術】本発明が解決しようとして対象としてい
る、表面を選択的に深く掘り下げる深溝(トレンチ)の
形状は、半導体の高集積化、高耐圧化を実現させるため
に必要とされている。この形状は、半導体製造過程上お
よび半導体特性上から、図1の(a)に示すように、側
面がわずかにテ−パ−状に傾きかつ滑らかで、底部の形
状も半円形であることが望ましく、その形成技術の確立
が必要となっている。望ましくない形状は、図1の
(b)から(h)に示すような形状である。
【0003】従来、Siのドライエッチングは、深溝(深
孔形状も同様、以下深溝のみをあげる)に限らず、特公
昭57-11954号公報や特公昭59-22374号公報で開示されて
いるごとく、フッ素を含有するガス(以下「 F系ガス」
と記す)、塩素を含有するガス(以下「Cl系ガス」と記
す)、臭素を含有するガス(以下「Br系ガス」と記す)
などが一般に用いられている。通常、深溝の形成は、図
2に示すように,Si基板201上に絶縁体SiO2のマスク
202を形成した後(図2の(a))、マスクをパタ−
ン形成し(図2の(b))、エッチングを行う(図2の
(c))。なお、集積回路形成等の工程は省略してあ
る。
【0004】現在、深溝の形成は、例えばRIE(Reactive
Ion Etching: 反応性イオン・エッチング)装置を用い
てBr系ガス、F 系ガス、Cl系ガスなどのガス雰囲気中で
エッチングすることでその実現が試みられているけれど
も、まだ生産に結びつく確実な安定した製造方法は確立
していない。また通常、多結晶Siのエッチングでは酸素
ガスが使用されるが、単結晶Siのエッチングでは酸素ガ
スはエッチング残渣が発生しやすく、等方的になりやす
いので使用されることはなかった。
【0005】
【発明が解決しようとする課題】ところで、図2の
(c)の深溝の形成の時、この工程で、Si基板201部
分だけではなく、SiO2マスク202もわずかにエッチン
グされ薄くなる(図2の203)。このマスクの減少の
しにくさの程度を示すのが「対SiO2選択比」で、この値
が大きいほど深溝が作りやすい。対SiO2選択比が小さい
値だと所定の深さまでエッチングされる前にマスクが無
くなり基板のSiが浸食されてしまうからである。従っ
て対SiO2選択比の大きいエッチングガスが求められる
が、一般的にエッチング生成物が高揮発性となる F系ガ
スは対SiO2選択比が低く、かつ全方向へ反応がすすむと
いう等方性エッチングになりやすいという問題がある。
また、一般的に F系ガス、Cl系ガス、Br系ガスの順でエ
ッチング残留物の量が増えるという問題がある。けれど
も、上記の順で、後者ほど側壁形状は整ってくるという
利点はある。
【0006】従来の技術では、特公昭59-67635号公報に
開示されているように、Siを垂直にエッチングする一般
的な方法が提供されているが、この方法による深溝は5
μm程度までで、これ以上深くエッチングしようとする
と、深溝の形状が一様でなくなったり、逆に形状を追求
すると、エッチング残渣が発生したりする問題があった
りして、必ずしも安定した形状の、かつ高精度な満足の
行く深溝を形成するに至っていなかった。このため、様
々なエッチングガスの特徴を引き出せるようにガスを混
合して用いている場合もあるが、やはり生産に結びつく
確実な方法は提案されていない。
【0007】また、米国特許4784720 に、深溝の側壁に
堆積物を選択的に付着させて深溝の形状を制御すること
が開示されているが、形状のみの追求であり、他の特性
(選択比、エッチング残渣など)については考慮されて
おらず、量産化するのは難しい。
【0008】本発明は上記の問題点を解決するために、
形状の整った非常に深い深溝形成を効率良く高精度に実
現することが目的である。
【0009】
【課題を解決するための手段】上記の問題点を解決する
ために、シリコン基板のエッチングガスとして、臭素を
含有するガスと、SF6 又はNF3 の少なくとも一種を含有
するガスと、酸素を含むガス(以下「O2系ガス」と記
す)とを混合したガスを構成し、ドライエッチングす
る。
【0010】
【作用】上記の構成によるエッチングガスで、後述の実
施例で明らかにされるような各種のパラメ−タを設計に
合わせて適切な値に設定してエッチングすると、主とし
て、Brを含むガスによってSi基板のエッチングが進み、
SF6 又はNF3 ガスによって生成物が除去され、O2系ガス
によってSiO2マスクが保護され、結果として対SiO2選択
比が増大されて目標の深溝形状が形成される。
【0011】
【発明の効果】後述の実施例で明らかにされるように、
当実施例に示すガス構成によって対SiO2選択比を飛躍的
に高める事ができ、深溝の側壁の角度をほぼ90度近く
のわずかのテーパー性を保ちつつ、今まで実現できなか
ったより深い深溝を再現性良く形状良好に形成する方法
を提供できた。
【0012】
【実施例】以下、本発明を具体的な実施例に基づいて説
明する。ドライエッチング装置として、図3の模式断面
図に示すようなRIE(Reactive IonEtching: 反応性イオ
ン・エッチング)装置を用いた。RIE 装置の代わりにEC
R(Electron Cyclotron Resonance)装置でも良い。図3
において、エッチング槽301に上部電極304と下部
電極305があり、この下部電極305に対象とするSi
基板308を配置し、ガス導入口302より下記に述べ
るエッチングガスが導入され、排気口303から排出さ
れる。この電極間に高周波電源306より13.56M
Hzの電力が供給され、電極間でガスプラズマが生じて
Si基板308のエッチングが行われる。なお、このRIE
装置はエッチング槽の周りにマグネットコイル307が
配置してあり、マグネトロン方式である。
【0013】上記RIE 装置において、実施例として用い
たエッチングガスは、HBr、SF6 とSiF4 、それ
からHeガスを含むO2ガス(以下、「He,O2 ガス」と記
す)である。比較例として、からに、HBrを主と
して、F 系ガス、Cl系ガス、O2ガスを混合したもの、
にCl系ガスを主としたもの、にF 系ガスとCl系ガスを
主としたものを用いた。He,O2 ガスは、He:O2 が 7:3の
構成の混合ガスを使用したが、流量が制御できればO2
ス単独でも良く、また他の不活性ガスを含んでいても良
い。
【0014】上記の実施例の構成で図5に示す条件にて
エッチングを行い、実施例と比較例とのデ−タを図4に
示した。この図4からわかるように、当実施例がずば抜
けて対SiO2選択比が高く、形状も良好であることが明ら
かである。これは、比較例から明らかなように、エッ
チングにより生成されるSiBrx を揮発させるための
F 系ガスとしてSiF4 を混合させるだけでは不十分
で、既に知られている図6、図7に示すデ−タから、分
解エネルギ−が小さいSF6 を混合することが有効であ
ることが考えられ、当実施例の結果が得られた。
【0015】また、O2ガスは、エッチングにおいて化1
式に示す反応によりSiO2 を生成し、さらに化2式に
よってもSiO2 を生成するため、このSiO2 がマス
ク材のSiO2 の消滅を阻止し、あるいは選択的にマス
ク材に堆積して対SiO2選択比を飛躍的に向上させた。
【0016】
【化1】SiBrx + O2 → SiO2 + Brx
【0017】
【化2】SiF4 + O2 → SiO2 + 4F
【0018】化1式の効果は、図8の(a)マスクパタ
−ン有りと(b)パタ−ンなしとの比較実験にて、図9
及び図10に示す結果により、Siがエッチング対象と
なることでSiO2 のエッチング速度が減少しているこ
とから明白となった。また化2式についても、図11に
示すように、SiO2 のエッチング速度が減少している
ことから、He,O2 ガスが含められることにより、SiF
4 はSiO2 のエッチング速度を抑制していて対SiO2
択比を大きくしていることが確かめられた。
【0019】更にHe,O2 ガスの流量及びエッチングガス
圧力に対する依存性は、図12、図13に示すようにな
り、He,O2 ガス流量、エッチングガス圧力が増大するに
つれて対SiO2選択比が急激に増大している。これから明
らかなように、He,O2 ガス流量を2(SCCM)以上、望まし
くは5(SCCM)以上にすることで従来の対SiO2選択比の上
限値およそ25をはるかに凌ぎ、より深い深溝形成に有
効である。
【0020】さらに、磁界強度のみを変化させて対SiO2
選択比を求めた所、図14のようにやはり対SiO2選択比
が増大していることが明らかにされた。従って、この特
性からもより深い深溝に充分対応できることが明白であ
る。
【0021】深溝形状に対しては、図15に示す範囲内
で、側壁角度、底形状共に良好であり、かつ再現性が充
分にあることが確認された。
【0022】以上のように、当実施例のガス構成が最も
90度に近いテーパー状である上に対SiO2選択比が圧倒
的に大きくでき、最も深溝形成に優れていることが明ら
かである。
【0023】なお、当実施例においてSF6 に代えて、
NF3 でも同様な効果が得られた。また、SiO2マスクに
限らず、窒化ケイ素(Si3N4) をマスクとしたものでも同
様の効果がある。
【0024】他の実施例として、エッチングプロセス安
定性を調べた結果、図16に示すように、深溝形成を1
00回繰り返しても側壁角度は89.2±0.5度と安
定しており、充分生産等に対応できることも示された。
【0025】他の実施例として、SOI( Silicon On I
nsulator) 基板上に深溝を形成した例を図17に示す。
SOI基板は、図17の(a) に示す構造をしており、S
i基板1701の上に絶縁層1702の膜1μmがあ
り、その上にSi層1703(20μm)がある。この
Si層1703の上にマスクパタ−ンを形成したもの図
17の(b) で、ここに深溝を形成したところ、全く良好
な深さ20μmの深溝1706が形成された(図17の
(c) )。さらに確認の為、20%の過剰なエッチングを
行ったが、対SiO2選択比が圧倒的に大きいため絶縁層1
702の膜1μmはエッチングされることがなかった。
【0026】また深溝の幅に対しても、1μmから12
0μmまでの幅でほとんど同一の良好な形状が得られ、
実際のIC製造等で設計の自由度が大きく得られること
が確かめられた。
【図面の簡単な説明】
【図1】様々な深溝の形状を示した断面図。そのうち
(a)は理想的な形状の断面図。(b)から(h)は好
ましくない形状の断面図。
【図2】深溝形成の簡略工程図。
【図3】本発明の実施例に用いたマグネトロンRIE(Reac
tive Ion Etching: 反応性イオン・エッチング)装置の
模式的構造断面図。
【図4】当実施例の構成ガスと他のエッチングガスとの
比較結果図。
【図5】当実施例の構成ガスと他のエッチングガスのエ
ッチング条件の構成図。
【図6】SiBrx Y のBr, F量による蒸気圧比較
図。
【図7】各F系ガスの特性図。
【図8】SiO2マスクパターン有無の効果確認のためのサ
ンプル構成図。
【図9】SiO2マスクパターン有無のエッチング速度比較
図。
【図10】SiO2マスクパターン有無のエッチング生成物
発生比較図。
【図11】SiF4ガス有無のエッチング速度比較図。
【図12】対SiO2選択比のHe,O2 ガス流量依存性をしめ
す特性図。
【図13】対SiO2選択比のガス圧力依存性をしめす特性
図。
【図14】対SiO2選択比の磁界強度依存性をしめす特性
図。
【図15】深溝形状の良好な状態の設定範囲特性図。
【図16】深溝角度のエッチング回数依存性をしめす特
性図。
【図17】他の実施例における深溝エッチングのサンプ
ル構成図。
【符号の説明】
101 Si基板 102 深溝の側壁角度 201 Si基板 202 SiO2 マスク 203 エッチングによって薄くなったSiO2 マスク 301 RIE装置のエッチング槽 308 深溝を形成したいSi基板 801 Si基板 802 SiO2 マスク 1701 Si基板 1702 SiO2 層 1703 Si層 1704 SiO2 マスク 1705 マスクパターン 1706 形成された深溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三浦 昭二 愛知県刈谷市昭和町1丁目1番地 日本電 装株式会社内 (72)発明者 三瓶 哲彦 千葉県成田市郷部1212 ソフィティル306 (72)発明者 金 啓逸 神奈川県愛甲郡愛川町中津3827−1 コー ポ愛川103

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 シリコン基板をドライエッチングする方
    法において、 臭素(Br)を含有するガスと、 六フッ化硫黄(SF6) または三フッ化窒素(NF3) の少なく
    とも一種を含有するガスと、 酸素(O2)を含有するガスとから成るガスでエッチングす
    ることを特徴とするドライエッチング方法。
  2. 【請求項2】 請求項1に記載のドライエッチング方法
    において、前記酸素を含有するガスが、臭素を含有する
    ガスに対して、1%以上含まれていることを特徴とする
    請求項1に記載のドライエッチング方法。
  3. 【請求項3】 請求項1に記載のドライエッチング方法
    において、エッチングガスはさらにSiF4を含有すること
    を特徴とする請求項1に記載のドライエッチング方法。
JP4333639A 1992-11-18 1992-11-18 半導体のドライエッチング方法 Expired - Lifetime JP2734915B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4333639A JP2734915B2 (ja) 1992-11-18 1992-11-18 半導体のドライエッチング方法
US08/152,896 US5423941A (en) 1992-11-18 1993-11-17 Dry etching process for semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4333639A JP2734915B2 (ja) 1992-11-18 1992-11-18 半導体のドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH06163478A true JPH06163478A (ja) 1994-06-10
JP2734915B2 JP2734915B2 (ja) 1998-04-02

Family

ID=18268305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4333639A Expired - Lifetime JP2734915B2 (ja) 1992-11-18 1992-11-18 半導体のドライエッチング方法

Country Status (2)

Country Link
US (1) US5423941A (ja)
JP (1) JP2734915B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871659A (en) * 1995-06-19 1999-02-16 Nippondenso Co., Ltd. Dry etching process for semiconductor
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
US6265316B1 (en) 1998-04-03 2001-07-24 Nec Corporation Etching method
JP2004273532A (ja) * 2003-03-05 2004-09-30 Hitachi High-Technologies Corp プラズマエッチング方法
CN1309867C (zh) * 2004-07-19 2007-04-11 北京北方微电子基地设备工艺研究中心有限责任公司 减小微沟道效应的多晶硅刻蚀工艺
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
WO2011068029A1 (ja) * 2009-12-01 2011-06-09 東京エレクトロン株式会社 半導体装置の製造方法
WO2013187219A1 (ja) * 2012-06-12 2013-12-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5716494A (en) * 1992-06-22 1998-02-10 Matsushita Electric Industrial Co., Ltd. Dry etching method, chemical vapor deposition method, and apparatus for processing semiconductor substrate
US5605603A (en) * 1995-03-29 1997-02-25 International Business Machines Corporation Deep trench process
US6902683B1 (en) * 1996-03-01 2005-06-07 Hitachi, Ltd. Plasma processing apparatus and plasma processing method
US5652170A (en) * 1996-01-22 1997-07-29 Micron Technology, Inc. Method for etching sloped contact openings in polysilicon
TW335517B (en) 1996-03-01 1998-07-01 Hitachi Ltd Apparatus and method for processing plasma
JP3568749B2 (ja) * 1996-12-17 2004-09-22 株式会社デンソー 半導体のドライエッチング方法
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US5895273A (en) * 1997-06-27 1999-04-20 International Business Machines Corporation Silicon sidewall etching
US6046085A (en) * 1997-12-08 2000-04-04 Advanced Micro Devices, Inc. Elimination of poly stringers with straight poly profile
US6547934B2 (en) 1998-05-18 2003-04-15 Applied Materials, Inc. Reduction of metal oxide in a dual frequency etch chamber
US6297147B1 (en) 1998-06-05 2001-10-02 Applied Materials, Inc. Plasma treatment for ex-situ contact fill
WO1999067817A1 (en) 1998-06-22 1999-12-29 Applied Materials, Inc. Silicon trench etching using silicon-containing precursors to reduce or avoid mask erosion
US6440858B1 (en) 1998-08-24 2002-08-27 International Business Machines Corporation Multi-layer hard mask for deep trench silicon etch
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US7053002B2 (en) * 1998-12-04 2006-05-30 Applied Materials, Inc Plasma preclean with argon, helium, and hydrogen gases
US6372301B1 (en) * 1998-12-22 2002-04-16 Applied Materials, Inc. Method of improving adhesion of diffusion layers on fluorinated silicon dioxide
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
US6355567B1 (en) * 1999-06-30 2002-03-12 International Business Machines Corporation Retrograde openings in thin films
US6352934B1 (en) * 1999-08-26 2002-03-05 Infineon Technologies Ag Sidewall oxide process for improved shallow junction formation in support region
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
US6794311B2 (en) 2000-07-14 2004-09-21 Applied Materials Inc. Method and apparatus for treating low k dielectric layers to reduce diffusion
WO2002025714A1 (en) * 2000-09-20 2002-03-28 Infineon Technologies Sc300 Gmbh & Co. Kg A process for dry-etching a semiconductor wafer surface
US6537733B2 (en) * 2001-02-23 2003-03-25 Applied Materials, Inc. Method of depositing low dielectric constant silicon carbide layers
US6472333B2 (en) 2001-03-28 2002-10-29 Applied Materials, Inc. Silicon carbide cap layers for low dielectric constant silicon oxide layers
US20020158046A1 (en) * 2001-04-27 2002-10-31 Chi Wu Formation of an optical component
US20020158047A1 (en) * 2001-04-27 2002-10-31 Yiqiong Wang Formation of an optical component having smooth sidewalls
EP1265278A1 (en) * 2001-06-06 2002-12-11 Infineon Technologies AG Method for manufacturing a trench capacitor with an isolation trench
US6921725B2 (en) 2001-06-28 2005-07-26 Micron Technology, Inc. Etching of high aspect ratio structures
US6656837B2 (en) * 2001-10-11 2003-12-02 Applied Materials, Inc. Method of eliminating photoresist poisoning in damascene applications
AU2002337812A1 (en) * 2001-10-31 2003-05-12 Tokyo Electron Limited Method of etching high aspect ratio features
US6890850B2 (en) * 2001-12-14 2005-05-10 Applied Materials, Inc. Method of depositing dielectric materials in damascene applications
US6838393B2 (en) * 2001-12-14 2005-01-04 Applied Materials, Inc. Method for producing semiconductor including forming a layer containing at least silicon carbide and forming a second layer containing at least silicon oxygen carbide
US6699784B2 (en) 2001-12-14 2004-03-02 Applied Materials Inc. Method for depositing a low k dielectric film (K>3.5) for hard mask application
AU2002367178A1 (en) * 2001-12-27 2003-07-15 Kabushiki Kaisha Toshiba Etching method and plasma etching device
DE10226604B4 (de) * 2002-06-14 2006-06-01 Infineon Technologies Ag Verfahren zum Strukturieren einer Schicht
JP2004087738A (ja) * 2002-08-26 2004-03-18 Tokyo Electron Ltd Siエッチング方法
JP4695824B2 (ja) * 2003-03-07 2011-06-08 富士電機ホールディングス株式会社 半導体ウエハの製造方法
JP3972846B2 (ja) * 2003-03-25 2007-09-05 セイコーエプソン株式会社 半導体装置の製造方法
JP4184851B2 (ja) * 2003-03-31 2008-11-19 東京エレクトロン株式会社 プラズマ処理方法
US7309641B2 (en) * 2004-11-24 2007-12-18 United Microelectronics Corp. Method for rounding bottom corners of trench and shallow trench isolation process
JP4740599B2 (ja) * 2005-01-07 2011-08-03 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4488999B2 (ja) * 2005-10-07 2010-06-23 株式会社日立ハイテクノロジーズ エッチング方法およびエッチング装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152285A (ja) * 1987-12-08 1989-06-14 Seiko Epson Corp 半導体装置の製造方法
JPH03246936A (ja) * 1990-02-23 1991-11-05 Sony Corp 半導体装置の製造方法
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2806950C2 (de) * 1978-02-18 1982-05-19 Bayer Ag, 5090 Leverkusen Eisenkomplexazofarbstoffe und deren Verwendung
US4208241A (en) * 1978-07-31 1980-06-17 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4226665A (en) * 1978-07-31 1980-10-07 Bell Telephone Laboratories, Incorporated Device fabrication by plasma etching
US4450042A (en) * 1982-07-06 1984-05-22 Texas Instruments Incorporated Plasma etch chemistry for anisotropic etching of silicon
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
EP0414372A3 (en) * 1989-07-21 1991-04-24 Sony Corporation Dry etching methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01152285A (ja) * 1987-12-08 1989-06-14 Seiko Epson Corp 半導体装置の製造方法
JPH03246936A (ja) * 1990-02-23 1991-11-05 Sony Corp 半導体装置の製造方法
JPH04298035A (ja) * 1991-03-27 1992-10-21 Sumitomo Metal Ind Ltd プラズマエッチング方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5871659A (en) * 1995-06-19 1999-02-16 Nippondenso Co., Ltd. Dry etching process for semiconductor
JP2000509915A (ja) * 1997-02-20 2000-08-02 ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング シリコン用の異方性のフッ素ベースのプラズマエッチング法
US6265316B1 (en) 1998-04-03 2001-07-24 Nec Corporation Etching method
JP2004273532A (ja) * 2003-03-05 2004-09-30 Hitachi High-Technologies Corp プラズマエッチング方法
CN1309867C (zh) * 2004-07-19 2007-04-11 北京北方微电子基地设备工艺研究中心有限责任公司 减小微沟道效应的多晶硅刻蚀工艺
KR101523107B1 (ko) * 2008-12-26 2015-05-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법
JP2010153702A (ja) * 2008-12-26 2010-07-08 Tokyo Electron Ltd 基板処理方法
WO2011068029A1 (ja) * 2009-12-01 2011-06-09 東京エレクトロン株式会社 半導体装置の製造方法
US8716144B2 (en) 2009-12-01 2014-05-06 Tokyo Electron Limited Method for manufacturing semiconductor device
JP2011119359A (ja) * 2009-12-01 2011-06-16 Tokyo Electron Ltd 半導体装置の製造方法
WO2013187219A1 (ja) * 2012-06-12 2013-12-19 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
KR20150024307A (ko) * 2012-06-12 2015-03-06 도쿄엘렉트론가부시키가이샤 에칭 방법 및 플라즈마 처리 장치
US9224616B2 (en) 2012-06-12 2015-12-29 Tokyo Electron Limited Etching method and plasma processing apparatus

Also Published As

Publication number Publication date
JP2734915B2 (ja) 1998-04-02
US5423941A (en) 1995-06-13

Similar Documents

Publication Publication Date Title
JP2734915B2 (ja) 半導体のドライエッチング方法
US6037265A (en) Etchant gas and a method for etching transistor gates
US6090718A (en) Dry etching method for semiconductor substrate
JP3659933B2 (ja) 高アスペクト比の開口をエッチングする方法
US5522966A (en) Dry etching process for semiconductor
US6569774B1 (en) Method to eliminate striations and surface roughness caused by dry etch
US7273566B2 (en) Gas compositions
US6008139A (en) Method of etching polycide structures
US5851926A (en) Method for etching transistor gates using a hardmask
US5024722A (en) Process for fabricating conductors used for integrated circuit connections and the like
US20080286978A1 (en) Etching and passivating for high aspect ratio features
EP0036144B1 (en) Method for selective reactive ion etching of silicon
JP3351183B2 (ja) シリコン基板のドライエッチング方法及びトレンチ形成方法
KR20010042106A (ko) 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술
KR101083558B1 (ko) 플라즈마 에칭 방법
JP3331979B2 (ja) 半導体のエッチング方法
KR20010021139A (ko) 평활한 표면을 갖도록 폴리실리콘을 에칭하는 방법
JP2007036018A (ja) 半導体装置の製造方法
CN100442452C (zh) 等离子蚀刻法
JP4368244B2 (ja) ドライエッチング方法
JP2006156467A (ja) プラズマエッチング方法
JPH0817169B2 (ja) プラズマエッチング方法
JPH02275626A (ja) ドライエッチング方法
JP2607276B2 (ja) ドライエッチング方法
JP2000269186A (ja) パターン形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110109

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120109

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130109

Year of fee payment: 15

EXPY Cancellation because of completion of term