KR101523107B1 - 기판 처리 방법 - Google Patents

기판 처리 방법 Download PDF

Info

Publication number
KR101523107B1
KR101523107B1 KR1020090130963A KR20090130963A KR101523107B1 KR 101523107 B1 KR101523107 B1 KR 101523107B1 KR 1020090130963 A KR1020090130963 A KR 1020090130963A KR 20090130963 A KR20090130963 A KR 20090130963A KR 101523107 B1 KR101523107 B1 KR 101523107B1
Authority
KR
South Korea
Prior art keywords
gas
layer
etching
sicl
sio
Prior art date
Application number
KR1020090130963A
Other languages
English (en)
Other versions
KR20100076909A (ko
Inventor
고스케 오가사와라
기요히토 이토
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20100076909A publication Critical patent/KR20100076909A/ko
Application granted granted Critical
Publication of KR101523107B1 publication Critical patent/KR101523107B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Abstract

마스크층으로서의 산화막층에 관한 실리콘층의 에칭에 있어서의 선택비를 향상시킬 수 있는 기판 처리 방법을 제공한다.
마스크층으로서의 SiO2 층(62)과, 처리 대상층으로서의 실리콘층(61)을 가지는 웨이퍼(W)를 프로세스 모듈(25)의 챔버(42)내에 반입하고, NF3 가스, HBr 가스, O2 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 SiO2 층(62) 표면에 데포(65)를 퇴적시켜서 마스크층으로서의 층 두께를 확보하면서 실리콘층(61)을 에칭한다.

Description

기판 처리 방법{SUBSTRATE PROCESSING METHOD}
본 발명은 기판 처리 방법에 관한 것으로, 특히, 기판의 실리콘층에 에칭 처리를 실시하여 디프 트렌치(deep trench)를 형성하는 기판 처리 방법에 관한 것이다．
최근, 반도체 소자의 고밀도화, 고집적화에 따라, 기판에 고 어스펙트비의 홀 또는 트렌치(이하, 간단히 「DT」라고 한다)를 형성할 필요성이 생기고 있다.
그런데, 플라즈마를 이용한 에칭에 의해 실리콘(Si)층에 DT를 형성할 때, 마스크층으로서, 예를 들면, 산화막이 적용되는데, 이 실리콘층 에칭 프로세스에 있어서, 실리콘층의 에칭 레이트(ER)를 상승시키는 행위가 산화막의 ER을 상승시키는 것으로도 되어, 실리콘층 에칭의 선택비를 상승시킬 수 없으며, 잔류 산화막량이 율속(律速)이 되어서 원하는 에칭 깊이를 얻을 수 없다는 문제가 있다. 마스크층이 없어지면, 실리콘층의 에칭을 할 수 없기 때문이다．
실리콘층을 대상막으로 하는 에칭 기술에 관한 종래 기술이 개시된 선행 기술문헌으로서, 예를 들면 특허문헌 1을 들 수 있다. 특허문헌 1에는, 피처리체로 서의 실리콘층을 에칭하는 방법으로서, 처리 가스로서 HBr 가스, O2 가스, SiＦ 가스 등을 이용하고, 기판 처리실내에서 피처리체를 탑재하는 하부 전극에, 제 1 주파수의 제 1 고주파 전력과, 제 2 주파수의 제 2 고주파 전력을 인가하면서 에칭을 실시하는 실리콘층 에칭 방법이 기재되어 있다. 이 에칭 방법에 의하면, 실리콘층에 고 어스펙트비의 홀 또는 트렌치를 형성할 수 있다고 한다.
(특허문헌 1)
일본 특허 공개 공보 제 2003-056617 호
상기 종래 기술은 산화막에 관한 실리콘층 에칭의 선택비가 반드시 만족할 만한 수준은 아니었다.
본 발명의 목적은, 실리콘층을 에칭하는 기판 처리 방법에 있어서, 마스크층으로서의 산화막층의 실리콘층에 대한 에칭 선택비를 향상시킬 수 있는 기판 처리 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해서, 청구항 1에 기재된 기판 처리 방법은 마스크층으로서의 산화막과, 처리 대상층으로서의 실리콘층을 가지는 기판을 처리하는 기판 처리 방법에 있어서, 불소계 가스, 취소계 가스, 산소 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 상기 산화막 표면에 데포(deposit)를 퇴적시켜서 상기 마스크층으로서의 층 두께를 확보하면서 상기 실리콘층을 에칭하는 퇴적 에칭 단계를 가지는 것을 특징으로 한다.
청구항 2 기재의 기판 처리 방법은 청구항 1 기재의 기판 처리 방법에 있어서, 상기 SiCl4 가스의 유량을 모든 처리 가스 유량에 대하여 0.5%~3%로 조정하는 것을 특징으로 한다.
상기 목적을 달성하기 위해서, 청구항 3 기재의 기판 처리 방법은 마스크층 으로서의 산화막과, 처리 대상층으로서의 실리콘층을 가지는 기판을 처리하는 기판 처리 방법에 있어서, 불소계 가스, 취소계 가스 및 산소 가스의 혼합 가스로부터 생성된 플라즈마에 의해 상기 실리콘층을 에칭하는 에칭 단계와, 취소계 가스, 산소 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 상기 산화막 표면에 데포를 퇴적시키는 퇴적 단계를 가지고, 상기 에칭 단계와 상기 퇴적 단계를 교대로 반복하는 것을 특징으로 한다.
청구항 4 기재의 기판 처리 방법은, 청구항 3 기재의 기판 처리 방법에 있어서, 상기 퇴적 단계에 있어서의 상기 SiCl4 가스의 유량을 모든 처리 가스 유량에 대하여 0.8%~4.5%로 조정하는 것을 특징으로 한다.
청구항 5 기재의 기판 처리 방법은, 청구항 3 기재의 기판 처리 방법에 있어서, 상기 에칭 단계에 있어서의 처리 시간은 30초∼180초이며, 상기 퇴적 단계에 있어서의 처리 시간은 15초∼60초인 것을 특징으로 한다.
청구항 6 기재의 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 퇴적 에칭 단계에 있어서, 더욱 산소 가스를 첨가하여 상기 데포의 퇴적을 촉진시키는 것을 특징으로 한다.
청구항 7 기재의 기판 처리 방법은, 청구항 3에 기재된 기판 처리 방법에 있어서, 상기 퇴적 단계에 있어서, 더욱 산소 가스를 첨가하여 상기 데포의 퇴적을 촉진시키는 것을 특징으로 한다.
청구항 8 기재의 기판 처리 방법은, 청구항 1에 기재된 기판 처리 방법에 있어서, 상기 기판에 관한 처리는 상기 기판을 수용하는 밀폐 용기내에서 행하여지고, 상기 퇴적 에칭 단계의 상기 밀폐 용기내의 압력을 40mTorr(5.32Pa)∼300mTorr(3.99×10Pa)로 조정하는 것을 특징으로 한다.
청구항 9 기재의 기판 처리 방법은, 청구항 3에 기재된 기판 처리 방법에 있어서, 상기 기판에 관한 처리는 상기 기판을 수용하는 밀폐 용기내에서 행하여지고, 상기 퇴적 단계의 상기 밀폐 용기내의 압력을 40mTorr(5.32Pa)∼300mTorr(3.99×10Pa)로 조정하는 것을 특징으로 한다.
청구항 10 기재의 기판 처리 방법은, 청구항 1 내지 9 중 어느 한 항에 기재된 기판 처리 방법에 있어서, 상기 산화막은 SiO2 막인 것을 특징으로 한다.
청구항 11 기재의 기판 처리 방법은 청구항 10에 기재된 기판 처리 방법에 있어서, 상기 불소계 가스는 NF3 가스이며, 상기 취소계 가스는 HBr 가스인 것을 특징으로 한다.
청구항 1 기재의 기판 처리 방법에 의하면, 불소계 가스, 취소계 가스, 산소 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 산화막 표면에 데포를 퇴적시켜서 마스크층으로서의 층 두께를 확보하면서 실리콘층을 에칭하는 퇴적 에칭 단계를 가지므로, 실리콘층 에칭의 선택비가 향상하고, 어스펙트비가 큰 DT를 형성할 수 있고, 특히 개구 형상의 제어성이 향상되고, 안정된 개구 형상을 갖는 DT를 형성할 수 있다.
청구항 2 기재의 기판 처리 방법에 의하면, SiCl4 가스의 유량을 모든 처리 가스 유량에 대하여 0.5%~3%로 조정하므로, 마스크층에 퇴적되는 데포량을 적정하게 조정할 수 있다.
청구항 3 기재의 기판 처리 방법에 의하면, 불소계 가스, 취소계 가스 및 산소 가스의 혼합 가스로부터 생성된 플라즈마에 의해 실리콘층을 에칭하는 에칭 단 계와, 취소계 가스, 산소 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 산화막 표면에 데포를 퇴적시키는 퇴적 단계를 가지고, 에칭 단계와 퇴적 단계를 교대로 반복하므로, 결과적으로 실리콘층 에칭의 선택비를 향상시킬 수 있고, 마스크층의 층 두께를 확보하면서 실리콘층을 에칭하여 어스펙트비가 큰 DT를 형성할 수 있다. 특히, 데포량을 증대시켜 마스크층의 층 두께를 확보할 수 있다.
청구항 4 기재의 기판 처리 방법에 의하면, 퇴적 단계에 있어서의 SiCl 가스의 유량을, 모든 처리 가스 유량에 대하여 0.8%~4.5%로 조정하므로, 마스크층의 마모를 적정범위로 억제하면서 실리콘층을 에칭하여 DT를 형성할 수 있다.
청구항 5 기재의 기판 처리 방법에 의하면, 에칭 단계에 있어서의 처리 시간을 30초∼180초로 하고, 퇴적 단계에 있어서의 처리 시간을 15초∼60초로 했으므로, 마스크층의 층 두께의 확보와 실리콘층의 에칭의 조정을 도모하면서, 실리콘층에 DT를 형성할 수 있다.
청구항 6 기재의 기판 처리 방법에 의하면, 퇴적 에칭 단계 또는 퇴적 단계에 있어서, 산소 가스를 첨가해서 상기 데포의 퇴적을 촉진시키므로, 데포량을 충분히 확보하여 마스크층의 마모를 억제할 수 있다.
청구항 7 기재의 기판 처리 방법에 의하면, 기판에 관한 처리가 기판을 수용하는 밀폐 용기내에서 행하여지고, 퇴적 에칭 단계 및 퇴적 단계에 있어서의 밀폐 용기내의 압력을 40mTorr(5.32Pa)∼300mTorr(3.99×10Pa)로 조정하므로, 적정 압력으로 마스크층의 층 두께를 확보하면서 효율적으로 실리콘층을 에칭할 수 있다.
청구항 8 기재의 기판 처리 방법에 의하면, 산화막이 SiO2 막이므로, 처리 가스에 SiCl4 가스를 첨가했을 때, 화학 구조가 유사한 데포를 퇴적하기 쉬어서 마스크층의 마모를 억제할 수 있다.
청구항 9 기재의 기판 처리 방법에 의하면, 불소계 가스가 NF3 가스이며, 취소계 가스가 HBr 가스이므로, 이것들의 가스에 의한 실리콘층 에칭 작용이 양호하게 발현된다.
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 상술한다.
우선, 본 발명의 실시예에 관련되는 기판 처리 방법을 실행하는 기판 처리 시스템에 대해서 설명한다. 이 기판 처리 시스템은 기판으로서의 반도체 웨이퍼(이하, 간단히 「웨이퍼」라 한다)에 플라즈마를 이용한 에칭 처리나 애싱 처리를 실시하도록 구성된 복수의 프로세스 모듈을 구비한다.
도 1은, 본 실시예에 관련되는 기판 처리 방법을 실행하는 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도이다.
도 1에 있어서, 기판 처리 시스템(10)은, 피 처리 기판으로서의 웨이퍼(W)에 RIE 처리를 실시하는 기판 처리 장치로서의 2개의 프로세스 쉽(process ship)(11)과, 2개의 프로세스 쉽(11)이 각각 접속된 직사각형의 공통 반송실로서의 대기 반송실(이하, 「로더 모듈」이라 한다)(13)을 구비한다.
로더 모듈(13)에는, 상술한 프로세스 쉽(11) 외에, 예를 들면, 25장의 웨이퍼(W)를 수용하는 기판 수납 용기로서의 후프(14)가 각각 탑재되는 3개의 후프 탑재대(15)와, 후프(14)로부터 반출된 웨이퍼(W)의 위치를 사전정렬하는 오리엔터(16)와, RIE 처리가 실시되는 웨이퍼(W)의 후처리를 실행하는 후처리실(After Treatment Chamber)(17)이 접속되어 있다.
2개의 프로세스 쉽(11)은, 로더 모듈(13)의 길이 방향에 있어서의 측벽에 접속됨과 아울러, 로더 모듈(13)을 사이에 두고 3개의 후프 탑재대(15)와 대향하도록 배치되고, 오리엔터(16)는 로더 모듈(13)의 길이 방향의 일단부에 배치되며, 후처리실(17)은 로더 모듈(13)의 길이 방향의 타단부에 배치된다.
로더 모듈(13)은, 내부에 배치된 웨이퍼(W)를 반송하는 기판 반송 유닛으로서의 스칼라형 듀얼 암 타입의 반송 암 기구(19)와, 각 후프 탑재대(15)에 대응하도록 측벽에 배치된 웨이퍼(W)의 투입구인 3개의 후프 접속구로서의 로드 포트(20)를 가진다. 로드 포트(20)에는 각각 개폐 도어가 설치된다. 반송 암 기구(19)는 후프 탑재대(15)에 탑재된 후프(14)로부터 웨이퍼(W)를 로드 포트(20)를 통해 인출하고, 인출한 웨이퍼(W)를 프로세스 쉽(11), 오리엔터(16) 또는 후 처리실(17)에 반출입한다.
프로세스 쉽(11)은, 웨이퍼(W)에 RIE 처리를 실시하는 진공 처리실로서의 프로세스 모듈(25)과, 해당 프로세스 모듈(25)에 대해 웨이퍼(W)를 주고받는 링크형 싱글 픽(single pick) 타입의 반송 암(26)을 내장하는 로드·록 모듈(27)을 가진다.
프로세스 모듈(25)은 원통형의 처리실 용기(이하, 「챔버」라고 한다)와, 해당 챔버내에 배치된 상부 전극 및 하부 전극을 가지고, 해당 상부 전극 및 하부 전극 사이의 거리는 웨이퍼(W)에 RIE 처리를 실시하기 위한 적절한 간격으로 설정되어 있다. 또한, 하부 전극은 웨이퍼(W)를 쿨롱력 등에 의해 척킹하는 ESC를 그 정상부에 가진다.
프로세스 모듈(25)에서는, 챔버 내부에 처리 가스, 예를 들면 불소계 가스, 취소계 가스 등을 도입하고, 상부 전극과 하부 전극 간에 전기장을 발생시킴으로써 도입된 처리 가스를 플라즈마화하여 이온 및 래디컬을 발생시키고, 해당 이온 및 래디컬에 의해 웨이퍼(W)에 RIE 처리를 실시하여, 웨이퍼(W)상의, 예를 들면, 폴리 실리콘층을 에칭한다.
프로세스 쉽(11)에서는, 로더 모듈(13)의 내부 압력은 대기압으로 유지되는 한편, 프로세스 모듈(25)의 내부 압력은 진공으로 유지된다. 그 때문에, 로드·록 모듈(27)은 프로세스 모듈(25)과의 연결부에 진공 게이트 밸브(29)를 구비하고, 또한, 로더 모듈(13)과의 연결부에 대기 게이트 밸브(30)를 구비함으로써, 그 내부 압력을 조정 가능한 진공 예비 반송실로서 구성된다.
로드·록 모듈(27)의 내부에는, 대략 중앙부에 반송 암(26)이 설치되고, 해당 반송 암(26)보다 프로세스 모듈(25)측에 제 1 버퍼(31)가 설치되며, 반송 암(26)보다 로더 모듈(13)측에는 제 2 버퍼(32)가 설치된다. 제 1 버퍼(31) 및 제 2 버퍼(32)는 반송 암(26)의 선단부에 배치된 웨이퍼(W)를 지지하는 지지부(pick)(33)가 이동하는 궤도상에 배치되어, RIE 처리가 실시된 웨이퍼(W)를 일시 적으로 지지부(33)의 궤도의 상측으로 대피시킴으로써, RIE 미처리의 웨이퍼(W)와 RIE 처리 완료의 웨이퍼(W)의 프로세스 모듈(25)에 있어서의 원활한 교체를 가능하게 한다.
또한, 기판 처리 시스템(10)은, 프로세스 쉽(11), 로더 모듈(13), 오리엔터(16) 및 후처리실(17)(이하, 일괄해서 「각 구성요소」라 한다)의 동작을 제어하는 시스템 컨트롤러(도시하지 않음)와, 로더 모듈(13)의 길이 방향의 일단부에 배치된 오퍼레이션 컨트롤러(40)를 구비한다.
시스템 컨트롤러는, RIE 처리나 웨이퍼(W)의 반송 처리에 대응하는 프로그램으로서의 레시피에 따라 각 구성요소의 동작을 제어하고, 오퍼레이션 컨트롤러(40)는, 예를 들면, LCD(Liquid Crystal Display)로 이루어지는 상태 표시부를 가지고, 해당 상태 표시부는 각 구성요소의 동작 상황을 표시한다.
도 2는 도 1에 있어서의 선 II-II를 따르는 단면도이다.
도 2에 있어서, 프로세스 모듈(25)은 챔버(42)와, 해당 챔버(42)내에 배치된 웨이퍼(W)의 탑재대(43)와, 챔버(42)의 위쪽에 탑재대(43)와 대향하도록 배치된 샤워헤드(44)와, 챔버(42)내의 가스 등을 배기하는 TMP(Turbo Molecular Pump)(45)와, 챔버(42) 및 TMP(45)의 사이에 배치되어, 챔버(42)내의 압력을 제어하는 가변식 버터플라이밸브로서의 APC(Adaptive Pressure Control) 밸브(46)를 갖는다.
탑재대(43)에는, 제 1 고주파 전원(47) 및 제 2 고주파 전원(55)이 각각 제 1 정합기(Matcher)(48) 및 제 2 정합기(Matcher)(56)를 거쳐서 접속되고 있고, 제 1 고주파 전원(47)은 비교적 높은 주파수, 예를 들면, 40MHz의 고주파 전력을 여기 용 전력으로서 탑재대(43)에 인가하며, 제 2 고주파 전원(55)은 비교적 낮은 주파수, 예를 들면, 3.2MHz의 고주파 전력을 바이어스 전력으로서 탑재대(43)에 인가한다. 이에 따라, 탑재대(43)는 탑재대(43)와 샤워헤드(44) 사이의 처리 공간(S)에 고주파 전력을 인가하는 하부 전극으로서 기능한다. 정합기(48, 56)는 탑재대(43)로부터의 고주파 전력의 반사를 저감해서 고주파 전력의 탑재대(43)로 공급 효율을 최대로 한다.
샤워헤드(44)는 원판형상의 가스 공급부(50)로 이루어지고, 가스 공급부(50)는 버퍼실(52)을 가진다. 버퍼실(52)은 가스 통기 구멍(54)을 거쳐서 챔버(42)내에 연통한다.
버퍼실(52)은 불소계 가스, 취소계 가스, 산소 가스 등의 각 가스 공급계(도시하지 않음)에 접속되어 있다. 불소계 가스 공급계는 버퍼실(52)에 NF3 가스를 공급하고, 취소계 가스 공급계는 버퍼실(52)에 HBr 가스를 공급한다. 또한, 산소 가스 공급계는 버퍼실(52)에 O2 가스를 공급한다. 공급된 NF3 가스, HBr 가스 및 O2 가스는 가스 통기 구멍(54)을 거쳐서 챔버(42)내에 공급된다.
프로세스 모듈(25)의 챔버(42)내에서는, 상술한 바와 같이, 탑재대(43)가 처리 공간(S)에 고주파 전력을 인가함으로써, 샤워헤드(44)로부터 처리 공간(S)에 공급된 처리 가스를 고밀도의 플라즈마화 하여 이온이나 래디컬을 발생시키고, 해당 이온이나 래디컬에 의해 실리콘층에 에칭 처리를 실시한다.
도 3은 도 1의 기판 처리 시스템에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 나타내는 단면도이다.
도 3에 있어서, 웨이퍼(W)는 실리콘 기재(61)와, 해당 실리콘 기재(61)상에 순차적으로 형성된 SiO2 층(62) 및 레지스트층(63)으로 주로 구성되어 있다. 레지스트층(63)에는 포토리소그래피(photolithography) 공정에 의해 홀 또는 트렌치 형상이 패터닝되어 있다. 이러한 구성의 웨이퍼(W)에 대하여, 미리 레지스트층(63)을 마스크로해서 SiO2 층(62)에 대하여, 에칭 처리에 의해 레지스트층(63)의 홀 형상 등을 패터닝해 두고, 그 후 레지스트층(63)을 제거한다. 이에 따라, SiO2 층(62)은 실리콘(Si)층(61)을 에칭하기 위한 마스크층이 된다.
레지스트층(63)의 홀 패턴이 패터닝된 SiO2 층(62)과 실리콘층(61)으로 이루어지는 웨이퍼(W)에 대하여, 소정의 불소계 가스, 취소계 가스, 산소 가스로 이루어지는 처리 가스를 이용한 에칭 처리가 실시되어 실리콘층(61)에 어스펙트비가 큰 DT가 형성된다.
그런데, 반도체 디바이스의 소형화 요구를 만족시키기 위해서는, 처리 대상층인 실리콘층(61)에 개구 형상이 안정된 어스펙트비가 큰 DT를 안정되게 형성할 필요가 있지만, 실리콘층(61)의 에칭 레이트(이하, 「ER」라고 한다)를 상승시키면 마스크층인 SiO2 층(62)의 ER를 올리는 것으로 되어, 실리콘층(61)의 에칭에 있어서의 선택비를 향상시키는 것이 곤란했다.
본 발명자는, 상술한 실리콘층 에칭에 있어서 선택비를 향상시켜서 에칭 깊 이를 얻고, 개구 형상이 안정된 고 어스펙트비의 DT를 안정되게 형성하는 방법을 찾아내기 위해서, 각종 실험을 실행한 바, 즉, 본 발명에서는 처리 가스로서 불소계 가스, 취소계 가스, 산소 가스에 더하여 SiCl4 가스를 첨가하고, 이것들의 혼합 가스로부터 생성된 플라즈마에 의해 에칭을 행함으로써, 마스크층으로서의 SiO2 층(62)의 표면에 데포를 퇴적시켜서 마스크층의 층 두께를 확보하면서 실리콘층(61)을 에칭할 수 있고(퇴적 에칭 단계), 이에 의해, 실리콘층의 에칭에 있어서의 ER 및 선택비가 향상되어, 어스펙트비의 큰 DT를 형성할 수 있었다.
이하, 본 발명의 실시예에 따른 기판 처리 방법에 대해서 상술한다.
이 기판 처리 방법은, 마스크층으로서의 SiO2 층(62)의 상면에 플라즈마 처리에 기초하여 데포를 퇴적, 부착되게 하는 것에 의해 마스크층의 마모를 억제하고, 마스크층의 층 두께를 확보하면서 처리 대상막으로서의 실리콘층(61)을 에칭해서 해당 실리콘층(61)에 DT를 형성하는 퇴적 에칭 단계를 가진다.
도 4는 본 발명의 실시예에 있어서의 기판 처리 방법을 나타내는 공정도이다.
도 4에 있어서, 우선 처리 대상층으로서의 실리콘층(61)위로 마스크층으로서의 SiO2 층(62)이 적층된 웨이퍼(W)를 준비한다(도 4(A)). SiO2 막(62)에는 개구부(64)가 미리 마련되어 있고, 개구부(64)의 개구 폭은, 예를 들면, 80nm이다. SiO2 층(62)의 두께는, 예를 들면, 1000∼1500nm이다. 이 웨이퍼(W)를 도 1의 기판 처리 시스템에서의 프로세스 모듈(25)(도 2 참조)의 챔버(42)내에 반입하고, 탑재대(43)상에 탑재한다.
이어서, 챔버(42)내의 압력을 APC 밸브(46) 등에 의해, 예를 들면, 170mTorr(2.26×10Pa)∼250mTorr(3.33×10Pa)로 설정한다. 여기에서, 1mTorr는 10-3×101325/760(Pa)이다(이하, 본명세서에 있어서 동일하다). 또한, 웨이퍼(W)의 온도를, 예를 들어, 90℃로 설정한다. 그리고, 샤워헤드(44)의 가스 공급부(50)로부터 불소계 가스로서 NF3 가스, 취소계 가스로서 HBr 가스, O2 가스 및 SiCl4 가스의 혼합 가스를 챔버(42)내에 공급한다. 이 때, NF3 가스의 유량은 120sccm, HBr 가스의 유량은 700sccm, O2 가스의 유량은 163sccm, SiCl4 가스의 유량은 10sccm으로 한다. 여기에서, 1sccm은 유량의 단위이며 10-6/60/m3/sec이다(이하, 본명세서에 있어서 동일하다).
그리고, 탑재대(43)에 여기용 전력으로서 500W, 바이어스 전력으로서 2500W를 인가한다. 이 때, NF3 가스, HBr 가스, O2 가스 및 SiCl4 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 여기되어서 플라즈마가 되고, 이온이나 래디컬이 발생한다(도 4(B)). 이들 이온이나 래디컬은 SiO2 막(62)의 표면에 충돌 및 반응하여, SiO2 막(62)을 마모시키는 동시에 해당 부분에 데포(65)를 퇴적시키고, SiO2 층(62)으로 덮어져 있지 않은 실리콘층(61)에 충돌해서 실리콘층(61)을 에칭하고, 이에 의해, SiO2 막(62)의 막두께를 확보하면서, 실리콘층(61)에 DT(66)를 형성한다(도 4(C)).
이 때, 데포(65)는 SiO2 층(62)의 표면에 퇴적해서 마스크층으로서의 SiO2 층(62)을 보호하는 한편, 생성된 플라즈마에 의해 실리콘층(61)과 함께 에칭되므로, SiO2 층(62)과 데포(65)의 합계의 두께는, 마스크층으로서의 두께를 구성하면서 점차로 얇아지고, 처리 개시 9분후의 마스크층의 층 두께는, 예를 들면, 620nm이었다. 이 때, 실리콘층(61)에는, 상부 개구 직경이105nm, 하부 개구 직경이 67nm로, 실리콘 깊이(Si·depth) 755nm(어스펙트비=8.7)의 DT(66)가 형성되었다.
이어서, DT(66)가 형성된 웨이퍼(W)를 기판 처리 시스템에 별도 마련된 습식 에칭 장치에 도입하고, 약액을 이용하여 마스크층으로서의 SiO2 층(62) 및 그 상면에 퇴적한 데포(65)를 동시에 제거하고, 본 처리를 종료한다.
본 실시예에 의하면, 처리 가스로서 NF3 가스, HBr 가스, O2 가스 및 SiCl4 가스의 혼합 가스를 이용했으므로, 마스크층인 SiO2 층(62)상에 반응 생성물로 이루어지는 데포(65)를 퇴적시켜, 이것에 의해 SiO2 층(62)의 마모를 억제해서 마스크층의 리메인(층 두께)을 확보하면서 실리콘층(61)을 에칭할 수 있다. 또한, 개구부의 형상 제어성이 향상되고, 개구부 형상이 안정한 DT(66)를 형성할 수 있다. 또한, 에칭 선택성이 향상되고, 또한 실리콘층의 에칭 레이트(ER)가 향상되므로, 이것에 의해 어스펙트비가 큰 DT(66)를 형성할 수 있다.
본 실시예에 있어서, 퇴적 에칭 단계에 있어서의 SiCl4 가스 유량은 모든 처리 가스 유량에 대하여 0.5∼3%로 조정하는 것이 바람직하다. 이것에 의해, 마스크층으로서의 SiO2 층(62)상에 퇴적되는 데포(65)의 퇴적량을 적정하게 조정할 수 있다.
표 1은 본 실시예에 있어서의 실리콘 깊이 및 마스크층의 층 두께(마스크 R)의 SiCl4 가스 유량 의존성을 나타내는 것이다.
(표 1)
실시예 1 실시예 2 실시예 3 실시예 4 비교예 1 비교예 2
압력 250 250 210 250 170 170
HF 500 500 500 500 900 900
LF 2500 2500 2500 2500 1950 1950
NF3 가스 120 120 120 120 120 120
O2 가스 163 163 163 163 163 163
SiCl4 가스 5(0.5%) 10 20 30(3%) 50 0
HBr 가스 700 700 700 700 700 700
실리콘 깊이 846 755 692 680 590 794
마스크 R 470 620 943 1050 1500 0
여기서, 압력은 챔버내 압력(mTorr)을 나타내고, HF 및 LF는 각각 탑재대에 인가되는 여기용 전력(W) 및 바이어스용 전력(W)을 나타낸다. 또한, NF3, O2, SiCl4, HBr는 각각 가스 유량(sccm)을 나타내고, SiCl4 가스에 있어서의 괄호내의 숫자는 모든 가스량에 대한 SiCl4 가스의 비율을 나타낸다. 또한, 실리콘 깊이는, DT의 깊이(nm)를 나타내고, 마스크 R은 마스크층의 층 두께(마스크 잔량)(nm)를 나타낸다.
표 1에 있어서, 실시예 1∼4에 있어서의 SiCl4 가스 유량은 각각 5, 10, 20, 30sccm이며, 각각 SiCl4 가스 유량의 모든 처리 가스 유량에 관한 비율이 0.5∼3%의 범위에 포함되고, 본 발명의 요건을 충족시키므로, 양호한 두께의 마스크층을 확보하면서, 실리콘층을 에칭해서 어스펙트비가 높은 DT(66)를 형성할 수 있었다.
이에 대하여, 비교예 1 및 2는 SiCl4 가스의 첨가량이 본 발명의 범위를 충족시키고 있지 않고, 비교예 1에서는, SiO2 층(62)상에의 데포 퇴적량이 지나치게 많아서, 이에 의해, 개구부의 개구 면적이 지나치게 좁아져서 실리콘층(61)을 에칭할 수 없게 되었다. 한편, 비교예 2는 SiO2 층(62)상에 데포를 퇴적시킬 수 없으므로, 마스크층을 확보할 수 없게 되고, 실리콘층(61)을 에칭할 수 없게 되었다.
또한, 실시예 2와 비교예 2로부터, 처리 가스에 10sccm의 SiCl4 가스를 첨가하는 것에 의해 마스크층의 층 두께가 증대하는 것을 알게 되었다. 실시예 2에 있어서는, 비교예 2와 비교해서 마스크층의 층 두께를 적정하게 확보해서 보다 깊은 DT(66)를 에칭할 수 있었다.
본 실시예에 있어서, 처리 가스에 SiCl4 가스를 첨가하는 것에 의해 마스크층의 층 두께가 유지되어 보다 깊은 트렌치를 에칭할 수 있는 이유는, 반드시 명확하지는 않지만, 다음과 같이 생각된다. 즉, NF3 가스, HBr 가스 및 O2 가스의 혼합 가스를 처리 가스로 하는 실리콘층의 에칭 단계에 있어서, 화학적 에칭 반응에 있어서의 부생성물은, SiO계, 예를 들면 SiO2 또는 SiO2+할로겐이 된다. 따라서, 이 반응계에 SiCl4 가스를 첨가하면, SiCl4 가스의 Cl이 O와 치환되어서 마스크층으로서의 SiO2에 화학식이 근사한 SiClO가 생성되고, 이것이 SiO2 막상에 퇴적하기 쉬워져서, 마스크층의 마모가 경감되고, 이것에 의해 마스크층의 층 두께가 증대해서 보다 깊은 DT의 에칭이 가능하게 된다고 생각된다.
또한, 이 때 SiCl4 가스와 함께, 또한 O2 가스를 첨가하는 것에 의해, SiO2 층(62)상에 퇴적하는 데포량을 증대시킬 수 있다. O2 가스를 첨가하는 것에 의해 SiCl4 가스의 분해 및 SiClO의 생성이 촉진되어, 데포 발생량이 증대하는 것으로 생각된다. O2 가스의 첨가량은, 모든 가스 유량의, 예를 들면, 1∼3%정도이며, SiCl4 가스 유량과 거의 동량인 것이 바람직하다. 이에 의해, SiO2 층(62) 상에 있어서의 데포(65)의 퇴적이 촉진되어, 마스크층의 층 두께를 증대시킬 수 있고, 실리콘 깊이가 커진다. 단지, 산소 가스의 추가 첨가량이 전체 가스 유량의 3%를 넘으면, 데포(65)의 증대에 의해 홀 개구부의 개구 면적이 지나치게 작아져서, 실리콘층(61)을 에칭할 수 없게 된다. 또한, O2 가스의 추가 첨가량이 전체 가스 유량의 1% 미만에서는, 충분한 데포량 증대 효과를 얻을 수 없게 된다.
본 실시예에 있어서, 개구부의 형상 안정성이 향상되는 이유는 아래와 같이 생각된다. 즉, 퇴적 에칭 단계에 있어서는, 단지 실리콘층(61)의 에칭만을 수행하는 것은 아니고, 마스크층으로서의 SiO2 층(62)상에 데포(65)를 퇴적시키면서 에칭 하므로, 실리콘층(61)은 그 개구부 형상을 변화시킬 만큼 신속하게 에칭되지 않고, 개구부 형상을 유지한 상태에서 천천히 에칭되기 때문인 것으로 생각된다.
본 실시예에 있어서, 챔버내 압력은, 40ｍTorr(5.32Pa)∼300ｍTorr(3.99×10Pa)인 것이 바람직하고, 보다 바람직하게는 150ｍTorr(2.00×10Pa)∼250ｍTorr(3.33×10Pa)이다. 챔버내 압력이, 40ｍTorr(5.32Pa)보다 낮으면 SiO2의 선택비가 내려가고, 300ｍTorr(3.99×10Pa)을 넘으면 홀이 반응 생성물로 메워져버린다. 따라서, 본 실시예에 있어서는, 챔버내 압력을 40ｍTorr(5.32Pa)∼300ｍTorr(3.99×10Pa)으로 한다.
본 실시예에 있어서, 처리 가스의 유량, 처리 시간, 처리 압력 등을 다양하게 변화시키고, SiO2 층(62)상에 퇴적되는 데포(65)의 양을 적정량으로 유지할 수 있다면, 상기 이외의 조건이어도 적용 가능하다고 생각된다.
본 실시예에 있어서, SiCl4 가스의 대신에 SiBr4 가스를 이용할 수도 있다. SiBr4 가스도 SiCl4 가스와 같이 데포의 퇴적을 촉진하는 것으로 생각되기 때문이다.
이 하, 본 발명의 제 2 실시예에 대해서 설명한다.
도 5는 본 발명의 제 2 실시예에 있어서의 기판 처리 방법을 나타내는 공정도이다. 이 실시예는 에칭용의 처리 가스로부터 생성된 플라즈마에 의해 실리콘층을 에칭하는 에칭 단계와, 퇴적용의 처리 가스로부터 생성된 플라즈마에 의해 마스크층 표면에 데포를 퇴적시키는 퇴적 단계를 가지고, 에칭 단계와 퇴적 단계를 교 대로 반복하는 것이다.
도 5에 있어서, 우선 처리 대상층으로서의 실리콘층(71)상에 마스크층으로서의 SiO2 층(72)이 적층된 웨이퍼(W)를 준비한다(도 5(A)). SiO2 막(72)에는 개구부(74)가 마련되어 있고, 개구부(74)의 개구 폭은, 예를 들면, 80nm이다. SiO2 층(72)의 두께는, 예를 들면, 1000∼1500nm이다. 이 웨이퍼(W)를 프로세스 모듈(25)(도 2 참조)의 챔버(42)내에 반입하여, 탑재대(43)상에 탑재한다.
이어서, 챔버(42)내의 압력을 APC 밸브(46)등에 의해, 예를 들면, 170ｍTorr(2.26×10Pa)∼250ｍTorr(3.33×10Pa)로 설정한다. 또한, 웨이퍼(W)의 온도를, 예를 들면, 90℃로 설정한다. 그리고, 샤워헤드(44)의 가스 공급부(50)로부터 불소계 가스로서 NF3 가스, 취소계 가스로서 HBr 가스, 및 O2 가스의 혼합 가스를 챔버(42)내에 공급한다. 이 때, 예를 들면 NF3 가스의 유량은 120sccm, HBr 가스의 유량은 700sccm, O2 가스의 유량은 163sccm으로 한다.
그리고, 탑재대(43)에 여기용 전력으로서 500W, 바이어스 전력으로서 2500W를 인가한다. 이 때, NF3 가스, HBr 가스 및 O2 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 여기되어서 플라즈마화 되고, 이온이나 래디컬이 발생한다(도 5(B)). 이것들의 이온이나 래디컬은 SiO2 막(72)의 표면에 충돌, 반응하고, 해당 부분을 에칭하여 SiO2 층(72)을 마모시키는 동시에, SiO2 층(72)으로 덮어져 있지 않은 실리콘층(71)에 충돌해서 실리콘층(71)을 에칭하고, 해당 실리콘층(71)에 트 렌치(76)를 형성한다(에칭 단계)(도 5(C)). 이 때, 트렌치(76)의 Si 깊이는 300∼500nm이었다.
다음에, 플라즈마 처리에 의해 SiO2 층(72)이 어느 정도 마모되고, 또한 실리콘층(71)에 트렌치(76)가 형성된 웨이퍼(W)에 대하여, 퇴적 단계를 실시한다.
즉, 에칭 단계가 종료된 웨이퍼(W)가 수용된 프로세스 모듈(25)의 챔버(42)의 압력을 APC 밸브(46) 등에 의해 300ｍTorr(3.99×10Pa)로 설정하고, 샤워헤드(44)의 가스 공급부(50)로부터 취소 가스로서 HBr 가스, O2 가스 및 SiCl4 가스의 혼합 가스를 챔버(42)내에 공급한다. 이 때, 예를 들면, HBr 가스의 유량은 300sccm, O2 가스의 유량은 30sccm, SiCl4 가스의 유량은 15sccm으로 한다. 이 때 필요에 따라서 Ar 가스를 첨가해도 좋다.
그리고, 탑재대(43)에 여기용 전력으로서 500W, 바이어스 전력으로서 0W를 인가한다. 이 때, HBr 가스, O2 가스 및 SiCl4 가스가 처리 공간(S)에 인가된 고주파 전력에 의해 여기되어서 플라즈마화 되고, 이온이나 래디컬이 발생한다(도 5(D)). 이것들의 이온이나 래디컬은 SiO2 막(72)의 표면에 충돌 및 반응하고, 해당 부분에 반응 생성물로서의 데포(75)를 퇴적시켜, 이것에 의해 SiO2 층(72)을 포함하는 마스크층으로서의 외견상의 두께를 증대시킨다(퇴적 단계)(도 5(E)).
이어서, 상술한 에칭 단계(도 5(B))와 동일한 조건에서, 동일한 플라즈마를 발생시켜(도 5(F)), 마찬가지로 해서 에칭 단계를 실행한다. 이하, NF3 가스, HBr 가스 및 O2 가스를 이용한 에칭 단계와, HBr 가스, O2 가스 및 SiCl4 가스를 이용한 퇴적 단계를 순차적으로 반복하고, SiO2 층(72)의 층 두께를 확보하면서 실리콘층(71)을 에칭해서 실리콘층(71)에 DT(77)를 형성한다(도 5(G)). DT(77)에 있어서의 실리콘 깊이는, 300∼500nm이었다. 그 후, 상기 제 1 실시예와 같이, 웨트 에칭에 의해 SiO2 층(72)을 제거해서 본 처리를 종료한다.
본 실시예에 의하면, 에칭용의 처리 가스로부터 생성된 플라즈마에 의해 실리콘층(71)을 에칭하는 에칭 단계와, 퇴적용의 처리 가스로부터 생성된 플라즈마에 의해 마스크층인 SiO2 층(72)의 표면에 데포(75)를 퇴적시키는 퇴적 단계를 가지고, 에칭 단계와 퇴적 단계를 교대로 반복하므로, 결과적으로 실리콘층 에칭의 선택비를 향상시킬 수 있고, 마스크층의 층 두께를 확보하면서 실리콘층(71)을 에칭할 수 있다. 따라서, 실리콘층(71)에 어스펙트비가 큰 DT(77)를 형성할 수 있다.
본 실시예에 있어서, 챔버내 압력은 40ｍTorr(5.32Pa)∼300ｍTorr(3.99×10Pa)이며, 바람직하게는 150ｍTorr(2.0×10Pa)∼300ｍTorr(3.99×10Pa)이다. 챔버내 압력이, 40ｍTorr(5.32Pa)보다도 낮다면 SiO2의 선택비가 내려가고, 300ｍTorr(3.99×10Pa)보다도 높으면 홀이 반응 생성물로 메워져버린다.
본 실시예에 있어서, 퇴적 단계에 있어서의 O2 가스 유량은, 예를 들면, 10∼50sccm, 즉 전체 가스 유량에 대한 O2 가스 유량은 약 1.5∼7.5% 정도인 것이 바람직하다. O2 가스 유량이 상기 범위를 벗어나면, 데포(75)의 양이 많아져서 개구 부가 막혀버리고, 이에 의해 실리콘층(71)의 에칭을 할 수 없어지거나, 또는 데포(75)의 양이 지나치게 적어서 SiO2 층(72)이 없어지며, 이것에 의해 실리콘층(71)의 에칭을 행할 수 없어질 우려가 있다.
본 실시예에 있어서, 퇴적 단계에 있어서의 SiCl4 가스 유량은, 예를 들면, 5∼30sccm, 즉 전체 가스 유량에 대한 SiCl4 가스 유량은, 약 0.8∼4.5% 정도인 것이 바람직하다. SiCl4 가스 유량이 상기 범위를 벗어나면, 데포량이 많아져서 개구부가 막혀버려 실리콘층(71)의 에칭을 행할 수 없어지거나, 데포(75)의 양이 지나치게 적어서 SiO2 층(72)이 없어져서 실리콘층(71)의 에칭을 행할 수 없어질 우려가 있다.
표 2는 본 실시예의 퇴적 단계에 있어서의 마스크층의 층 두께 증가량에 있어서의 처리 시간 의존성을 나타내는 것이다.
(표 2)
실시예 5 실시예 6 실시예 7 실시예 8
압력 300 300 300 300
HF 500 500 500 500
HBr 가스 300 300 300 300
O2 가스 30 30 30 30
Ar 가스 300 300 300 300
SiCl4 가스 5.0(0.8) 7.5(1.2) 15(2.3) 30(4.5)
마스크층 증가량(15초) 10 18 30 60
마스크층 증가량(30초) 20 35 70 120
마스크층 증가량(60초) 40 80 130 123
여기서, 압력은 챔버내 압력(ｍTorr)을 나타내고, HF는 탑재대에 인가되는 여기용 전력(W)을 나타낸다. 또한, HBr, O2, SiCl4은 각각 가스 유량(sccm)을 나타내고, SiCl4 가스에 있어서 괄호내의 숫자는, 모든 가스 유량에 대한 SiCl4 가스의 비율을 나타낸다. 또한, 마스크층 증가량은 퇴적 단계의 개시로부터의 경과 시간에 대한 마스크층의 두께 증가량(nm)을 나타낸다.
표 2에 있어서, 데포(75)의 양은 SiCl4 가스의 유량이 5∼30sccm인 범위에 서, SiCl4 가스의 유량의 증대에 따라, 또한, 처리 시간이 60초 근방까지는 처리 시간의 증가에 따라 증가하고 있지만, 처리 시간이 60초를 넘으면 데포량의 증가에 한계를 볼 수 있다(실시예 8). 따라서 퇴적 단계의 처리 시간은 15∼60초인 것이 바람직하다.
또한, SiCl4 가스의 유량은 5∼30sccm의 범위에서 양호한 데포 증대 작용을 볼 수 있고, 그 유량은 전체 가스 유량에 대하여 약 0.8∼4.5%인 것이 바람직하다.
본 실시예에 있어서, 에칭 단계에 있어서의 에칭 레이트(ER)는 900A/min까지 향상될 수 있다. 다만, ER이 이보다 커지면, 개구부가 막혀버려, 그 이후의 에칭을 할 수 없어질 우려가 있다.
상술한 각 실시예에 있어서, 플라즈마 처리가 실시되는 기판은 반도체 디바이스용의 웨이퍼에 한정되지 않고, LCD(Liquid Crystal Display)을 포함하는 FPD(Flat Panel Display)등에 이용하는 각종 기판이나, 포토 마스크, CD 기판, 프린트 기판 등이어도 좋다.
또한, 본 발명의 목적은 상술한 각 실시예의 기능을 실현하는 소프트웨어의 프로그램 코드를 기억한 기억 매체를 시스템 혹은 장치에 공급하고, 그 시스템 혹은 장치의 컴퓨터(또는 CPU나 MPU 등)가 기억 매체에 저장된 프로그램 코드를 판독해 실행함으로써도 달성된다.
이러한 경우에, 기억 매체로부터 판독된 프로그램 코드 자체가 상술한 각 실시예의 기능을 실현하는 것으로 되고, 그 프로그램 코드 및 해당 프로그램 코드를 기억한 기억 매체는 본 발명을 구성하게 된다.
또한, 프로그램 코드를 공급하기 위한 기억 매체로서는, 예를 들면, 플로피(등록상표) 디스크, 하드 디스크, 광자기 디스크, CD-ROM, CD-R, CDRW, DVD-ROM, DVD-RAM, DVD-RW, DVD+RW 등의 광디스크, 자기 테이프, 비휘발성의 메모리 카드, ROM 등을 이용할 수 있다. 또는, 프로그램 코드를 네트워크를 거쳐서 다운로드해도 좋다.
또한, 컴퓨터가 판독한 프로그램 코드를 실행하는 것에 의해, 상술한 각 실시예의 기능이 실현될 뿐만 아니라, 그 프로그램 코드의 지시에 근거하고, 컴퓨터상에서 가동하고 있는 OS(오퍼레이팅 시스템) 등이 실제의 처리의 일부 또는 전부를 수행하고, 그 처리에 의해 상술한 각 실시예의 기능이 실현될 경우도 포함된다.
또한, 기억 매체로부터 판독된 프로그램 코드가 컴퓨터에 삽입된 기능 확장 보드나 컴퓨터에 접속된 기능 확장 유닛에 구비된 메모리에 기입된 후, 그 프로그램 코드의 지시에 근거하고, 그 확장기능을 확장 보드나 확장 유닛에 구비된 CPU 등이 실제의 처리의 일부 또는 전부를 수행하고, 그 처리에 의해 상술한 각 실시예 의 기능이 실현될 경우도 포함된다.
도 1은 본 실시예에 관련되는 기판 처리 방법을 실행하는 기판 처리 시스템의 구성을 개략적으로 나타내는 평면도이다.
도 2는 도 1에 있어서의 선 II-II를 따르는 단면도이다.
도 3은 도 1의 기판 처리 시스템에 있어서 플라즈마 처리가 실시되는 반도체 웨이퍼의 구성을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 실시예에 있어서의 기판 처리 방법을 나타내는 공정도이다.
도 5는 본 발명의 실시예에 있어서의 기판 처리 방법을 나타내는 공정도이다.
(부호의 설명)
10 : 기판 처리 시스템 25 : 프로세스 모듈
61, 71 : 실리콘층 62, 72 : SiO2 층
64, 74 : 개구부 65, 75 : 데포
66 : 트렌치(DT) 76 : 트렌치
77 : 트렌치(DT)

Claims (11)

  1. 삭제
  2. 삭제
  3. 마스크층으로서의 산화막과, 처리 대상층으로서의 실리콘층을 가지는 기판을 처리하는 기판 처리 방법에 있어서,
    NF3 가스, HBr 가스 및 산소 가스의 혼합 가스로부터 생성된 플라즈마에 의해 상기 실리콘층을 에칭하는 에칭 단계와,
    HBr 가스, 산소 가스 및 SiCl4 가스의 혼합 가스로부터 생성된 플라즈마에 의해 상기 산화막 표면에 데포를 퇴적시키는 퇴적 단계를 갖고,
    상기 에칭 단계와 상기 퇴적 단계를 교대로 반복하고, 상기 퇴적 단계에 있어서의 상기 SiCl4 가스의 유량을 전체 처리 가스 유량에 대하여 0.8%∼4.5%로 조정하는 것을 특징으로 하는
    기판 처리 방법.
  4. 삭제
  5. 제 3 항에 있어서,
    상기 에칭 단계에 있어서의 처리 시간은 30초∼180초이며, 상기 퇴적 단계에 있어서의 처리 시간은 15초∼60초인 것을 특징으로 하는
    기판 처리 방법.
  6. 삭제
  7. 제 3 항에 있어서,
    상기 퇴적 단계에 있어서의 산소 가스의 유량은 전체 가스 유량에 대하여 1.5%~7.5%인 것을 특징으로 하는
    기판 처리 방법.
  8. 삭제
  9. 제 3 항에 있어서,
    상기 기판에 관한 처리는 상기 기판을 수용하는 밀폐 용기내에서 행하여지고, 상기 퇴적 단계에 있어서의 상기 밀폐 용기내의 압력을 40mTorr(5.32 Pa)~300mTorr(3.99×10Pa)로 조정하는 것을 특징으로 하는
    기판 처리 방법.
  10. 제 3 항, 제 5 항, 제 7 항 및 제 9 항 중 어느 한 항에 있어서,
    상기 산화막은 SiO2 막인 것을 특징으로 하는
    기판 처리 방법.
  11. 삭제
KR1020090130963A 2008-12-26 2009-12-24 기판 처리 방법 KR101523107B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-332374 2008-12-26
JP2008332374A JP5607881B2 (ja) 2008-12-26 2008-12-26 基板処理方法

Publications (2)

Publication Number Publication Date
KR20100076909A KR20100076909A (ko) 2010-07-06
KR101523107B1 true KR101523107B1 (ko) 2015-05-26

Family

ID=42285491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090130963A KR101523107B1 (ko) 2008-12-26 2009-12-24 기판 처리 방법

Country Status (5)

Country Link
US (1) US8232207B2 (ko)
JP (1) JP5607881B2 (ko)
KR (1) KR101523107B1 (ko)
CN (1) CN101770946B (ko)
TW (1) TWI494998B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8313661B2 (en) * 2009-11-09 2012-11-20 Tokyo Electron Limited Deep trench liner removal process
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
JP5698558B2 (ja) 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9865471B2 (en) * 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
JP7037397B2 (ja) * 2018-03-16 2022-03-16 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7296912B2 (ja) 2020-04-07 2023-06-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2022140924A (ja) * 2021-03-15 2022-09-29 東京エレクトロン株式会社 基板処理方法および基板処理装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163478A (ja) * 1992-11-18 1994-06-10 Nippondenso Co Ltd 半導体のドライエッチング方法
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
KR20070032961A (ko) * 2004-06-30 2007-03-23 램 리써치 코포레이션 이중층 레지스트 플라즈마 에칭 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010042419A (ko) 1998-04-02 2001-05-25 조셉 제이. 스위니 낮은 ｋ 유전체를 에칭하는 방법
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2003056617A (ja) 2001-08-20 2003-02-26 Nissan Motor Co Ltd 衝撃エネルギ吸収構造部材
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7186660B2 (en) * 2003-01-08 2007-03-06 International Business Machines Corporation Silicon precursors for deep trench silicon etch processes
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163478A (ja) * 1992-11-18 1994-06-10 Nippondenso Co Ltd 半導体のドライエッチング方法
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びｓｏｉ基板の製造方法
KR20070032961A (ko) * 2004-06-30 2007-03-23 램 리써치 코포레이션 이중층 레지스트 플라즈마 에칭 방법

Also Published As

Publication number Publication date
CN101770946A (zh) 2010-07-07
KR20100076909A (ko) 2010-07-06
TWI494998B (zh) 2015-08-01
JP5607881B2 (ja) 2014-10-15
TW201041033A (en) 2010-11-16
US20100167549A1 (en) 2010-07-01
CN101770946B (zh) 2013-02-27
US8232207B2 (en) 2012-07-31
JP2010153702A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
KR101523107B1 (ko) 기판 처리 방법
KR101549264B1 (ko) 기판 처리 방법
KR102346730B1 (ko) 저 k 유전체 필름들 및 다른 유전체 필름들을 식각하기 위한 프로세스 챔버
US7972968B2 (en) High density plasma gapfill deposition-etch-deposition process etchant
US7939422B2 (en) Methods of thin film process
TWI738848B (zh) 被處理體之處理方法
KR101534350B1 (ko) 기판 처리 방법
CN110783188B (zh) 蚀刻方法和蚀刻装置
US20120196387A1 (en) Substrate processing method
KR102505154B1 (ko) 에칭 방법
US20100311245A1 (en) Substrate processing method
TWI490941B (zh) Substrate processing methods and memory media
KR101699547B1 (ko) 기판 처리 방법 및 기억 매체
KR102606417B1 (ko) 에칭 방법, 대미지층의 제거 방법, 및 기억 매체
TWI827674B (zh) 蝕刻方法、蝕刻殘渣之去除方法及記憶媒體
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
CN109390274B (zh) 对被处理体进行处理的方法
KR102678853B1 (ko) 피처리체를 처리하는 방법
KR20220082979A (ko) 기판 처리 장치를 이용한 기판 처리 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5