KR20070032961A - 이중층 레지스트 플라즈마 에칭 방법 - Google Patents

이중층 레지스트 플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20070032961A
KR20070032961A KR1020067027439A KR20067027439A KR20070032961A KR 20070032961 A KR20070032961 A KR 20070032961A KR 1020067027439 A KR1020067027439 A KR 1020067027439A KR 20067027439 A KR20067027439 A KR 20067027439A KR 20070032961 A KR20070032961 A KR 20070032961A
Authority
KR
South Korea
Prior art keywords
gas
chamber
etching
flowing
plasma
Prior art date
Application number
KR1020067027439A
Other languages
English (en)
Other versions
KR101111924B1 (ko
Inventor
웬디 구엔
크리스 리
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20070032961A publication Critical patent/KR20070032961A/ko
Application granted granted Critical
Publication of KR101111924B1 publication Critical patent/KR101111924B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/40—Treatment after imagewise removal, e.g. baking
    • G03F7/405—Treatment with inorganic or organometallic reagents after imagewise removal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/094—Multilayer resist systems, e.g. planarising layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

플라즈마 에칭 챔버 내의 기판상에 정의된 이중층 레지스트를 에칭하는 방법이 제공된다. 이 방법은 이중층 레지스트의 제 1 층 상에서 에칭 챔버로 정의된 패턴을 가지는 기판을 도입함으로써 시작된다. 다음으로, SiCl4 가스가 에칭 챔버로 흐른다. 그 후, 플라즈마는 SiCl4 가스가 흐르는 동안 에칭 챔버 내에 고정된다. 그 후, 이중층 레지스트가 에칭된다.
이중층 레지스트

Description

이중층 레지스트 플라즈마 에칭 방법{METHOD FOR BILAYER RESIST PLASMA ETCH}
발명자 : 웬디 구웬 (Wendy Nguyen) 과 크리스 리 (Chris Lee)
발명의 배경
본 발명은 반도체 디바이스 제조 시에 이중층 리지스트를 플라즈마 에칭하는 개선된 방법에 관한 것이다.
오늘날의 집적 회로 칩의 수행능력은 집적 회로에서의 트랜지스터 및 배선 인터커넥트의 크기에 관련된다. 트랜지스터 및 배선 인터커넥트 크기가 계속해서 축소되기 때문에, 포토리소그래피를 사용하여 더 작은 피쳐를 패터닝하는 능력은 집적회된 회로 산업의 성공을 이끄는 주요한 요인이 된다.
포토리소그래피 프로세스는 리소그래피 이미징 툴 (lithography imaging tool) 및 포토레지스트 재료의 이용을 수반한다. 리소그래피 이미징을 달성가능하게 하는 최소한의 분해능은 리소그래피 이미징 툴에 의해 이용되는 렌즈 시스템의 노광 파장 (exposure wavelength) 및 분해능 (resolving power) 또는 개구수 (numerical aperture) 에 대한 최소 분해능에 의해 결정된다. 더 큰 개구수에 대한 보다 짧은 노광 파장은 종종 레지스트막에서 더 작은 패턴을 프린트하기 위한 높은 분해능을 도출한다. 그러나, 파장의 감소 또는 개구수의 증가는 DOF (depth of focus) 의 감소를 종종 초래하고, 그로 인해, 포토레지스트막의 두께가 축소된다.
분해능을 강화시키기 위해 레지스트막의 두께를 간단하게 축소시키는 것은 특정 포인트까지는 효율적이다. 이 특정 포인트는, 레지스트가 레지스트 패턴을 레지스트 막 하부의 하나 이상의 층으로 전달하는 후속의 에칭 프로세스에 견디기 위해 많이 박형화될 때, 도달된다. 이들 문제를 극복하기 위해, 이중층 레지스트는 포토리소그래피 기술을 확대하도록 개발되었다. 통상적으로, 이중층 레지스트막은 웨이퍼 또는 기판, 및 상대적으로 얇은 상부 레지스트 층, 또는 이미징 층 상부에 걸쳐 배치되고, 하부 레지스트 층의 상부에 배치된 상대적으로 두꺼운 하부 레지스트 층 (또한, 마스킹 또는 평탄층으로 지칭됨) 을 포함한다. 상부 레지스트 층은 노광에 의해 패터닝되고, 그 후, 현상된다. 그 결과물인 상부 층 패턴은 하부 레지스트 층을 에칭하기 위한 마스크로서 이용된다. 이 방법으로, 높은 애스펙트비를 가지는 레지스트 패턴은 이중층 레지스트막 내에서 형성될 수 있다.
이중층 레지스트가 하부의 레지스트 층 에칭 프로세스를 견딜 때, 상부 레지스트층에 대한 충분한 내식각성을 제공하기 위해, 실리콘은 통상적으로 상부 레지스트 층에 편입된다. 통상적으로, 하부의 레지스트층이 유기 폴리머로 이루어져 있기 때문에, 마스크로서 패터닝된 상부 레지스트층을 이용하여, 하부 레지스트층을 에칭하기 위해 산소계 플라즈마 (oxygen-based plasma) 가 이용된다. 따라서, 하부 레지스트층이 산소계 플라즈마에서 에칭되는 동안, 상부 레지스트층의 실리콘 전구체는 에칭 프로세스 도중에 내화성 산화물 (refractory oxide) 을 형성 하도록 산화된다. 내화성 산화물은 에칭 배리어로서 동작하고, 상부 레지스트층 내식각성의 강화를 초래한다. 그러나, 이러한 방법으로 달성된 강화는 많은 애플리케이션에서 불충분하다고 밝혀진다.
하부 레지스트 에칭 프로세스는 상부 레지스트층과 하부 레지스트층 사이의 양호한 에칭 콘트라스트만을 요구할 뿐만 아니라, 양호한 CD (critical dimension) 제어를 달성하기 위한 이방성도 필요로 한다. 그러나, 순수한 산소 플라즈마를 통한 이방성 에칭은, 레지스트층의 온도가 에칭 프로세스 도중의 약 -100℃ 이하에서 유지될 때만 달성될 수 있다. 반면에, 일반적으로, 측면 에칭 또는 언터커팅 (undercutting) 은 CD 손실을 나타내는 것으로 관찰된다. 산소계 화학물질에 SO2 (Sulfur dioxide) 를 첨가하는 것은 이방성 에칭을 향상시키기 위해 행해질 수도 있지만, 그러나, 측면 에칭 또는 언터커팅은 주변의 온도 조건에서 여전히 발생한다. 또한, SO2 가스의 이용은 하부 레지스트층 에칭 프로세스에 이용되는 장비의 부식을 유발하는 경향이 있다. SO2 가 종래의 플라즈마 프로세스에 이용되지 않기 때문에, SO2 를 첨가하는 것은 종래의 집적 회로 제조 프로세스에 이용되는 플라즈마 프로세싱 장비의 변질을 초래할 수도 있다.
전술한 관점에서, 이중층 레지스트를 에칭할 때, 다른 이방성 에칭 조건을 제공하기 위한 방법 및 장치가 필요하다.
발명의 개요
일반적으로, 본 발명은 이중층 레지스트를 에칭하는 이방성 에칭 조건을 제 공하기 위한 체계를 도입함으로써 이들 요구사항을 충족한다. 본 발명은 프로세스, 또는 방법을 포함하는 수많은 방식으로 구현될 수 있다는 것이 명시된다. 본 발명의 몇몇 신규의 실시형태가 이하 설명된다.
플라즈마 에칭 챔버 내의 기판상에 정의된 이중층 레지스트를 에칭하는 방법이 제공된다. 이 방법은 이중층의 제 1 층 상에 정의된 패턴을 가지는 기판을 에칭 챔버 내부로 도입함으로써 시작한다. 그 후, SiCl4 가스는 에칭 챔버로 흐른다. 다음으로, SiCl4 가스가 흐르는 동안 플라즈마는 에칭 챔버 내에서 충돌된다. 그 후, 이중층 레지스트가 에칭된다.
에칭 챔버 내의 이중층 레지스트 에칭 도중에 CD 바이어스를 제어하는 방법이 제공된다. 이 방법은 SiCl4 가스가 챔버 내부로 흐르는 동안 챔버 내부에서 산소계 플라즈마를 충돌시킴으로써 시작한다. 다음으로, 플라즈마 밀도는 약 1×109/㎤ 내지 1×1012/㎤ 사이에서 유지된다. 그 후, 이중층 레지스트가 에칭된다.
청구된 바와 같이, 전술한 일반적인 설명 및 이하의 상세한 설명은 본 발명을 한정하려는 것이 아니고, 예시적이고 설명적이라는 것이 이해되어야 한다.
도면의 간단한 설명
상세한 설명의 일부에서 원용되고 이를 구성하는 첨부된 도면은 본 발명의 예시적인 실시형태를 도시하고, 상세한 설명과 함께 본 발명의 원리를 설명하기 위해 기능한다.
도 1 은 쉘로우 (shallow) 트렌치 절연 피쳐를 형성하기 전에 실리콘 기판 상에서 층의 적층을 개략적으로 도시하는 도면이다.
도 2 는, 포토레지스트 및 BARC 층이 제거되고, 실리콘 질화물 및 패드 산화물층이 에칭되는, 쉘로우 트렌치 에칭 프로세스의 개략적인 도면이다.
도 3 은 실리콘 기판으로 에칭된 쉘로우 트렌치 절연 피쳐의 개략적인 도면이다.
도 4 는 굽은 프로파일 (bowed profile) 및 서브트렌치 바닥 (subtrenched bottom) 을 가지는 쉘로우 트렌치 절연 피쳐의 현미경사진이다.
도 5 는 실리콘-함유 가스로 에칭된 쉘로우 트렌치 절연 피쳐의 현미경사진이다.
도 6 은 상부 및 하부 라운딩을 포함하는 쉘로우 트렌치 절연 피쳐의 현미경사진이다.
도 7 은 게이트 에칭을 수행하기 전에 그 상부에 층의 적층체를 가지는 실리콘 기판의 개략적인 도면이다.
도 8 은 게이트 산화물로 에칭되는 그 상부에 실리콘 질화물 및 폴리실리콘층을 가지는 실리콘 기판의 개략적인 도면이다.
도 9a 는 에칭하는 단계 도중에 에칭 가스 혼합물 내의 실리콘 함유 가스를 이용하지 않고 에칭 프로파일의 간략화된 개략적인 도면이다.
도 9b 는 CD 제어를 가지는 에칭된 게이트 피쳐의 현미경사진이다.
도 10 은 다른 도핑 영역에서 유발된 에칭 레이트 차이를 완화시키기 위해 이용되는 실리콘 함유 가스로 에칭된 이중 도핑된 게이트 구조를 도시하는 간략화된 단면의 개략적인 도면이다.
도 11 은 에칭 프로세스 도중에 실리콘 함유 가스를 제공하기 위해 구성된 에칭 챔버의 간략화된 개략적인 도면이다.
도 12 는 기판 상에 걸쳐서 배치된 이중층 레지스트의 다양한 층을 도시하는 간략화된 개략적인 도면이다.
도 13a 는 에칭 동작 도중에 실리콘 이산화물을 이용하는 결과로서 하부 포토레지스트 층에서 발생하는 노칭 (notching) 및 언더커팅을 도시한다.
도 13b 는 본 발명의 일 실시형태에 따른 에칭 동작 도중에 도입된 SiCl4 가스를 사용하는 언더커팅 및 노칭의 제거를 도시한다.
도 14a 도 14b 는 본 발명의 일 실시형태에 따른 SO2 와 비교하여 SiCl4 가스를 이용하는 유효성을 도시하는 도 13a 및 도 13b 에 대응하는 현미경사진을 도시한다.
도 15 는 본 발명의 일 실시형태에 따른 플라즈마 에칭 챔버에서 기판에 걸쳐서 정의된 이중층 레지스트를 에칭하는 방법을 도시하는 유속도이다.
바람직한 실시형태의 상세한 설명
이하, 본 발명의 수 개의 예시적인 실시형태가 참조 도면을 참조하여 상세하게 설명된다. 이하의 설명에서, 수 개의 특정 세부사항이 본 발명의 이해를 통해서 제공되도록 설명된다. 그러나, 당업자에게는, 본 발명은 몇몇 또는 모든 특정 세부사항 없이 실행될 수도 있다는 것이 파악된다. 다른 예에서, 공지된 프로세스 동작은 본 발명을 불필요하게 애매하게 하지 않기 위해 상세하게 설명되지 않았다. 도 1 내지 도 11 은 쉘로우 트렌치 절연 에칭 애플리케이션 및 게이트 에칭 애플리케이션에 대한 실리콘의 이용을 설명한다. 도 12 내지 도 15 는 이중층 포토레지스트를 에칭하기 위해 SiCl4 를 이용하는데 적용된 실시형태들을 설명한다.
많은 플라즈마 에칭 애플리케이션은 소정의 피쳐 프로파일을 획득하기 위해 패시베이션 (passivation) 층의 생성에 의존한다. 프로파일 제어에 대한 본래의 메커니즘은 에칭 및 증착 반응의 밸런스를 수반한다. 일반적으로, 에칭 반응은 입력 전력, 압력, 및 가스 유속과 같은 반응 챔버 파라미터에 의해 직접적으로 제어된다. 실리콘 웨이퍼의 플라즈마 에칭에서, 에칭 반응 생성물은 증착 메커니즘이 간접적으로 제어되는 결과를 가지는 본래의 증착 소스이다.
쉘로우 트렌치 및 게이트 애플리케이션에 대해서는, 다양한 에칭 가스 화학물질이 이용된다. 예를 들어, HBr-O2 에칭 가스 화학물질을 이용할 때, 패시베이션 층은 본래 SixBryOz 로 이루어진다. Cl2-O2 에칭 가스 화학물질에 대해, 패시베이션 층은 본래 SixClyOz 로 이루어진다. 패시베이션층의 다른 성분은 N, C, H 및 F 를 포함할 수 있다. 또한, 실리콘 웨이퍼 및/또는 석영 성분, 휘발성 실리콘 에칭 부산물과 같은 챔버 재료의 에칭결과로서, 휘발성 실리콘 에칭 부산물이 패시베이션층에 통합된다.
전술한 바와 같이, 실리콘은 실리콘 웨이퍼 및/또는 챔버 재료와 같은 실리콘 소스의 에칭으로 인해 패시베이션 층에서 통합될 수 있다. 이러한 실리콘 소스가 에칭 가스 화학물질에 의해 직접적으로 제어되지 않는 제 2 부산물이다. 또한, 휘발성 실리콘 에칭 부산물이 진공 배출 포트를 향해서 웨이퍼 표면으로부터 전달되기 때문에, 웨이퍼 표면 상에서 실리콘-함유 부산물이 증착하는 유한의 가능성이 있다. 이는, 웨이퍼에 걸친 실리콘 부산물 농도를 비균일하게 유도하고, 에칭된 피쳐 프로파일 및 CD (critical dimension) 를 비균일하게 유도할 수 있다.
플라즈마는 다양한 유형의 플라즈마 반응기에서 생산될 수도 있다. 통상적으로, 이러한 플라즈마 반응기는 중간 밀도 내지 높은 밀도의 플라즈마를 생산하기 위해 RF 에너지, 마이크로웨이브 에너지, 자장 등을 이용하는 에너지 소스를 갖는다. 예를 들어, 높은 밀도 플라즈마는 유도적으로 연결된 플라즈마 반응기, ECR (electron-cyclotron resonance) 플라즈마 반응기, 헬리콘 플라즈마 반응기 등으로 지칭되고 램 리서치 코포레이션 (Lam research corporation) 이 제조한 TCPTM (transformer coupled plasma reactor) 에서 제조될 수 있다. 높은 밀도 플라즈마를 제공할 수 있는 고유속 플라즈마 반응기의 일 예는 미국 특허 번호 제 5,820,261 호에 개시된다. 또한, 플라즈마는 미국 특허 제 6,090,304 호에 개시된 이중 주파수 플라즈마 에칭 반응기와 같은 평행판 에칭 반응기에서 생산될 수 있다.
프로세스는 반응기의 벽에서 출구 (outlet) 에 접속된 진공 펌프에 의해 소 정의 진공 압력으로 유지된 유도적으로 연결된 플라즈마 반응기에서 수행될 수도 있다. 에칭 가스는 가스를 가스 공급기에서 유전체 윈도우의 내부 주위에서 연장되는 플레넘 (plenum) 으로 공급함으로써 샤워헤드 (showerhead) 또는 인젝터 (injector) 배열에 공급된다. 높은 밀도의 플라즈마는 RF 에너지를 RF 소스에서 반응기 상부의 유전체 윈도우 외부에서 하나 이상의 모퉁이 (turn) 를 가지는 평면 나선형 코일과 같은 외부 RF 안테나로 공급함으로써 반응기 내부에서 생성될 수 있다. 플라즈마 생성 소스는 반응기의 상부 단부에서 고밀도 진공 방법으로 이동가능하게 내장된 모듈러 마운팅 배열 (modular mounting arrangement) 의 일부일 수 있다.
웨이퍼는 반응기의 측벽으로부터 모듈러 마운팅 배열에 의해 이동가능하게 지지되는 컨틸레버 척 배열 (cantilever chuck arrangement) 과 같이 기판 지지대 상에서 반응기를 통해서 지지될 수도 있다. 전체의 기판 지지대/지지암 어셈블리 (support arm assembly) 가 반응기의 측벽 내의 개구를 통해서 그 어셈블리를 통과함으로써 반응기로부터 제거될 수 있도록, 기판 지지대는 컨틸레버 방식으로 내장된 지지암의 일 단부에 위치된다. 기판 지지대는 ESC (electrostatic chuck) 과 같은 처킹 장치를 포함할 수도 있고, 기판은 유전체 포커스 링에 의해 포위될 수 있다. 척은 에칭 프로세스 도중에 RF 바이어스를 기판에 공급하기 위한 RF 바이어싱 전극을 포함할 수도 있다. 가스 공급기에 의해 공급된 에칭 가스는 윈도우와 GDP (underlying gas distribution plate) 사이의 채널을 통해서 흐를 수도 있고, GDP 내의 가스 출구를 통해서 챔버의 내부로 들어갈 수도 있다. 또한, 반응기는 GDP 에서 연장하는 가열된 라이너 (liner) 를 포함할 수도 있다.
또한, 프로세스는 반응기의 측벽 내부의 출구에 접속된 진공 펌프에 의해 소정의 진공 압력으로 유지되는 내부를 포함하는 평행판 플라즈마 반응기 내에서 수행될 수도 있다. 에칭 가스는 가스를 가스 공급기에서 공급함으로써 샤워헤드 전극에 공급될 수 있고, 중간 밀도 플라즈마는 RF 에너지를 하나 이상의 RF 소스에서 샤워헤드 전극 및/또는 바닥 전극으로 공급함으로써 반응기 내에서 생성될 수도 있다. 이와 다르게, 샤워헤드 전극은 전기적으로 접지될 수도 있고, 2 개의 상이한 주파수에서의 RF 에너지는 바닥 전극에 공급될 수 있다.
다양한 가스의 유량이 플라즈마 반응기의 종류, 전력 세팅, 반응기 내에서의 진공 압력, 플라즈마 소스에 대한 분리 레이트 등과 같은 요인에 의존한다는 것은 당업자에게는 명백하다.
반응기 압력은 반응기 내에서 플라즈마를 유지하기에 적절한 레벨에서 유지되는 것이 바람직하다. 일반적으로, 너무 낮은 반응기 압력은 플라즈마 소멸을 유도할 수도 있고, 반면에, 높은 밀도 에칭 반응기에서 너무 높은 반응기 압력은 에칭 정지 문제를 유도할 수 있다. 높은 밀도 플라즈마 반응기에서, 반응기는 100mTorr 이하의 압력에 있는 것이 바람직하다.
에칭되고 있는 반도체 기판을 지지하는 기판 지지대는 기판의 임의의 포토레지스트의 소멸 및 바람직하지 않은 반응물 가스 라디컬 (radical) 의 형성과 같은 해로운 부작용을 방지하기 위해 기판을 충분히 냉각시키는 것이 바람직하다. 높은 그리고 중간의 고 밀도 플라즈마 반응기에서, 기판 지지대를 -10℃ 내지 +80 ℃ 의 온도로 냉각시키는 것이 충분하다. 기판 지지대는 그 프로세싱 도중에 RF 바이어스를 기판에 공급하기 위한 바닥전극 및 기판을 고정하기 위한 ESC를 포함할 수도 있다. 예를 들어, 기판은 웨이퍼와 ESC 의 상부 표면 사이에서 소정의 압력으로 헬륨 (He) 을 공급함으로써 냉각되고 정전기적으로 고정된 실리콘 웨이퍼를 포함할 수 있다. 소정의 온도에서 웨이퍼를 유지시키기 위해, He 는 웨이퍼와 척 사이의 공간에서 10 내지 30 Torr 의 압력으로 유지될 수도 있다.
도 1 내지 도 3 은 어떻게 쉘로우 트렌치가 실리콘 층으로 에칭되는지의 개략적인 표현을 나타낸다. 도 1 에 도시한 바와 같이, 실리콘 기판 (10) 은 그 상부에 100Å 패드 산화물 (12), 실리콘 질화물의 1500Å 두께 층 (14), 600Å 두께 BARC (bottom antireflective coating) (16), 및 개구 (20) 를 제공하도록 사전에 패터닝된 포토레지스트의 3200Å 의 두께 층 (18) 을 포함하는 층의 적층체를 포함한다. 실리콘 웨이퍼 상의 쉘로우 트렌치의 에칭에서, 포토레지스트 (18) 는 소정의 트렌치 위치에 대응하는 많은 개구 (20) 를 포함할 수도 있다. 실리콘 질화물층 (14) 은 패터닝된 하드 마스크 (patterned hard mask) 를 형성하기 위해 개구 (20) 의 위치에서 개방된다.
하드 마스크 (14) 의 개방시에, BARC 층 (16) 은 플라즈마 에칭을 통해서 개방된다. 예시적인 BARC 개방 단계에서, 챔버는 5mTorr 의 진공 압력에 있을 수 있고, 무선 주파수 에너지를 챔버 내부로 유도적으로 연결하기 위해 이용된 안테나는 350 watt 로 설정될 수 있다. 기판 지지대는 전극에 88 watt 의 전력을 가함으로써 RF 바이어스를 제공하는 전극을 포함할 수도 있다. BARC 는, 웨이퍼 의 온도를 약 60℃ 로 유지하는 동안, 50 sccm 의 CF4 의 플라즈마 에칭을 60 초 동안 이용함으로써 개방될 수도 있다. 다음으로, 실리콘 질화물층 (14) 및 패드 산화물 (12) 은 동일한 압력에서 설정되지만 1000watt 로 안테나 전력을 상승시키는 챔버를 가지는 개구 (22) 를 형성하도록 개방된다. 실리콘 질화물층은 웨이퍼의 온도를 약 60℃ 로 유지시키는 동안 70sccm 의 CHF3 및 300sccm 의 Ar 를 통해서 44 초 동안 에칭될 수 있다. 그 후, 포토레지스트 및 BARC 는 10mTorr 및 1000watt 의 챔버 압력을 안테나로 이용하여 박리된다. 포토레지스트는 200sccm 의 O2 를 45 초 동안 이용함으로써 박리될 수도 있다.
박리 단계의 결과로서, BARC 및 포토레지스트층은 제거되고, 노출된 실리콘의 영역은 O2 플라즈마로부터 산화된다. 예시적인 프로세스에서, 챔버는 5mTorr 로 설정되고, 350watt 전력은 안테나로 공급된다. 산화된 실리콘은 웨이퍼 온도를 약 60℃ 로 유지시키는 동안 50sccm 의 CF4 를 7 초 동안 이용하여 에칭된다. 다음으로, 실리콘 기판은 50mTorr 로 설정된 챔버 압력 및 안테나에 공급되는 1000watt 전력을 통해서 에칭될 수도 있다. 바닥 전극은 약 220watt 전력이 공급될 수도 있고, 에칭 가스는 웨이퍼 온도를 약 60℃ 로 유지시키는 동안 125sccm 의 Cl2, 14sccm 의 O2 및 14sccm 의 N2 를 포함할 수 있다. 또한, 소정의 라운딩 및/또는 프로파일 및/또는 CD 제어를 제공하기 위해, SiCl4 와 같은 실리콘 함유 가스가 에칭 가스에 첨가될 수 있다. 도 3 에 도시된 트렌치 구조 (24) 를 형 성한 후에, 웨이퍼는 2 분 HF 딥을 이용하여 세척되고, 다음으로, 중성화된 웨이퍼 스핀 린스 단계가 뒤따른다.
도 4 는 125sccm 의 Cl2 를 첨가하고 SiCl4 는 첨가하지 않은 에칭가스를 이용하여 형성된 트렌치 구조의 현미경사진이다. 도 4 에 도시된 바와 같이, 트렌치는 굽은 프로파일 (bowed profile) 및 서브트렌치 하부 (subtrenched bottom) 를 갖는다. 개선된 CD 및 프로파일 제어는 실리콘-함유 가스를 에칭 가스에 첨가함으로써 획득될 수 있다. 도 5 는, 실리콘-함유 가스가 쉘로우 트렌치 에칭 도중에 이용될 때 형성된 트렌치 구조의 현미경사진이다. 도 5 에 도시된 트렌치 구조는 75sccm 의 Cl2 및 25sccm 의 SiCl4 를 통해 에칭되었다. 도 6 은 쉘로우 트렌치 에칭 도중에 실리콘-함유 가스를 이용하는 결과인 라운드된 상부 및 하부를 가지는 점점 가늘어지는 트렌치의 현미경사진이다.
도 7 및 도 8 은 게이트 에칭의 개략적인 도면이다. 도 7 에 도시된 바와 같이, 실리콘 웨이퍼 (30) 는 그 상부에 산화물의 15Å 두께층 (32), 폴리실리콘의 1500Å 두께층 (24), 실리콘 질화물의 200Å 두께층, 및 포토레지스트의 2000Å 두께층을 포함하는 층의 적층체를 포함하고, 이 적층체는 게이트 에칭의 위치에 대응하는 내부에 개구 (40) 를 포함하도록 패터닝된다. 배리어층은 실리콘 질화물로 한정되지 않는다는 것이 명시된다. 예를 들어, 게이트 애플리케이션에서의 하드 마스크는 실리콘 이산화물 (SiO2) 또는 실리콘 옥시나이트라이드 (SiOxNy) 라는 것이 당업자에게는 명백하다. 또한, 배리어층의 두께는 300Å 일 수도 있고, 또는 임의의 다른 적절한 두께일 수도 있다. 단일의 개구 (40) 가 도 7 에 도시되고, 웨이퍼 상의 에칭 게이트 구조에서 게이트의 소정의 위치에 대응하는 많은 개구 (40) 가 생길 것이다.
에칭 게이트의 예시적인 프로세스가 이하 나타난다. 최초로, 트리밍 (trimming) 단계는 15mTorr 로 설정된 챔버 압력 및 400watt 로 설정된 안테나 전력을 통해서 수행된다. 트리밍 단계에 대한 에칭 가스는 30sccm 의 HBr 및 10sccm 의 O2 를 포함할 수 있다. 다음으로, 실리콘 질화물층 (36) 은 개구 (40) 에 대응하는 실리콘 질화물층 (36) 에 개구를 제공하기 위해 10sccm 의 CF4 로 설정된 챔버를 통해서 에칭된다. 그 후, 폴리실리콘이 돌파 단계 (breakthrough step), 제 1 주요 에칭, 제 2 주요 에칭 및 오버 에칭을 포함하는 4 개의 단계에서 에칭된다. 돌파 단계에서, 예를 들어, HBr 과 같은 몇몇 화학물질이 쉽게 또는 균일하게 SiO2 를 에칭하지 않기 때문에, 실리콘의 표면에 존재하는 자연발생 산화물 (native oxide) 이 에칭된다. 화학물질이 CF4 를 함유하는 곳에서의 돌파 단계의 이용은 필수적이지 않다는 것이 당업자에게는 명백하다. 제 1 주요 에칭에서, 챔버는 10mTorr 로 설정되고, 안테나는 800watt 전력으로 설정된다. 에칭 가스는 50sccm 의 Cl2, 175sccm 의 HBr, 60sccm 의 CF4 및 5sccm 의 O2 를 포함한다. 제 2 주요 에칭에서, 챔버는 30mTorr 로 설정되고, 안테나는 350watt 로 설정된다. 제 2 주요 에칭에서의 에칭 가스는 300sccm 의 HBr 및 3sccm 의 O2 를 포함한다. 오버 에칭에서, 챔버는 80mTorr 로 설정되고, 안테나는 500watt 의 전력이 공급된다. 오버 에칭에서의 에칭 가스는 130sccm 의 HBr, 4sccm 의 O2 및 약 270sccm 의 He 를 포함한다. SiCl4 와 같은 실리콘 함유 가스는 웨이퍼 CD 제어 내에서의 게이트 프로파일 제어를 개선하기 위해 제 1 또는 제 2 주요 에칭 및/또는 오버 에칭에 첨가될 수 있다. 도 8 에 도시된 바와 같이, 폴리실리콘 에칭 이후에, 개구 (42) 는 게이트 산화물 (32) 까지 연장한다.
도 9a 는 오버 에칭 단계 도중에 에칭 가스 혼합물의 실리콘 함유 가스를 사용하지 않는 에칭 프로파일의 간략화된 개략적인 도면이다. 에칭된 게이트 피쳐 (102a 내지 102c) 는 각각의 에칭-게이트 피쳐의 베이스에서 노치 (100) 를 포함한다. 폴리실리콘 수평재 (polysilicon stringer) 가 제거될 때 에칭 프로세스의 종료 시점에서, 즉, 오버 에칭 단계 도중에 게이트의 본래의 모습을 보존하기 위해서, 오버-에칭 단계를 수행하는 동안 산화물에 대한 높은 선택도가 유지되는 것이 필요하다. 일반적으로 알려진 바와 같이, 게이트 산화물 피팅 (pitting) 은, 게이트 산화물, 또는 게이트 재료가 작게 집중화된 영역에서 선택적으로 에칭되어 실리콘 하부를 에칭하는 결과를 도출하여, 그로 인해 피트 (pit) 를 생성하는 현상이다.
도 9b 는 본 발명의 일 실시형태에 따른 오버-에칭 프로세스에 실리콘 함유 가스를 첨가함으로써 획득되는 CD 제어를 통해서 에칭된 게이트 피쳐의 예시적인 현미경 사진이다. 실리콘 에칭 가스 혼합물에서 실리콘-함유 가스는 임의의 노칭을 완화시키기 위해 측벽 패시베이션의 양을 증가시킨다. 따라서, 실리콘-에칭 가스를 첨가함으로써 제공된 측벽 패시베이션으로 인해서 노치-프리 베이스를 가지는 게이트 피쳐 (102a 내지 102c) 가 도시된다. 일 실시형태에서, 하드 마스크 게이트 애플리케이션에 관하여, 측벽 패시베이션은, 할로겐 또는 예를 들어, 브롬, 염소, 플루오르 등의 할로겐의 혼합물인 X 를 가지는 Si, O, X 계 재료로 주로 구성된다. 할로겐은 에칭 화학물질에 의존할 수도 있다는 것이 당업자에게는 명백하다. 여기서, 처음 2 개의 단계가 실리콘을 에칭 부산물을 수반하는 반응물을 통해서 기판으로부터 패시베이션층으로 통합한다. 그러나, 폴리실리콘 에칭의 종료시점에서, 오버-에칭 단계 도중에, 실리콘-계 부산물은 실리콘 재료가 에칭되어 소멸함으로써 고갈된다. 동시에, 에칭 종 농도는 증가된다. 그 결과, 오버-에칭 단계 도중에 약간의 패시베이션이 생성되고, 배선의 베이스에서 기존의 패시베이션은 폴리실리콘 배선의 노칭을 결과로하는 에칭 종에 의해 어택 (attack) 당할 수 있다. 그러나, 오버-에칭 단계 도중에 실리콘의 첨가는 에칭되는 실리콘 재료에 의해 사전에 공급된 고갈된 실리콘을 대체한다.
도 10 은 에칭된 이중 도핑된 게이트 구조를 도시하는 간략화된 단면 개략도이다. 여기서, 게이트 (110) 는 n-도핑된 폴리실리콘으로 구성되고, 게이트 (112) 는 p-도핑된 폴리실리콘 상에 구성된다. 전체적인 에칭 프로세스 도중에 실리콘 함유 가스를 첨가하는 것은 패시베이션층의 형성을 강화하고, 그로 인해, 기판 상에 다르게 도핑된 게이트 구조로 야기된 차이를 완화시킨다. 또한, 측 면 어택의 양은, 에칭 화학물질이 게이트 산화물에 대해 더욱 선택적으로 되는 경우에, 게이트-에칭 프로세스의 마지막 단계 도중에 도핑 유형에 의해서 변경될 수 있다. 결과적으로, 실리콘 에칭의 제 1 단계에서 정의된 프로파일은 최종 단계에서 변경될 수도 있고, 다양하게 도핑된 영역, 즉, n/p 프로파일 로딩으로 지칭되는 영역에서의 프로파일 및 CD 차이를 유도한다. 따라서, 다른 실시형태에서, 예를 들어, 오버-에칭 단계와 같은 에칭의 마지막 단계에서 가스 혼합물에 실리콘 소스를 추가하는 것은 도핑된 실리콘의 다양한 유형들 사이에서 에칭 레이트 마이크로-로딩을 감소시킨다. 또한, 실리콘 가스는 배선에 더 많은 패시베이션을 추가하고, 그로 인해, 프로파일 정의에서 도핑된 실리콘의 다양한 유형들 사이에서 측면 에칭 차이에 미치는 영향을 감소시킨다.
따라서, 실리콘 에칭 도중에 에칭 가스 혼합물의 실리콘-함유 가스를 첨가하는 것은 피쳐의 베이스에서 노칭을 제거한다. 또한, 오버 에칭 단계 도중에 에칭-가스 혼합물의 실리콘-함유 가스는 산화물에 대한 선택도를 증가시킨다. 또한, 실리콘 에칭 도중에 에칭 가스 혼합물에서의 실리콘-함유 가스는 동일한 기판 상에 존재하는 도핑된 실리콘의 다양한 유형들 사이에서 프로파일의 차이를 감소시킨다. 즉, 실리콘 에칭 도중에 에칭 가스 혼합물에서의 실리콘-함유 가스를 첨가하는 것은 n-도핑된, p-도핑된 또는 도핑되지 않은 배선 사이에서 CD 바이어스 차이를 감소시킨다.
도 11 은 오버 에칭 프로세스 도중에 실리콘 함유 가스를 제공하기 위해 구성된 에칭 챔버의 간략화된 개략적인 도면이다. 에칭 챔버 (120) 는 가스 주입 구 (122), 상부 전극 (124), 웨이퍼 또는 반도체 기판을 지지하는 정전척 (128) 을 포함한다. 또한, 에칭 챔버 (120) 는 에칭 챔버를 비우기 위한 펌프와 유속을 교류할 수도 있는 출구 (130) 를 포함한다. 프로세스 가스 공급기 (132) 는 가스 주입구 (122) 와 유속을 교류한다. 예를 들어, 전술한 실리콘 함유 가스 등의 패시베이션 강화 가스는 가스 주입구 (122) 를 통해서 챔버에 제공될 수도 있다는 것을 명시해야만 한다. 챔버 (120) 와 교류하는 제어기 (134) 및 프로세스 가스 공급기 (134) 는 패시베이션이 부족한 조건, 즉, 오버 에칭 프로세스를 검출하도록 구성될 수도 있다. 패시베이션 부족 조건을 검출하는 것에 응하여, 제어기는 실리콘 함유 가스를 챔버 (120) 로 공급하기 위해 프로세스 가스 공급기 (134) 를 트리거할 수도 있다. 제어기 (134) 가 임의의 적절한 종료점 검출을 통해서 패시베이션 부족 조건을 검출할 수도 있고, 또한, 오버 에칭 프로세스의 시작이 실리콘 함유 가스의 공급을 트리거할 수도 있다는 것이 명시된다. 또한, 제어기 (134) 는 일 실시형태에서 일반적인 목적의 컴퓨터이다.
예를 들어, SiCl4 와 같은 실리콘 함유 가스의 도입과 관련된 파라미터가 표 1 에 요약된다.
압력 0.5~200mTorr
전력 10~5000W
SiCl4 유속 0.1~300sccm
온도 -77℃내지 200℃
표 1 은 제한적인 의미가 아니고 예시적이라는 것이 명시되어야 한다. 즉, 임의의 적절한 실리콘 함유 가스가 이용될 수도 있다. 또한, 챔버 구성에 따라서, 파라미터의 범위가 변화할 수도 있다.
일 실시형태에서, SiCl4 또는 다른 적절한 Si 함유 가스가 오버 에칭 단계에서 가스 혼합물에 첨가되는 경우, 폴리실리콘은 여전히 에칭되지만, 게이트 산화물 상에는 보호 증착물이 생성된다. 즉, 챔버 내에 존재하는 Br 또는 Cl 또는 임의의 다른 적절한 엘리먼트를 통합할 수도 있는 SiOx 의 얇은 층은 게이트 산화물 또는 질화된 게이트 산화물 상에 증착된다. 또한, 산소 소스가 SiOx 층을 형성하기 위해 제공된다는 것을 명시해야 한다. 얇은 층에 대한 산소 소스는, 산소 함유 가스의 도입 또는 예를 들어, 석영, 알루미나, 에칭되는 기판의 산소 함유 성분과 같이, 용기 내에서 산소 함유 성분의 존재로부터 비롯될 수도 있다. 폴리 실리콘과 산화물 사이의 에칭 레이트 선택도는 유한하게 되고, 즉, 얇은 실리콘 함유 산화물층의 적층을 결과로서 게이트 산화물이 에칭되지 않는다는 것을 명시해야한다. 그 결과, 임의의 산화물 손실, 실리콘 휴지기의 감소 및 피팅을 현저하게 감소시키는 경우가 최소화되는 경우에 향상된 게이트 본래의 상태를 도출한다. 또한, 피팅이 개선된 선택도를 가지지 않고 발생하는 영역에서 프로세스가 동작될 수도 있기 때문에, 향상된 에칭 레이트 선택도는 프로세스 윈도우를 넓힌다.
다른 실시형태에서, 실리콘의 고체 소스는 패시베이션층에 대한 실리콘을 제공하기 위해 챔버 내부에 포함될 수도 있다. 즉, 에칭되는 실리콘이 실질적으로 고갈되는 오버 에칭 프로세스 도중에, 실리콘의 고체 소스는 노칭을 방지하기 위해 패시베이션층이 요구된 실리콘을 제공한다. 예를 들어, 에칭 챔버의 상부 전극은 고체 실리콘 소스를 포함할 수도 있고, RF (radio frequency) 바이어스를 상부 전극에 인가함으로써 오버 에칭 단계 도중에 트리거될 수도 있다.
표 2 는 이중층 레지스트를 에칭하기 위한 이방성 에칭 조건을 참조하여 본 명세서에 설명된 실시형태를 달성하기 위해 에칭 챔버와 관련된 프로세싱 파라미터를 설명한다. 표 2 는 한정의 의미가 아니고 예시적인 의미라는 것을 명시한다. 표 2 에 열거된 파라미터는 양수인으로부터 이용가능한 Versys 2300 에칭 기계를 사용하여 적용되었다. 물론, 표 2 에 열거된 범위는 에칭 동작을 수행하는 기계 유형에 따라서 변경될 수도 있다.
압력 0.5~200mTorr
상부 전력 10~5000W
하부 전력 200~300Vpk
온도 20℃ 내지 70℃
SiCl4 유속 0.1~6sccm
O2 유속 100~200
N2 유속 50~200sccm
Cl2 유속 10~50sccm
HBr 유속 50~100sccm
이중층 레지스트 에칭 도중에 적용된 가스에 관하여, 일 적절한 조합은 O2, N2, SiCl4, HBr, 및 Cl2 의 이용을 포함한다. 산소의 유속에 대한 범위는 대략 100 내지 200sccm 이다. 여기서, 산소는 에천트로서 이용된다. 프로세싱 도중의 질소의 유속은 약 50sccm 내지 200sccm 사이에 있다. 질소는 기판 표면에 걸친 정합성을 유지하는데 도움을 준다는 것을 명시한다. 수소 브롬에 대한 예시적인 유속은 약 50 내지 100sccm 사이에 있다. 수소 브롬은 측벽 패시베이션에 이용된다. 염소 유속은 약 10 내지 50sccm 사이에 있다. 일 실시형태에서, 염소 유속은 산소 유속의 대략 10% 이다. 즉, 산소 유속 대 염소 유속의 비율은 10:1 이다. 염소는 휘발성 가스를 제거하도록 돕는데 사용된다. SiCl4 유속은 0.1 내지 6sccm 사이에 있다. SiCl4 가스는 본 명세서에 설명된 실시형태를 참조하여 CD 를 유지하도록 돕는데 이용된다.
이중층 레지스트 에칭 도중에 이용된 다른 세팅은 약 3mTorr 내지 15mTorr 사이의 압력 범위를 포함한다. 상부 전극에 가해지는 전력은 300watt 내지 1000watt 사이에 있고, 하부 전극에 이용가능한 피크 전력은 약 200volt 내지 300volt 사이에 있다. 챔버 온도는 표 2 에 나타난 20 내지 70℃ 사이에 있다. 일 실시형태에서, 플라즈마 밀도는 1×109 cc (cubic centimeter) 내지 1×1012 cc 사이에서 유지된다. 표 2 에서 설명된 압력 및 상부 전력의 설정은 이 플라즈마의 밀도를 정의한다. 이온 에너지는 약 150 볼트 내지 약 400 볼트 사이에서 유지되고, 여기서, 이온 에너지는 하부 전극에 공급된 RF 피크 전력의 기능을 한다.
도 12 는 기판 상에 배치된 이중층 레지스트의 다양한 층을 도시하는 간략화된 개략적인 도면이다. 여기서, 웨이퍼 (150) 는 폴리실리콘층 (152), 하부 포토레지스트층 (154) 및 상부 포토레지스트층 (156) 을 포함한다. 그 후에, 상부 포토레지스트층 (156) 이 패터닝되고 현상된다. 이 후, 제 1 포토레지스트층 (154) 및 제 2 포토레지스트층 (156) 으로 구성된 이중층 포토레지스트는 패턴을 정의하기 위해 에칭된다. 통상적으로, 상부 포토레지스트층 (156) 은 실리콘을 포함하고, 하부 포토레지스트층은 유기 포토레지스트를 포함한다.
도 13a 및 도 13b 는 표준의 폴리-실리콘 화학물질 및 SiCl4 가스를 각각 이용할 때 이중층 포토레지스트의 에칭을 통해서 정의된 패턴을 도시한다. 도 13a 는 에칭 동작 도중에 종래의 화학물질의 결과로서 하부 포토레지스트층 (154) 에서 발생하는 노칭 및 언더커팅을 도시한다. 도 13a 에서 도시한 바와 같이, 노칭 및 언더커팅으로 인해 에칭된 하부 포토레지스트층 (154) 사이에서 정의된 CD 의 손실이 있고, 폴리실리콘층 (152) 의 후속의 에칭에 차례로 충격이 가해진다. 그러나, 도 13b 는 에칭 동작 도중에 도입된 SiCl4 의 이용을 통해서 언더커팅 및 노칭을 제거하는 것을 도시한다. 여기서, 하부 포토레지스트층 (154) 및 상부 포토레지스트층 (156) 의 에칭은 CD 를 손실하지 않는 에칭 동작을 결과로 도출한다.
도 14a 및 도 14b 는 본 발명의 일 실시형태에 따라서 SiCl4 의 이용의 효율성을 도시하는 도 13a 및 도 13b 에 대응하는 실질적인 현미경사진을 도시한다. 도 14b 에 도시된 CD 의 손실은 도 14a 에 비해 최소이다. 도 14a 는 에칭 동작 도중에 표준 폴리실리콘 화학물질 (HBr, O2, N2) 을 이용하는 결과이다. 도 14b 는 에칭 동작에 대해 Cl2, HBr, O2, N2 및 SiCl4 가스를 이용했다. SiCl4 는 CD 의 손실을 최소화하기 위해 에칭 동작 도중에 O2 를 통해서 SiO2 를 형성한다는 것을 명시한다.
도 15 는 본 발명의 일 실시형태에 따라서 플라즈마 에칭 챔버 내에서 기판 상에 정의된 이중층 레지스트를 에칭하는 방법을 설명하는 플로우 차트이다. 이 방법은 이중층 포토레지스트의 제 1 층 상에 정의된 패턴을 가지는 기판이 에칭 챔버 내부로 도입되는 동작 (160) 로 시작한다. 그 후, 이 방법은, SiCl4 가스가, 표 2 에 열거된 가스의 혼합물과 함께, 에칭 챔버 내부로 흐르는 동작 (162) 으로 진행한다. 표 2 를 참조하여 설명된 바와 같이, SiCl4 가스의 유속은 일 실시형태에서 0.1sccm 내지 6sccm 사이에 있다. 그 후, 이 방법은, 산소계 플라즈마가 SiCl4 가스를 챔버 내부로 흐르게 하는 동안 에칭 챔버 내부에 고정되는 동작 (164) 으로 진행한다. 여기서, 표 2 를 참조하여 열거된 가스는 SiCl4 가스와 함께 챔버 내부로 흐른다. 일 실시형태에서, 약 1×109 cc 내지 1×1012 cc 사이의 플라즈마 밀도가 에칭 챔버 내에 유지된다. 다른 실시형태에서, 약 150 볼트 내지 약 400 볼트 사이의 이온 에너지는 에칭 챔버 내에 유지된다. 다음으로, 이 방법은, 이중층 레지스트가 본 명세서에 설명된 조건에 따라서 에칭되는 동작 (166) 으로 진행한다.
본 발명의 원리, 바람직한 실시형태 및 동작의 모드가 전술되었다. 그러나, 본 발명은 논의된 특정 실시형태에 한정하는 것으로 해석되어서는 안된다. 따라서, 전술한 실시형태는 한정적이라기보다는 예시적으로서 간주되어야 하고, 변형이 이하의 청구항에 의해 정의된 본 발명의 범위에서 벗어나지 않고 당업자에 의한 실시형태로 이루어질 수도 있다는 것이 명시된다.
본 발명은 수 개의 예시적인 실시형태에 관하여 본 명세서에 설명된다. 본 발명의 다른 실시형태는 본 발명의 상세설명 및 활용을 고려하여 당업자에게 명백하다. 전술한 실시형태 및 바람직한 특징은 첨부된 청구항에 의해 정의되는 본 발명을 통해서 예시적으로 간주되어야 한다.

Claims (19)

  1. 플라즈마 에칭 챔버 내의 기판상에 정의된 이중층 레지스트를 에칭하는 방법으로서,
    상기 이중층 레지스트의 제 1 층 상에 정의된 패턴을 가지는 상기 기판을 상기 에칭 챔버로 도입하는 단계;
    SiCl4 가스를 상기 에칭 챔버로 흐르게 하는 단계;
    상기 SiCl4 가스가 흐르는 동안 상기 에칭 챔버 내의 플라즈마를 충돌시키는 단계; 및
    상기 이중층 레지스트를 에칭하는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  2. 제 1 항에 있어서,
    상기 SiCl4 가스를 상기 에칭 챔버로 흐르게 하는 단계는,
    상기 SiCl4 가스를 약 0.1sccm 내지 6sccm 사이의 유속으로 흐르게 하는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  3. 제 1 항에 있어서,
    염소 가스를 상기 에칭 챔버로 흐르게 하는 단계;
    브롬 수소 가스를 상기 에칭 챔버로 흐르게 하는 단계; 및
    비활성 가스를 상기 에칭 챔버로 흐르게 하는 단계를 더 포함하는, 이중층 레지스트 에칭 방법.
  4. 제 3 항에 있어서,
    상기 비활성 가스는 질소인, 이중층 레지스트 에칭 방법.
  5. 제 1 항에 있어서,
    상기 SiCl4 가스가 흐르는 동안 상기 에칭 챔버 내의 플라즈마를 충돌시키는 단계는,
    산소계 플라즈마를 생성하는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  6. 제 1 항에 있어서,
    상기 SiCl4 가스가 흐르는 동안 상기 에칭 챔버 내의 플라즈마를 충돌시키는 단계는,
    플라즈마 밀도를 약 1×109/㎤ 내지 약 1×1012/㎤ 사이로 유지시키는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  7. 제 1 항에 있어서,
    상기 SiCl4 가스가 흐르는 동안 상기 에칭 챔버 내의 플라즈마를 충돌시키는 단계는,
    이온 에너지를 약 150 볼트 내지 약 400 볼트 사이로 유지시키는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  8. 제 6 항에 있어서,
    상기 플라즈마 밀도를 약 1×109/㎤ 내지 약 1×1012/㎤ 사이로 유지시키는 단계는,
    챔버 압력을 약 3mTorr 내지 약 15mTorr 사이로 확립하는 단계; 및
    상기 에칭 챔버의 상부 전극에 대해 약 300watt 내지 약 1000watt 사이의 전력 레벨을 설정하는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  9. 제 7 항에 있어서,
    상기 이온 에너지를 약 150 볼트 내지 약 400 볼트 사이로 유지시키는 단계는,
    하부 전극에 대한 RF (radio frequency) 피크 전압을 약 200 볼트 내지 약 300 볼트 사이로 확립하는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  10. 제 1 항에 있어서,
    상기 SiCl4 가스가 흐르는 동안 상기 에칭 챔버 내의 플라즈마를 충돌시키는 단계는,
    챔버 온도를 약 20℃ 내지 약 70℃ 사이로 유지시키는 단계를 포함하는, 이중층 레지스트 에칭 방법.
  11. 에칭 챔버 내에서, 이중층 레지스트 에칭 도중에 CD (critical dimension) 바이어스를 제어하는 방법으로서,
    SiCl4 가스를 상기 에칭 챔버 내부로 흐르게 하는 동안, 챔버 내에서 산소계 플라즈마를 충돌시키는 단계;
    플라즈마 밀도를 약 1×109/㎤ 내지 약 1×1012/㎤ 사이로 유지시키는 단계; 및
    상기 이중층 레지스트의 각각의 층을 에칭하는 단계를 포함하는, CD 바이어스의 제어 방법.
  12. 제 11 항에 있어서,
    상기 SiCl4 가스를 상기 에칭 챔버 내부로 흐르게 하는 동안, 챔버 내에서 산소계 플라즈마를 충돌시키는 단계는,
    염소 가스를 상기 에칭 챔버로 흐르게 하는 단계;
    수소 브롬 (HBr; hydrogen bromide) 가스를 상기 에칭 챔버 내부로 흐르게하 는 단계; 및
    비활성 가스를 상기 에칭 챔버 내부로 흐르게 하는 단계를 포함하는, CD 바이어스의 제어 방법.
  13. 제 11 항에 있어서,
    상기 SiCl4 가스를 상기 에칭 챔버 내부로 흐르게 하는 동안, 챔버 내에서 산소계 플라즈마를 충돌시키는 단계는,
    약 0.1sccm 내지 6sccm 의 유속 사이의 상기 SiCl4 가스를 상기 에칭 챔버 내부로 흐르게 하는 단계를 포함하는, CD 바이어스의 제어 방법.
  14. 제 11 항에 있어서,
    이온 에너지를 약 150 볼트 내지 약 400 볼트 사이로 유지시키는 단계를 더 포함하는, CD 바이어스의 제어 방법.
  15. 제 14 항에 있어서,
    상기 이온 에너지를 약 150 볼트 내지 약 400 볼트 사이로 유지시키는 단계는,
    하부 전극에 대한 RF 피크 전압을 약 200 볼트 내지 300 볼트 사이로 확립하는 단계를 포함하는, CD 바이어스의 제어 방법.
  16. 제 11 항에 있어서,
    플라즈마 밀도를 약 1×109/㎤ 내지 약 1×1012/㎤ 사이로 유지시키는 단계는,
    상부 전극과 관련한 전력 레벨을 약 300watt 내지 약 1000watt 사이로 유지시키는 단계를 포함하는, CD 바이어스의 제어 방법.
  17. 제 12 항에 있어서,
    상기 에칭 챔버로의 산소 가스의 유속과 상기 에칭 챔버로의 상기 염소 가스의 유속의 비를 약 10:1 로 유지시키는 단계를 더 포함하는, CD 바이어스의 제어 방법.
  18. 제 12 항에 있어서,
    상기 비활성 가스의 유속은 약 50sccm 내지 약 200sccm 사이이고,
    상기 HBr 가스의 유속은 약 50sccm 내지 약 100sccm 사이이며,
    상기 염소 가스의 유속은 약 10sccm 내지 약 50sccm 사이인, CD 바이어스의 제어 방법.
  19. 제 11 항에 있어서,
    상기 이중층 레지스트는 제 2 층 상에 배치된 실리콘을 함유하는 제 1 층을 포함하는, CD 바이어스 제어 방법.
KR1020067027439A 2004-06-30 2005-06-27 이중층 레지스트 플라즈마 에칭 방법 KR101111924B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/882,842 2004-06-30
US10/882,842 US7141505B2 (en) 2003-06-27 2004-06-30 Method for bilayer resist plasma etch
PCT/US2005/022809 WO2006004693A2 (en) 2004-06-30 2005-06-27 Method for bilayer resist plasma etch

Publications (2)

Publication Number Publication Date
KR20070032961A true KR20070032961A (ko) 2007-03-23
KR101111924B1 KR101111924B1 (ko) 2012-02-17

Family

ID=35783295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067027439A KR101111924B1 (ko) 2004-06-30 2005-06-27 이중층 레지스트 플라즈마 에칭 방법

Country Status (8)

Country Link
US (1) US7141505B2 (ko)
EP (1) EP1774542A4 (ko)
JP (2) JP2008505497A (ko)
KR (1) KR101111924B1 (ko)
CN (1) CN1985335B (ko)
IL (1) IL180025A (ko)
TW (1) TWI284372B (ko)
WO (1) WO2006004693A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523107B1 (ko) * 2008-12-26 2015-05-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7361607B2 (en) * 2003-06-27 2008-04-22 Lam Research Corporation Method for multi-layer resist plasma etch
KR100707803B1 (ko) * 2005-10-28 2007-04-17 주식회사 하이닉스반도체 리세스 게이트를 갖는 반도체 소자의 제조방법
JP4865373B2 (ja) * 2006-03-17 2012-02-01 株式会社日立ハイテクノロジーズ ドライエッチング方法
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement
JP5248902B2 (ja) * 2007-10-11 2013-07-31 東京エレクトロン株式会社 基板処理方法
KR20090069122A (ko) * 2007-12-24 2009-06-29 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP5344824B2 (ja) * 2008-01-31 2013-11-20 東京エレクトロン株式会社 レジストパターンの形成方法および記録媒体
US8124537B2 (en) * 2008-02-12 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method for etching integrated circuit structure
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
JP2010224471A (ja) * 2009-03-25 2010-10-07 Tokyo Electron Ltd マイクロレンズアレイの製造方法およびマイクロレンズアレイ
JP6050944B2 (ja) 2012-04-05 2016-12-21 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマ処理装置
CN103367863B (zh) * 2012-04-09 2015-02-18 中国科学院上海微系统与信息技术研究所 一种集成宽频带天线及其制作方法
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US8668835B1 (en) 2013-01-23 2014-03-11 Lam Research Corporation Method of etching self-aligned vias and trenches in a multi-layer film stack
US8906810B2 (en) 2013-05-07 2014-12-09 Lam Research Corporation Pulsed dielectric etch process for in-situ metal hard mask shape control to enable void-free metallization
GB201608926D0 (en) * 2016-05-20 2016-07-06 Spts Technologies Ltd Method for plasma etching a workpiece
US10658194B2 (en) 2016-08-23 2020-05-19 Lam Research Corporation Silicon-based deposition for semiconductor processing
CN108091559B (zh) * 2016-11-23 2020-08-21 北京北方华创微电子装备有限公司 一种蓝宝石衬底的刻蚀方法
US11527414B2 (en) 2020-08-18 2022-12-13 Applied Materials, Inc. Methods for etching structures with oxygen pulsing
US20230274939A1 (en) * 2020-09-03 2023-08-31 Lam Research Corporation Atomic layer etching of a semiconductor, a metal, or a metal oxide with selectivity to a dielectric

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
US5186788A (en) * 1987-07-23 1993-02-16 Matsushita Electric Industrial Co., Ltd. Fine pattern forming method
JPH02125611A (ja) * 1988-11-04 1990-05-14 Fujitsu Ltd レジストパターンの形成方法
DE68923247T2 (de) * 1988-11-04 1995-10-26 Fujitsu Ltd Verfahren zum Erzeugen eines Fotolackmusters.
US5082524A (en) * 1990-07-30 1992-01-21 Micron Technology, Inc. Addition of silicon tetrabromide to halogenated plasmas as a technique for minimizing photoresist deterioration during the etching of metal layers
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JPH04364718A (ja) * 1991-06-12 1992-12-17 Fujitsu Ltd パターニング方法
JPH0555179A (ja) * 1991-08-27 1993-03-05 Fujitsu Ltd 多層レジストのパターニング方法
US5439780A (en) * 1992-04-29 1995-08-08 At&T Corp. Energy sensitive materials and methods for their use
JP3277652B2 (ja) * 1993-12-13 2002-04-22 ソニー株式会社 ドライエッチング方法
JP3348504B2 (ja) * 1994-02-28 2002-11-20 ソニー株式会社 ドライエッチング方法
JPH08213368A (ja) * 1995-02-08 1996-08-20 Nippon Telegr & Teleph Corp <Ntt> エッチング方法
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US6849557B1 (en) * 1997-04-30 2005-02-01 Micron Technology, Inc. Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide
US6127278A (en) * 1997-06-02 2000-10-03 Applied Materials, Inc. Etch process for forming high aspect ratio trenched in silicon
US6379869B1 (en) * 1999-03-31 2002-04-30 Infineon Technologies Ag Method of improving the etch resistance of chemically amplified photoresists by introducing silicon after patterning
US6491835B1 (en) * 1999-12-20 2002-12-10 Applied Materials, Inc. Metal mask etching of silicon
US6403432B1 (en) * 2000-08-15 2002-06-11 Taiwan Semiconductor Manufacturing Company Hardmask for a salicide gate process with trench isolation
JP2002343767A (ja) * 2001-05-14 2002-11-29 Toshiba Corp パターン形成方法
US6720132B2 (en) * 2002-01-08 2004-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Bi-layer photoresist dry development and reactive ion etch method
JP4775834B2 (ja) * 2002-08-05 2011-09-21 東京エレクトロン株式会社 エッチング方法
CN1228820C (zh) * 2002-09-04 2005-11-23 东京毅力科创株式会社 等离子体处理装置以及等离子体处理方法
WO2004086143A2 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Multi-step process for etching photomasks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101523107B1 (ko) * 2008-12-26 2015-05-26 도쿄엘렉트론가부시키가이샤 기판 처리 방법

Also Published As

Publication number Publication date
IL180025A (en) 2011-06-30
TWI284372B (en) 2007-07-21
EP1774542A4 (en) 2008-12-24
JP2008505497A (ja) 2008-02-21
CN1985335A (zh) 2007-06-20
WO2006004693A3 (en) 2006-05-04
TW200612494A (en) 2006-04-16
US7141505B2 (en) 2006-11-28
KR101111924B1 (ko) 2012-02-17
IL180025A0 (en) 2007-05-15
US20050023242A1 (en) 2005-02-03
JP2013030778A (ja) 2013-02-07
EP1774542A2 (en) 2007-04-18
WO2006004693A2 (en) 2006-01-12
CN1985335B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
KR101111924B1 (ko) 이중층 레지스트 플라즈마 에칭 방법
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
CN100405551C (zh) 在双掺杂栅应用中改进轮廓控制和提高n/p负载的方法
US6833325B2 (en) Method for plasma etching performance enhancement
US6461974B1 (en) High temperature tungsten etching process
US7682980B2 (en) Method to improve profile control and N/P loading in dual doped gate applications
US20040018739A1 (en) Methods for etching using building blocks
KR101224747B1 (ko) 감소된 에칭률 마이크로-로딩을 갖는 텅스텐 실리사이드에칭 공정
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP2003511857A (ja) 一様な浅いトレンチ・エッチング・プロファイルのための方法
KR20220119139A (ko) 반도체 애플리케이션들에 대해 재료 층을 에칭하기 위한 방법들
US20070037100A1 (en) High aspect ratio mask open without hardmask
US10229838B2 (en) Plasma etching method
WO2004042813A1 (en) Method of etching a silicon-containing dielectric material
TW478064B (en) Method of plasma etching a polysilicon layer through a patterned SiO2 layer
KR20220085728A (ko) 반도체 패터닝 애플리케이션들을 위한 틴 옥사이드 및 틴 카바이드 재료들
KR20040108015A (ko) 반도체 소자의 게이트 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150108

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180110

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee