JP2003511857A - 一様な浅いトレンチ・エッチング・プロファイルのための方法 - Google Patents
一様な浅いトレンチ・エッチング・プロファイルのための方法Info
- Publication number
- JP2003511857A JP2003511857A JP2001529011A JP2001529011A JP2003511857A JP 2003511857 A JP2003511857 A JP 2003511857A JP 2001529011 A JP2001529011 A JP 2001529011A JP 2001529011 A JP2001529011 A JP 2001529011A JP 2003511857 A JP2003511857 A JP 2003511857A
- Authority
- JP
- Japan
- Prior art keywords
- sccm
- etching
- gas
- flow rate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 238000005530 etching Methods 0.000 claims abstract description 77
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 65
- 239000010703 silicon Substances 0.000 claims abstract description 65
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 238000002955 isolation Methods 0.000 claims abstract description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 13
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims 3
- 229910052731 fluorine Inorganic materials 0.000 claims 3
- 239000011737 fluorine Substances 0.000 claims 3
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 238000000206 photolithography Methods 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 27
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 239000007789 gas Substances 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100325793 Arabidopsis thaliana BCA2 gene Proteins 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
サブミクロン半導体プロセスでの使用のために、トレンチ・アイソレーション・プロセスは、密集線／散在線間のトレンチのエッチング・プロファイルを改善する。一実施形態ではプロセスは、二酸化シリコンと窒化シリコンとオキシ窒化シリコンとからなる誘電体スタックをシリコン基板上に形成する。フォトリソグラフィーとエッチングとが、この誘電体スタックによってシリコン基板にトレンチ領域を画定する。オキシ窒化シリコンは、半導体素子の密集領域と半導体素子の散在領域との間の側壁勾配の差異を減少させるハード・マスクとして働く。
Description
【０００１】
本発明は、一般に半導体素子の製造に関する。特に本発明は、一様な浅いトレ
ンチのエッチング・プロファイルの形成を可能にするプロセスに関する。
ンチのエッチング・プロファイルの形成を可能にするプロセスに関する。
【０００２】
エレクトロニクス産業は、よりコンパクトな面積に実現された、より高機能な
素子への半導体技術の進歩に依存し続けている。多くの用途のために、より高機
能な素子を実現することは、単一のシリコン・ウェーハに多数のエレクトロニク
ス素子を集積することを必要とする。シリコン・ウェーハの所与の面積当たりの
エレクトロニクス素子の数が増加するにつれて、製造プロセスは、より困難にな
る。
素子への半導体技術の進歩に依存し続けている。多くの用途のために、より高機
能な素子を実現することは、単一のシリコン・ウェーハに多数のエレクトロニク
ス素子を集積することを必要とする。シリコン・ウェーハの所与の面積当たりの
エレクトロニクス素子の数が増加するにつれて、製造プロセスは、より困難にな
る。
【０００３】
多くの分野で種々の用途を有する極めて多種の半導体素子が製造されてきた。
このようなシリコン系の半導体素子は、ｐチャネルＭＯＳ（ＰＭＯＳ）、ｎチャ
ネルＭＯＳ（ＮＭＯＳ）、相補型ＭＯＳ（ＣＭＯＳ）トランジスタといった金属
酸化物半導体（ＭＯＳ）トランジスタ、バイポーラ・トランジスタ、ＢｉＣＭＯ
Ｓトランジスタを含むことが多い。
このようなシリコン系の半導体素子は、ｐチャネルＭＯＳ（ＰＭＯＳ）、ｎチャ
ネルＭＯＳ（ＮＭＯＳ）、相補型ＭＯＳ（ＣＭＯＳ）トランジスタといった金属
酸化物半導体（ＭＯＳ）トランジスタ、バイポーラ・トランジスタ、ＢｉＣＭＯ
Ｓトランジスタを含むことが多い。
【０００４】
これらの半導体素子の各々は一般に、多数の能動素子が形成された半導体基板
を含んでいる。所与の能動素子の特定の構造は、素子のタイプによって変化し得
る。例えばＭＯＳトランジスタでは能動素子は一般に、ソース領域とドレイン領
域とソース・ドレイン領域間の電流を変調するゲート電極とを含んでいる。
を含んでいる。所与の能動素子の特定の構造は、素子のタイプによって変化し得
る。例えばＭＯＳトランジスタでは能動素子は一般に、ソース領域とドレイン領
域とソース・ドレイン領域間の電流を変調するゲート電極とを含んでいる。
【０００５】
このような素子の製造における一つの重要なステージは、シリコン・ウェーハ
に高密度に集積された電気素子またはそれらの部分を電気的に分離するための分
離領域の形成である。所与の能動素子の特定の構造は素子のタイプによって変化
し得るが、ＭＯＳ型トランジスタは一般に、ソース領域と、ドレイン領域と、ソ
ース・ドレイン領域間のチャネルに流れる電流を変調するゲート電極とを含んで
いる。隣接するＭＯＳ型トランジスタのソース・ドレイン領域間には、意図しな
い電流は流れるべきでない。しかしながら製造プロセス中に、ウェーハの固体シ
リコン内でドーパント原子の運動、例えばホウ素、燐、砒素あるいはアンチモン
の運動が起こり得る。この運動は拡散と呼ばれる。この拡散プロセスは、シリコ
ン・ウェーハの外部のドーパント原子とシリコン・ウェーハ内のこれらのドーパ
ント原子との間に濃度勾配が存在する場合に高温で発生する。これは典型的には
、シリコン集積回路素子のｐ型領域とｎ型領域とを形成するときに採用される。
に高密度に集積された電気素子またはそれらの部分を電気的に分離するための分
離領域の形成である。所与の能動素子の特定の構造は素子のタイプによって変化
し得るが、ＭＯＳ型トランジスタは一般に、ソース領域と、ドレイン領域と、ソ
ース・ドレイン領域間のチャネルに流れる電流を変調するゲート電極とを含んで
いる。隣接するＭＯＳ型トランジスタのソース・ドレイン領域間には、意図しな
い電流は流れるべきでない。しかしながら製造プロセス中に、ウェーハの固体シ
リコン内でドーパント原子の運動、例えばホウ素、燐、砒素あるいはアンチモン
の運動が起こり得る。この運動は拡散と呼ばれる。この拡散プロセスは、シリコ
ン・ウェーハの外部のドーパント原子とシリコン・ウェーハ内のこれらのドーパ
ント原子との間に濃度勾配が存在する場合に高温で発生する。これは典型的には
、シリコン集積回路素子のｐ型領域とｎ型領域とを形成するときに採用される。
【０００６】
「トレンチ・アイソレーション」と呼ばれる手法は、このような流れを制限す
るために使われてきた。特定のタイプのトレンチ・アイソレーションは、浅いト
レンチ・アイソレーション（ＳＴＩ）と呼ばれる。ＳＴＩは、同じ極性タイプ（
すなわちｐ型対ｎ型）の素子のそれぞれの拡散領域を分離するために使われるこ
とが多い。
るために使われてきた。特定のタイプのトレンチ・アイソレーションは、浅いト
レンチ・アイソレーション（ＳＴＩ）と呼ばれる。ＳＴＩは、同じ極性タイプ（
すなわちｐ型対ｎ型）の素子のそれぞれの拡散領域を分離するために使われるこ
とが多い。
【０００７】
ＳＴＩ領域の形成に際して一つの手法は、窒化シリコン（ＳｉＮ）かフォトレ
ジストの何れかを使用してエッチングをマスクする。ほぼ垂直なトレンチ側壁を
有するプロファイル（断面形状）を持つことが望ましく、またすべてのトレンチ
側壁に関してこのプロファイルは素子とウェーハ全面にわたって一貫しているこ
とが望ましい。しかしながら実際にはこのプロファイルは、素子のトポロジーに
依存している。疎らな線を有する領域（広いスペース）では、ＳＴＩプロファイ
ルは、より垂直でなく、より先細りになっている。これに対して密集した線を有
する領域（狭いスペース）は、より垂直であって、あまり先細りでない。
ジストの何れかを使用してエッチングをマスクする。ほぼ垂直なトレンチ側壁を
有するプロファイル（断面形状）を持つことが望ましく、またすべてのトレンチ
側壁に関してこのプロファイルは素子とウェーハ全面にわたって一貫しているこ
とが望ましい。しかしながら実際にはこのプロファイルは、素子のトポロジーに
依存している。疎らな線を有する領域（広いスペース）では、ＳＴＩプロファイ
ルは、より垂直でなく、より先細りになっている。これに対して密集した線を有
する領域（狭いスペース）は、より垂直であって、あまり先細りでない。
【０００８】
ＳｉＮを使用する従来技術のプロセスの例では、望ましいプロファイル仕様は
、約８０°±３°の範囲にある。しかしながら実際の結果は、密集した領域のプ
ロファイルと疎らな領域のプロファイル間の勾配差は、この仕様を超えて約７°
であることを示している。
、約８０°±３°の範囲にある。しかしながら実際の結果は、密集した領域のプ
ロファイルと疎らな領域のプロファイル間の勾配差は、この仕様を超えて約７°
であることを示している。
【０００９】
断面で示した図１Ａは、１対の密集した線を有する領域１００を描いている。
薄い酸化物層１２０とその上に窒化シリコン層１３０とを有する基板１１０が、
トレンチ・エッチングを受けている。その結果得られたプロファイル１４０は、
角度αを持っている。
薄い酸化物層１２０とその上に窒化シリコン層１３０とを有する基板１１０が、
トレンチ・エッチングを受けている。その結果得られたプロファイル１４０は、
角度αを持っている。
【００１０】
図１Ｂは、単一の孤立した線を有する領域１０５を断面で示している。薄い酸
化物層１２５と窒化物層１３５とを有する基板１１５が、トレンチ・エッチング
を受けている。その結果得られたプロファイル１４５は、角度θを持っている。
その結果、図１Ａの角度αは、図１Ｂの角度θより小さく、図１Ｂの勾配プロフ
ァイル１４５に比べて図１Ａの勾配プロファイルの方がより垂直であることを示
している。
化物層１２５と窒化物層１３５とを有する基板１１５が、トレンチ・エッチング
を受けている。その結果得られたプロファイル１４５は、角度θを持っている。
その結果、図１Ａの角度αは、図１Ｂの角度θより小さく、図１Ｂの勾配プロフ
ァイル１４５に比べて図１Ａの勾配プロファイルの方がより垂直であることを示
している。
【００１１】
したがって素子トポロジーに依存しない、より一様なＳＴＩを保証し、ウェー
ハ間、ロット間での良好で臨界的な寸法制御を与えるプロセスが必要とされる。
ハ間、ロット間での良好で臨界的な寸法制御を与えるプロセスが必要とされる。
【００１２】
本発明は、線の密集した領域と疎らな領域とで一様なプロファイルを有する浅
いトレンチ・アイソレーションの製造を提供するものである。実現された利点は
、指定の素子内で変化する線密度全域にわたる、またウェーハ基板全面にわたる
、ほぼ垂直なプロファイルを達成している。ほぼ垂直なプロファイルを達成する
に際して、回路設計者の意図した、またマスク・プレートに描かれた、能動素子
の設計された臨界的寸法は、従来のプロセスで達成された寸法よりも正確に、製
造時にシリコン基板に移すことができる。その結果、製造された素子の歩留りと
性能は、ウェーハ全面にわたって一貫している。
いトレンチ・アイソレーションの製造を提供するものである。実現された利点は
、指定の素子内で変化する線密度全域にわたる、またウェーハ基板全面にわたる
、ほぼ垂直なプロファイルを達成している。ほぼ垂直なプロファイルを達成する
に際して、回路設計者の意図した、またマスク・プレートに描かれた、能動素子
の設計された臨界的寸法は、従来のプロセスで達成された寸法よりも正確に、製
造時にシリコン基板に移すことができる。その結果、製造された素子の歩留りと
性能は、ウェーハ全面にわたって一貫している。
【００１３】
本発明は、多数の実施形態で例示されるが、そのうち二つの実施形態が以下に
要約される。一つの実施形態によれば基板上にトレンチ・アイソレーション領域
を形成する方法は、基板上に誘電体スタックを形成することからなる。この誘電
体スタックは、二酸化シリコンの層と窒化シリコンの層とプロファイル誘電体の
層とから作られる。トレンチ領域は、基板内で誘電体スタックを介して画定され
る。
要約される。一つの実施形態によれば基板上にトレンチ・アイソレーション領域
を形成する方法は、基板上に誘電体スタックを形成することからなる。この誘電
体スタックは、二酸化シリコンの層と窒化シリコンの層とプロファイル誘電体の
層とから作られる。トレンチ領域は、基板内で誘電体スタックを介して画定され
る。
【００１４】
他の実施形態の方法は、シリコン基板上にトレンチ・アイソレーション領域を
形成する。この方法は最初に、誘電体スタックを画定する。誘電体スタックは、
フォトレジストでマスクされて被覆され、フォトレジストは露光される。この誘
電体スタックは、誘電体スタックの非マスク領域にトレンチ領域を形成する第１
のエッチングでエッチングされる。誘電体スタックは、シリコン基板が露出され
るまでエッチングされる。第１のエッチングの後、フォトレジストが除去される
。第２のエッチング剤でトレンチ領域は、シリコン基板に十分な深さのトレンチ
領域が画定されるまで再びエッチングされる。
形成する。この方法は最初に、誘電体スタックを画定する。誘電体スタックは、
フォトレジストでマスクされて被覆され、フォトレジストは露光される。この誘
電体スタックは、誘電体スタックの非マスク領域にトレンチ領域を形成する第１
のエッチングでエッチングされる。誘電体スタックは、シリコン基板が露出され
るまでエッチングされる。第１のエッチングの後、フォトレジストが除去される
。第２のエッチング剤でトレンチ領域は、シリコン基板に十分な深さのトレンチ
領域が画定されるまで再びエッチングされる。
【００１５】
本発明の上記の要約は、本発明の開示された各実施形態あるいはすべての態様
を表すことを意図するものではない。他の態様と実施形態は、以下に説明する図
と詳細説明とによって与えられる。
を表すことを意図するものではない。他の態様と実施形態は、以下に説明する図
と詳細説明とによって与えられる。
【００１６】
本発明は種々の変更と代替形態とが可能であるが、その特定の実施形態は図面
の例によって示されており、以下詳細に説明する。しかしながら、これは開示さ
れた特定の形態に本発明を限定することを意図するものではなく、逆に、その意
図は、特許請求の範囲に記載の、本発明の精神と範囲の中に入るすべての変更物
、等価物、代替物をカバーするものである。
の例によって示されており、以下詳細に説明する。しかしながら、これは開示さ
れた特定の形態に本発明を限定することを意図するものではなく、逆に、その意
図は、特許請求の範囲に記載の、本発明の精神と範囲の中に入るすべての変更物
、等価物、代替物をカバーするものである。
【００１７】
本発明は、エッチング・プロセスに関連して、例えばＭＯＳ型トランジスタを
製造するために使用されるエッチング・プロセスとして有用かつ有利であること
が分かった。本発明は、トレンチ・アイソレーション・プロセスの一部としての
シリコン・トレンチの形成時に変化する素子の詳細形状全面にわたってエッチン
グ・プロファイルを制御することが困難な場合に特に有用であることが分かった
。典型的にはこのトレンチ・アイソレーション・プロセスは、最終的に酸化物そ
の他の適当な誘電体で充填される浅いトレンチをシリコン内に形成することを含
んでいる。以下の説明では、本発明の実施形態を説明するためにＭＯＳ構造が使
われる。しかしながら本発明は、必ずしもＭＯＳ構造に限定されない。本発明は
、バイポーラ、基板上シリコン、ガリウム砒素、およびそれらの組合せといった
代替技術にも適用可能である。
製造するために使用されるエッチング・プロセスとして有用かつ有利であること
が分かった。本発明は、トレンチ・アイソレーション・プロセスの一部としての
シリコン・トレンチの形成時に変化する素子の詳細形状全面にわたってエッチン
グ・プロファイルを制御することが困難な場合に特に有用であることが分かった
。典型的にはこのトレンチ・アイソレーション・プロセスは、最終的に酸化物そ
の他の適当な誘電体で充填される浅いトレンチをシリコン内に形成することを含
んでいる。以下の説明では、本発明の実施形態を説明するためにＭＯＳ構造が使
われる。しかしながら本発明は、必ずしもＭＯＳ構造に限定されない。本発明は
、バイポーラ、基板上シリコン、ガリウム砒素、およびそれらの組合せといった
代替技術にも適用可能である。
【００１８】
添付図面に示す発明の実施の形態を参照して本発明をさらに詳細に説明する。
【００１９】
本発明によれば、図１Ａ、１Ｂに示すトレンチ・プロファイルの形成時のバラ
ツキは、下記のプロセス例を使用して防止される。このプロセス例は、シリコン
・ウェーハ上にパッシベーション誘電体、通常は二酸化シリコンを堆積する。こ
のパッシベーション誘電体堆積に続いて、窒化物堆積が行われて窒化物のハード
・マスクが形成される。この窒化物ハード・マスク上に垂直側壁改善誘電体が堆
積される。この垂直側壁改善誘電体は、オキシ窒化シリコンＳｉｘＯｙＮｚまた
はシリコンリッチ酸化物ＳｉＯＸであり得る。密集線対散在線プロファイルの差
異は、垂直側壁改善誘電体によって軽減される。このパッシベーション誘電体と
窒化物ハード・マスクと垂直側壁改善層とが誘電体スタックを形成する。フォト
リソグラフィーは、エッチングすべき領域をマスクする。フォトマスクの除去は
、シリコン・トレンチのプラズマ・エッチングのためにシリコン・ウェーハを整
える。シリコン・トレンチ・エッチング中、この誘電体スタックは最終的に能動
トランジスタ領域を画定する領域を保護する。シリコン・トレンチのエッチング
後、これらのトレンチは、誘電体、通常はＨＤＰ（高密度プラズマ）酸化物で充
填される。トレンチ・アイソレーションを画定するとウェーハは、所与の素子上
に回路を含む能動トランジスタ領域を更に画定するために後続のプロセスを受け
る。
ツキは、下記のプロセス例を使用して防止される。このプロセス例は、シリコン
・ウェーハ上にパッシベーション誘電体、通常は二酸化シリコンを堆積する。こ
のパッシベーション誘電体堆積に続いて、窒化物堆積が行われて窒化物のハード
・マスクが形成される。この窒化物ハード・マスク上に垂直側壁改善誘電体が堆
積される。この垂直側壁改善誘電体は、オキシ窒化シリコンＳｉｘＯｙＮｚまた
はシリコンリッチ酸化物ＳｉＯＸであり得る。密集線対散在線プロファイルの差
異は、垂直側壁改善誘電体によって軽減される。このパッシベーション誘電体と
窒化物ハード・マスクと垂直側壁改善層とが誘電体スタックを形成する。フォト
リソグラフィーは、エッチングすべき領域をマスクする。フォトマスクの除去は
、シリコン・トレンチのプラズマ・エッチングのためにシリコン・ウェーハを整
える。シリコン・トレンチ・エッチング中、この誘電体スタックは最終的に能動
トランジスタ領域を画定する領域を保護する。シリコン・トレンチのエッチング
後、これらのトレンチは、誘電体、通常はＨＤＰ（高密度プラズマ）酸化物で充
填される。トレンチ・アイソレーションを画定するとウェーハは、所与の素子上
に回路を含む能動トランジスタ領域を更に画定するために後続のプロセスを受け
る。
【００２０】
本発明の他の実施形態においては、プロセスはシリコン基板から始める。シリ
コン基板上に二酸化シリコンの薄層が形成される。プロセス例では約１００Åの
ＳｉＯ２がシリコン基板上に堆積される。この酸化物堆積に続いて、この薄い酸
化物層の上に実質的に更に厚い窒化シリコン層が堆積される。このプロセス例で
は、プロセスは約１８００Åの窒化シリコンを堆積する。この窒化シリコンの上
にオキシ窒化シリコンが堆積される。この結果、二酸化シリコン（ＳｉＯ２）と
窒化シリコン（ＳｉＮｘ）とオキシ窒化シリコン（ＳｉＯｘＮｙ）とのスタック
が形成される。所望のトレンチ・プロファイルを達成するために、ＳｉＯｘＮｙ の代わりにシリコンリッチ酸化物（ＳｉＯ）といった他の誘電体を使うこともで
きる。フォトリソグラフィーによってＳＴＩ領域はフォトレジストでマスクされ
る。シリコン基板が露出されるまで、ＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタック
に対する選択的エッチングが進行する。フォトレジスト・マスクが除去される。
マスクとしてＳｉＯｘＮｙを使用して、このプロセスは、浅いシリコン・トレン
チをエッチングする。その厚みとエッチング選択性とに依存して、このＳｉＯｘ Ｎｙの一部またはすべてが除去される。ある幾つかの用途では、これらの開放さ
れたトレンチは、酸化物の堆積で充填される。あるプロセス例では、約２５００
Åから３５００Åの深さのトレンチを充填するために、酸化物は約６０００Åか
ら９０００Åの間の厚みに堆積される。余分な酸化物は、平坦化プロセスによっ
て除去される。残った窒化シリコンは、エッチング止めとして使われる。最新の
サブミクロン・プロセスでは、化学機械研磨（ＣＭＰ）が特徴部を平坦化する。
コン基板上に二酸化シリコンの薄層が形成される。プロセス例では約１００Åの
ＳｉＯ２がシリコン基板上に堆積される。この酸化物堆積に続いて、この薄い酸
化物層の上に実質的に更に厚い窒化シリコン層が堆積される。このプロセス例で
は、プロセスは約１８００Åの窒化シリコンを堆積する。この窒化シリコンの上
にオキシ窒化シリコンが堆積される。この結果、二酸化シリコン（ＳｉＯ２）と
窒化シリコン（ＳｉＮｘ）とオキシ窒化シリコン（ＳｉＯｘＮｙ）とのスタック
が形成される。所望のトレンチ・プロファイルを達成するために、ＳｉＯｘＮｙ の代わりにシリコンリッチ酸化物（ＳｉＯ）といった他の誘電体を使うこともで
きる。フォトリソグラフィーによってＳＴＩ領域はフォトレジストでマスクされ
る。シリコン基板が露出されるまで、ＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタック
に対する選択的エッチングが進行する。フォトレジスト・マスクが除去される。
マスクとしてＳｉＯｘＮｙを使用して、このプロセスは、浅いシリコン・トレン
チをエッチングする。その厚みとエッチング選択性とに依存して、このＳｉＯｘ Ｎｙの一部またはすべてが除去される。ある幾つかの用途では、これらの開放さ
れたトレンチは、酸化物の堆積で充填される。あるプロセス例では、約２５００
Åから３５００Åの深さのトレンチを充填するために、酸化物は約６０００Åか
ら９０００Åの間の厚みに堆積される。余分な酸化物は、平坦化プロセスによっ
て除去される。残った窒化シリコンは、エッチング止めとして使われる。最新の
サブミクロン・プロセスでは、化学機械研磨（ＣＭＰ）が特徴部を平坦化する。
【００２１】
図２Ａは、密集線／散在線を有する領域に一様なほぼ垂直な側壁を持つトレン
チを形成する実施形態である。本発明によれば構造物２００、通常シリコン・ウ
ェーハ２１０は、その上に成長した薄い酸化物層２２０を持っている。このプロ
セスは、この薄い酸化物層２２０の上に窒化シリコン層２３０を堆積する。この
誘電体層のスタックを有する基板は、トレンチ領域を画定する用意ができている
。それからこの窒化シリコン層２３０の上に十分な厚みのＳｉＯｘＮｙ層２４０
が堆積される。ＳｉＯｘＮｙの使用の追加された特徴は、その後に続くフォトリ
ソグラフィーのパターン形成プロセス時の光の反射を減少させるフィルムの反射
防止特性である。広がったり狭まったりする造作を減らすためにＡＲＣ（反射防
止膜）を使用することは有利なことが多い。
チを形成する実施形態である。本発明によれば構造物２００、通常シリコン・ウ
ェーハ２１０は、その上に成長した薄い酸化物層２２０を持っている。このプロ
セスは、この薄い酸化物層２２０の上に窒化シリコン層２３０を堆積する。この
誘電体層のスタックを有する基板は、トレンチ領域を画定する用意ができている
。それからこの窒化シリコン層２３０の上に十分な厚みのＳｉＯｘＮｙ層２４０
が堆積される。ＳｉＯｘＮｙの使用の追加された特徴は、その後に続くフォトリ
ソグラフィーのパターン形成プロセス時の光の反射を減少させるフィルムの反射
防止特性である。広がったり狭まったりする造作を減らすためにＡＲＣ（反射防
止膜）を使用することは有利なことが多い。
【００２２】
誘電体膜は、多くの方法で形成することができる。例えば基板を高温で酸化雰
囲気（Ｏ２、Ｈ２Ｏ）に露出することによって基板上に薄い酸化物２２０を熱的
に成長させることもできる。熱酸化は、制御された厚みとＳｉ／ＳｉＯ２インタ
フェース特性とを有するＳｉＯ２膜を生成する。熱的に成長したＳｉＯ２膜の厚
みの範囲は、約３０Åから１０，０００Åにわたる。酸化物膜、窒化物膜、オキ
シ窒化物膜、その他の誘電体膜は化学蒸着（ＣＶＤ）によって形成することがで
きる。ＣＶＤは、下記の一連のステージから構成することができる。すなわち、
ａ）所与の組成（および流量）の反応ガスと希釈用不活性ガスとが反応室内に導
入される。ｂ）これらのガス種が基板に移動する。ｃ）これらの反応物が基板に
吸着され、すなわちガス分子の薄い層はそれらがが接触している基板の表面に密
着する。ｄ）吸着された原子はマイグレーションと膜形成化学反応を受ける。ｅ
）この反応のガス副生物は脱着されて反応室から除去される。これらの反応を推
進するエネルギーは、種々の方法（例えば熱、光子、または電子）によって供給
することができるが、熱エネルギーが最も一般的である。ＣＶＤについての変種
には、プラズマ強化化学蒸着（プラズマＣＶＤ：ＰＥＣＶＤ）、大気圧化学蒸着
（ＡＰＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）がある。これらのＣＶＤ方法は、
従来のものである。
囲気（Ｏ２、Ｈ２Ｏ）に露出することによって基板上に薄い酸化物２２０を熱的
に成長させることもできる。熱酸化は、制御された厚みとＳｉ／ＳｉＯ２インタ
フェース特性とを有するＳｉＯ２膜を生成する。熱的に成長したＳｉＯ２膜の厚
みの範囲は、約３０Åから１０，０００Åにわたる。酸化物膜、窒化物膜、オキ
シ窒化物膜、その他の誘電体膜は化学蒸着（ＣＶＤ）によって形成することがで
きる。ＣＶＤは、下記の一連のステージから構成することができる。すなわち、
ａ）所与の組成（および流量）の反応ガスと希釈用不活性ガスとが反応室内に導
入される。ｂ）これらのガス種が基板に移動する。ｃ）これらの反応物が基板に
吸着され、すなわちガス分子の薄い層はそれらがが接触している基板の表面に密
着する。ｄ）吸着された原子はマイグレーションと膜形成化学反応を受ける。ｅ
）この反応のガス副生物は脱着されて反応室から除去される。これらの反応を推
進するエネルギーは、種々の方法（例えば熱、光子、または電子）によって供給
することができるが、熱エネルギーが最も一般的である。ＣＶＤについての変種
には、プラズマ強化化学蒸着（プラズマＣＶＤ：ＰＥＣＶＤ）、大気圧化学蒸着
（ＡＰＣＶＤ）、低圧化学蒸着（ＬＰＣＶＤ）がある。これらのＣＶＤ方法は、
従来のものである。
【００２３】
本発明に適用されたような０．１５μｍプロセスの例では、ウェーハ・パッシ
ベーション酸化物は、約１００Åの厚みを持つことができる。ＳｉＮの厚みは約
１８００Åであり、ＳｉＯｘＮｙの厚みは約５７０Åであり得る。
ベーション酸化物は、約１００Åの厚みを持つことができる。ＳｉＮの厚みは約
１８００Åであり、ＳｉＯｘＮｙの厚みは約５７０Åであり得る。
【００２４】
本発明に適用されたような０．２５μｍプロセスの例では、ウェーハ・パッシ
ベーション酸化物は、約２００Åの厚みを持つことができる。ＳｉＮの厚みは約
１９２５Åであり、ＳｉＯｘＮｙの厚みは約７００Åであり得る。しかしながら
所与のプロセスに関しては、誘電体スタック層の厚みは多くの範囲内に入ること
ができる。
ベーション酸化物は、約２００Åの厚みを持つことができる。ＳｉＮの厚みは約
１９２５Åであり、ＳｉＯｘＮｙの厚みは約７００Åであり得る。しかしながら
所与のプロセスに関しては、誘電体スタック層の厚みは多くの範囲内に入ること
ができる。
【００２５】
本発明が異なる臨界的寸法（ＣＤ）を有する多数のプロセスに適用可能である
ことと、これらのＣＤが更に小さなサイズに近づきつつあることとにおいて、誘
電体スタックはある範囲内の層厚みに構築することができる。
ことと、これらのＣＤが更に小さなサイズに近づきつつあることとにおいて、誘
電体スタックはある範囲内の層厚みに構築することができる。
【００２６】
プロセス例の範囲では、ＳｉＯ２の厚みは約５０Åから２５０Åの間にある。
ＳｉＮの厚みは、約９００Åから２７００Åの間にある。ＳｉＯｘＮｙの厚みは
、約２００Åから９００Åの間にある。この誘電体スタックが形成されて、トレ
ンチ領域が画定される。
ＳｉＮの厚みは、約９００Åから２７００Åの間にある。ＳｉＯｘＮｙの厚みは
、約２００Åから９００Åの間にある。この誘電体スタックが形成されて、トレ
ンチ領域が画定される。
【００２７】
【表１】
図２Ｂを参照すれば、フォトリソグラフィーがトレンチ領域を画定する。エッ
チングされるトレンチ領域をマスク層２５０が画定する。
チングされるトレンチ領域をマスク層２５０が画定する。
【００２８】
図２Ｃを参照すれば、あるプロセス例ではＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２ス
タック２６０がプラズマ・エッチングを受ける。このエッチングは、スタック２
６０の材料を除去し、シリコン基板２１０上で停止するまで継続される。トレン
チ領域２７０が残る。マスク層２５０が除去される。フォトレジストの除去は、
溶剤による除去か、Ｏ２プラズマによる灰化（アッシング）プロセスによる「焼
き」払いかのいずれかによって達成される。前述のように本発明の実施形態では
、２４８ｎｍ光学リソグラフィーでの使用のために、このスタックは約５７０Å
のＳｉＯｘＮｙと約１８００ÅのＳｉＮと約１００ÅのＳｉＯ２とである。この
ＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタック２６０は、後続のシリコン・トレンチ
・エッチング用のマスクとして役立つ。図２Ｄに示すシリコン・トレンチ・エッ
チングの後、トレンチは通常、ＨＤＰ酸化物（図示せず）で充填される。トレン
チを充填した後、プロセスは化学機械研磨（ＣＭＰ）を受けて後続のプロセスの
ために素子の詳細形状を平滑にする。このＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタ
ック２６０は、浅いトレンチ・アイソレーションによって分離される素子の活性
領域を画定するために後で除去されるエッチング止めとして働く。
タック２６０がプラズマ・エッチングを受ける。このエッチングは、スタック２
６０の材料を除去し、シリコン基板２１０上で停止するまで継続される。トレン
チ領域２７０が残る。マスク層２５０が除去される。フォトレジストの除去は、
溶剤による除去か、Ｏ２プラズマによる灰化（アッシング）プロセスによる「焼
き」払いかのいずれかによって達成される。前述のように本発明の実施形態では
、２４８ｎｍ光学リソグラフィーでの使用のために、このスタックは約５７０Å
のＳｉＯｘＮｙと約１８００ÅのＳｉＮと約１００ÅのＳｉＯ２とである。この
ＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタック２６０は、後続のシリコン・トレンチ
・エッチング用のマスクとして役立つ。図２Ｄに示すシリコン・トレンチ・エッ
チングの後、トレンチは通常、ＨＤＰ酸化物（図示せず）で充填される。トレン
チを充填した後、プロセスは化学機械研磨（ＣＭＰ）を受けて後続のプロセスの
ために素子の詳細形状を平滑にする。このＳｉＯｘＮｙ／ＳｉＮ／ＳｉＯ２スタ
ック２６０は、浅いトレンチ・アイソレーションによって分離される素子の活性
領域を画定するために後で除去されるエッチング止めとして働く。
【００２９】
【表２】
所望のトレンチ・エッチング・プロファイルは、図３に概説したプロセス例３
００によって達成することができる。シリコン・ウェーハは、酸化物堆積物３１
０が堆積される。この酸化物堆積物３１０に続いて窒化物堆積物３２０が堆積さ
れる。窒化物堆積物３２０の上にプロファイル改善堆積物３３０が堆積される。
この堆積物３３０はオキシ窒化シリコンまたはシリコンリッチ酸化物ＳｉＯｘで
ある。フォトリソグラフィー手法がエッチングすべき領域を画定する（３４０）
。マスキング３４０の後、誘電体スタックは、一様なプロファイルを維持するプ
ロセスにおいてプラズマ・エッチング３５０を受ける。フォト・マスクの除去３
６０は、浅いシリコン・トレンチのプラズマ・エッチング用にこのシリコン・ウ
ェーハを準備する３７０。
００によって達成することができる。シリコン・ウェーハは、酸化物堆積物３１
０が堆積される。この酸化物堆積物３１０に続いて窒化物堆積物３２０が堆積さ
れる。窒化物堆積物３２０の上にプロファイル改善堆積物３３０が堆積される。
この堆積物３３０はオキシ窒化シリコンまたはシリコンリッチ酸化物ＳｉＯｘで
ある。フォトリソグラフィー手法がエッチングすべき領域を画定する（３４０）
。マスキング３４０の後、誘電体スタックは、一様なプロファイルを維持するプ
ロセスにおいてプラズマ・エッチング３５０を受ける。フォト・マスクの除去３
６０は、浅いシリコン・トレンチのプラズマ・エッチング用にこのシリコン・ウ
ェーハを準備する３７０。
【００３０】
表１および２は、本発明による、密集線／散在線を有する領域に一様なほぼ垂
直な側壁を有するトレンチを形成する特定のプロセス例を概略示すものである。
表１を参照すれば、「誘電体スタックのエッチング」、ステージ０１は第１のプ
ラズマ・エッチング装置にウェーハを装着することから始まり、この装置は真空
状態にまでポンプ排気される。このプロセス例では「誘電体スタックのエッチン
グ」は第１のエッチング装置としてLam Research CorporationのModel 4520プラ
ズマ・エッチング装置を使用する。このプロセスを通して、電極温度は１０℃に
維持され、チャンバー温度は約６０℃に維持される。安定な真空を達成するため
には約３０秒が必要である。ステージ０２に進むと、エッチング・ガス種ＣＦ４ とＯ２とがそれぞれ、毎分約９０標準立方センチメートル（sccm）と２３sccmの
流量でチャンバー内に導入される。チャンバー圧力は、約２００ｍＴ（ミリトー
ル）に維持される。ガスの流れを安定にするには、約３０秒で十分である。
直な側壁を有するトレンチを形成する特定のプロセス例を概略示すものである。
表１を参照すれば、「誘電体スタックのエッチング」、ステージ０１は第１のプ
ラズマ・エッチング装置にウェーハを装着することから始まり、この装置は真空
状態にまでポンプ排気される。このプロセス例では「誘電体スタックのエッチン
グ」は第１のエッチング装置としてLam Research CorporationのModel 4520プラ
ズマ・エッチング装置を使用する。このプロセスを通して、電極温度は１０℃に
維持され、チャンバー温度は約６０℃に維持される。安定な真空を達成するため
には約３０秒が必要である。ステージ０２に進むと、エッチング・ガス種ＣＦ４ とＯ２とがそれぞれ、毎分約９０標準立方センチメートル（sccm）と２３sccmの
流量でチャンバー内に導入される。チャンバー圧力は、約２００ｍＴ（ミリトー
ル）に維持される。ガスの流れを安定にするには、約３０秒で十分である。
【００３１】
第１のプラズマ・エッチング装置では、エッチング・プロセスは「ＳｉＯｘＮ ｙ
／ＳｉＮ」エッチングのためのステージ０３〜０４から始まる。誘電体スタッ
クのオキシ窒化シリコンと窒化シリコンとの非マスク領域がエッチングを受ける
。約１３５０ワット（Ｗ）のＲＦ（高周波）電力で約２５〜４０秒間（終了点に
達するまで）ウェーハは、ＣＦ４とＯ２との組合せガスによってプラズマ・エッ
チングされる。約１０５％のトリガー点での終了点指示がステージ０４の完了を
知らせる。ステージ０５に進むと、ＲＦ電力は遮断されて、Ｏ２の流れは停止さ
れる。ステージ０６に必要なプロセス条件にまで安定化するためにチャンバーに
は約３０秒間が許される。スタックのエッチング時に約１５０sccmの流量でアル
ゴン（Ａｒ）がＣＦ４とＯ２とに混合される。ステージ０６ではエッチング・プ
ロセスはＳｉＯ２を除去するためにＣＦ４のみで再続行される。他の条件は同じ
ままである。ベアシリコン（裸のシリコン）を露出するために決められた時間、
エッチングが進行する。
クのオキシ窒化シリコンと窒化シリコンとの非マスク領域がエッチングを受ける
。約１３５０ワット（Ｗ）のＲＦ（高周波）電力で約２５〜４０秒間（終了点に
達するまで）ウェーハは、ＣＦ４とＯ２との組合せガスによってプラズマ・エッ
チングされる。約１０５％のトリガー点での終了点指示がステージ０４の完了を
知らせる。ステージ０５に進むと、ＲＦ電力は遮断されて、Ｏ２の流れは停止さ
れる。ステージ０６に必要なプロセス条件にまで安定化するためにチャンバーに
は約３０秒間が許される。スタックのエッチング時に約１５０sccmの流量でアル
ゴン（Ａｒ）がＣＦ４とＯ２とに混合される。ステージ０６ではエッチング・プ
ロセスはＳｉＯ２を除去するためにＣＦ４のみで再続行される。他の条件は同じ
ままである。ベアシリコン（裸のシリコン）を露出するために決められた時間、
エッチングが進行する。
【００３２】
エッチング・ガスとＲＦ電力が停止されてウェーハがチャックから解放される
と、プロセスはステージ０７〜０９を完了する。ウェーハは、誘電体スタック・
エッチングを完了した第１のプラズマ・エッチング装置から取り外される。それ
からこれらのウェーハは、トレンチ・エッチングのステージに進む。
と、プロセスはステージ０７〜０９を完了する。ウェーハは、誘電体スタック・
エッチングを完了した第１のプラズマ・エッチング装置から取り外される。それ
からこれらのウェーハは、トレンチ・エッチングのステージに進む。
【００３３】
表２を参照すれば、この半導体素子のトレンチ領域をエッチングするために「
浅いシリコン・トレンチ・エッチング」プロセスが使用される。この「浅いシリ
コン・トレンチ・エッチング」は、第２のプラズマ・エッチング装置としてLam
Research Corporation Model TCP9400SEシリコン・プラズマ・エッチング装置を
使用する。この第２のプラズマ・エッチング装置では、シリコン・エッチング・
プロセス、ステージ０１は、エッチング・チャンバー内へのウェーハの装着から
始まり、このチャンバーは真空状態にまでポンプ排気されてＣＦ４が導入される
。ステージ０２は、大気に露出されたときにベアシリコン上に成長した自然の酸
化物を除去するためのものである。このステージは、ウェーハが誘電体スタック
・エッチングとトレンチ・エッチングとの間で真空状態下に保持される「クラス
タ」ツールでは必要ないであろう。このようなツールは、多数のエッチング・チ
ャンバーあるいはプロセスを含むことができる。
浅いシリコン・トレンチ・エッチング」プロセスが使用される。この「浅いシリ
コン・トレンチ・エッチング」は、第２のプラズマ・エッチング装置としてLam
Research Corporation Model TCP9400SEシリコン・プラズマ・エッチング装置を
使用する。この第２のプラズマ・エッチング装置では、シリコン・エッチング・
プロセス、ステージ０１は、エッチング・チャンバー内へのウェーハの装着から
始まり、このチャンバーは真空状態にまでポンプ排気されてＣＦ４が導入される
。ステージ０２は、大気に露出されたときにベアシリコン上に成長した自然の酸
化物を除去するためのものである。このステージは、ウェーハが誘電体スタック
・エッチングとトレンチ・エッチングとの間で真空状態下に保持される「クラス
タ」ツールでは必要ないであろう。このようなツールは、多数のエッチング・チ
ャンバーあるいはプロセスを含むことができる。
【００３４】
ステージ０３に進むと、エッチング・ガス、Ｃｌ２とＨＢｒとＨｅＯ２とＮ２
とがそれぞれ、約３５sccm、１５０sccm、１０sccm、２０sccmの流量でチャンバ
ー内に導入される。ＨｅＯ２は、８０％Ｈｅと２０％Ｏ２との混合物であること
に留意されたい。チャンバー圧力は、約３０ｍＴに保持される。下部電極温度は
、約６０℃にセットされる。ガス流は、安定化されるまでに約３０秒を必要とす
る。
ー内に導入される。ＨｅＯ２は、８０％Ｈｅと２０％Ｏ２との混合物であること
に留意されたい。チャンバー圧力は、約３０ｍＴに保持される。下部電極温度は
、約６０℃にセットされる。ガス流は、安定化されるまでに約３０秒を必要とす
る。
【００３５】
誘電体スタックのオキシ窒化シリコン／窒化シリコン／二酸化シリコンは、ハ
ード・マスクとして働いて、トレンチ・エッチングを受けないシリコンの領域を
保護する。ステージ０３では、露光されたシリコン領域についてウェーハは、約
２５０ワット（Ｗ）の「最大ＲＦ」電力と約８０ワットの「最小ＲＦ」電力で約
９０秒間、Ｃｌ２、ＨＢｒ、ＨｅＯ２Ｎ２の組合せガスでプラズマ・エッチング
される。
ード・マスクとして働いて、トレンチ・エッチングを受けないシリコンの領域を
保護する。ステージ０３では、露光されたシリコン領域についてウェーハは、約
２５０ワット（Ｗ）の「最大ＲＦ」電力と約８０ワットの「最小ＲＦ」電力で約
９０秒間、Ｃｌ２、ＨＢｒ、ＨｅＯ２Ｎ２の組合せガスでプラズマ・エッチング
される。
【００３６】
エッチング・ガスとＲＦ電力が停止されるとプロセスはステージ０４を完了し
て、この装置は、ステージ０５〜０６の時に真空にまでポンプ排気される。ウェ
ーハは、トレンチに充填される酸化物の堆積と更なるプロセスとのために第２の
プラズマ・エッチング装置から取り外される。
て、この装置は、ステージ０５〜０６の時に真空にまでポンプ排気される。ウェ
ーハは、トレンチに充填される酸化物の堆積と更なるプロセスとのために第２の
プラズマ・エッチング装置から取り外される。
【００３７】
本発明は数個の特定の実施形態を参照しながら説明されてきたが、当業者は前
述の特許請求の範囲に記載された本発明の精神と範囲とから逸脱せずに、これら
の実施形態に多くの変更が行われ得ることを認めるであろう。
述の特許請求の範囲に記載された本発明の精神と範囲とから逸脱せずに、これら
の実施形態に多くの変更が行われ得ることを認めるであろう。
【図１】
図１Ａおよび図１Ｂは従来技術のプロセスで製造されたトレンチのプロファイ
ルを示す断面図。
ルを示す断面図。
【図２Ａ】
本発明の一実施形態による二酸化シリコン層と窒化シリコン層とオキシ窒化シ
リコン層とを有するシリコン基板の断面図。
リコン層とを有するシリコン基板の断面図。
【図２Ｂ】
フォトレジストを塗布された図２Ａの構造を示す図。
【図２Ｃ】
シリコン基板上でエッチング停止後の図２Ｂの構造を示す図。
【図２Ｄ】
マスクとして露光されたオキシ窒化シリコンを使用するトレンチ・エッチング
後の図２Ｃの構造を示す図。
後の図２Ｃの構造を示す図。
【図３】
本発明によるプロセス例を示す図。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 カルビン、ティー．ガブリエル
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
(72)発明者 エドワード、ケイ．イェイ
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
Ｆターム(参考） 5F004 BA04 CA01 CA02 DA01 DA02
DA04 DA16 DA23 DA25 DA26
DB00 DB01 DB03 DB07 EA01
EA06 EA07 EB04
5F032 AA34 AA44 CA17 CA18 CA20
DA03 DA04 DA23 DA33 DA78
Claims (12)
- 【請求項１】 シリコン基板（２１０）上にトレンチ・アイソレーション領域（２８０）を形
成する方法であって、 ウェーハ・パッシベーション誘電体層（２２０）、ハード・マスク層（２３０
）、および少なくとも一つの垂直側壁の形成を改善するプロファイル誘電体層（
２４０）を含む誘電体スタック（２６０）を画定するステップと、 前記誘電体スタックをフォトレジスト（２５０）でマスクして前記フォトレジ
ストを光で露光するステップと、 前記誘電体スタックを第１のエッチングでエッチングし、前記シリコン基板が
露出されるまで前記誘電体スタックのマスクされていない領域にトレンチ領域（
２８０）を形成するステップと、 前記フォトレジストを除去するステップと、 第２のエッチングに切り換えて、十分な深さのトレンチ領域が画定されるまで
前記トレンチ領域のエッチングを再続行するステップと を備える、シリコン基板上にトレンチ・アイソレーション領域を形成する方法
。 - 【請求項２】 前記誘電体スタックを画定するステップは、前記シリコンウェーハ上に前記ウ
ェーハ・パッシベーション誘電体層を堆積するステップと、前記ウェーハ・パッ
シベーション誘電体層上に前記ハード・マスク層を堆積するステップと、前記ウ
ェーハ・パッシベーション誘電体層上に前記プロファイル誘電体層を堆積するス
テップとを含む、請求項１に記載の方法。 - 【請求項３】 前記ウェーハ・パッシベーション誘電体層は二酸化シリコンであり、前記ハー
ド・マスク層は窒化シリコン層であり、前記プロファイル誘電体層はオキシ窒化
シリコン層である、請求項２に記載の方法。 - 【請求項４】 前記トレンチ領域のエッチングは、前記オキシ窒化シリコン層のほぼすべてが
除去されるまで継続される、請求項３に記載の方法。 - 【請求項５】 前記二酸化シリコン層は約５０Åから３００Åの範囲の厚みを持っており、前
記窒化シリコン層は約１５００Åから約３０００Åの範囲の厚みを持っており、
前記オキシ窒化シリコン層は約２００Åから約２５００Åの範囲の厚みを持って
いる、請求項４に記載の方法。 - 【請求項６】 前記トレンチ領域の深さは約２０００Åから５０００Åの範囲にある、請求項
４に記載の方法。 - 【請求項７】 前記トレンチ領域の深さは約２５００Åから３５００Åの範囲にある、請求項
４に記載の方法。 - 【請求項８】 前記第１のエッチングはＡｒと、Ｏ２と、ＣＦ４、Ｃ２Ｆ６、およびＣＨＦ３ の中から選択された少なくとも一つのフッ素含有ガスとからなるガスを用いて行
われ、前記第２のエッチングはＣｌ２とＨＢｒとＨｅＯ２とＮ２とからなるガス
を用いて行われる、請求項１に記載の方法。 - 【請求項９】 前記第１のエッチングは、体積流量が約０sccmから１０００sccmの範囲にある
Ａｒと、体積流量が約１０sccmから１０００sccmの範囲にあるＣＦ４、Ｃ２Ｆ６ 、ＣＨＦ３の中から選択された少なくとも一つのフッ素含有ガスと、体積流量が
約１sccmから５００sccmの範囲にあるＯ２とからなる第１のプロセス・ガスを前
記基板上に導入するステップと、プラズマを発生させて前記プロセス・ガスから
第１のエッチング・ガスを形成するステップと、前記第１のエッチング・ガスで
前記誘電体スタックをエッチングして前記基板上で停止するステップとからなり
、また前記第２のエッチングは、体積流量が約１０sccmから２００sccmの範囲に
あるＣｌ２と、体積流量が約５０sccmから５００sccmの範囲にあるＨＢｒと、体
積流量が約３sccmから５０sccmの範囲にあるＨｅＯ２と，体積流量が約５sccmか
ら２００sccmの範囲にあるＮ２とからなる第２のプロセス・ガスを前記基板上に
導入するステップと、プラズマを発生させて前記第２のプロセス・ガスから第２
のエッチング・ガスを形成するステップと、前記第２のエッチング・ガスで前記
トレンチ・パターンをエッチングするステップとからなる、請求項１に記載の方
法。 - 【請求項１０】 前記第１のエッチングは、体積流量が約１２５sccmから１７５sccmの範囲にあ
るＡｒと、体積流量が約８５sccmから１３０sccmの範囲にあるＣＦ４、Ｃ２Ｆ６ 、ＣＨＦ３の中から選択された少なくとも一つのフッ素含有ガスと、体積流量が
約１８sccmから２７sccmの範囲にあるＯ２とからなる第１のプロセス・ガスを前
記基板上に導入するステップと、プラズマを発生させて前記プロセス・ガスから
第１のエッチング・ガスを形成するステップと、前記第１のエッチング・ガスで
前記誘電体スタックをエッチングして前記基板上で停止するステップとからなり
、また 前記第２のエッチングは、体積流量が約２５sccmから４５sccmの範囲にあるＣ
ｌ２と、体積流量が約１０５sccmから１９５sccmの範囲にあるＨＢｒと、体積流
量が約７sccmから１３sccmの範囲にあるＨｅＯ２と，体積流量が約１５sccmから
２５sccmの範囲にあるＮ２とからなる第２のプロセス・ガスを前記基板上に導入
するステップと、プラズマを発生させて前記第２のプロセス・ガスから第２のエ
ッチング・ガスを形成するステップと、前記第２のエッチング・ガスで前記トレ
ンチ・パターンをエッチングするステップとからなる、請求項１に記載の方法。 - 【請求項１１】 前記第１のエッチングは、体積流量が約１２５sccmから１７５sccmの範囲にあ
るＡｒと、体積流量が約８５sccmから１３０sccmの範囲にあるＣＦ４と、体積流
量が約１８sccmから２７sccmの範囲にあるＯ２とからなる第１のプロセス・ガス
を前記基板上に導入するステップと、プラズマを発生させて前記プロセス・ガス
から第１のエッチング・ガスを形成するステップと、前記第１のエッチング・ガ
スで前記誘電体スタックをエッチングして前記二酸化シリコン層上で停止するス
テップと、前記Ｏ２流を停止することによって前記第１のプロセス・ガスを修正
するステップと、前記修正された第１のプロセス・ガスから第１のエッチング・
ガスの他のプラズマを発生させるステップと、前記第１のエッチング・ガスによ
って前記二酸化シリコン層上の前記誘電体スタックのエッチングを再続行して前
記基板上で停止するステップとからなり、また 前記第２のエッチングは、体積流量が約２５sccmから４５sccmの範囲にあるＣ
ｌ２と、体積流量が約１０５sccmから１９５sccmの範囲にあるＨＢｒと、体積流
量が約７sccmから１３sccmの範囲にあるＨｅＯ２と，体積流量が約１５sccmから
２５sccmの範囲にあるＮ２とからなる第３のプロセス・ガスを前記基板上に導入
するステップと、プラズマを発生させて前記第３のプロセス・ガスから第３のエ
ッチング・ガスを形成するステップと、前記第３のエッチング・ガスで前記トレ
ンチ・パターンをエッチングするステップとからなる、請求項１に記載の方法。 - 【請求項１２】 前記第１のエッチングは、体積流量が約１２５sccmから１７５sccmの範囲にあ
るＡｒと、体積流量が約８５sccmから１３０sccmの範囲にあるＣＦ４と、体積流
量が約１８sccmから２７sccmの範囲にあるＯ２とからなる第１のプロセス・ガス
を前記基板上に導入するステップと、プラズマを発生させて前記プロセス・ガス
から第１のエッチング・ガスを形成するステップと、前記第１のエッチング・ガ
スで前記誘電体スタックをエッチングして前記二酸化シリコン層上で停止するス
テップと、第２のエッチング・ガスが前記第１のエッチング・ガスのＯ２を含ま
ないガスからなる第２のプロセス・ガスに切り換えるステップと、他のプラズマ
を発生させて前記第２のプロセス・ガスから第２のエッチング・ガスを形成する
ステップと、前記第２のエッチング・ガスによって前記二酸化シリコン層上の前
記誘電体スタックのエッチングを再続行して前記基板上で停止するステップとか
らなり、また 前記第２のエッチングは、体積流量が約２５sccmから４５sccmの範囲にあるＣ
ｌ２と、体積流量が約１０５sccmから１９５sccmの範囲にあるＨＢｒと、体積流
量が約７sccmから１３sccmの範囲にあるＨｅＯ２と、体積流量が約１５sccmから
２５sccmの範囲にあるＮ２とからなる第３のプロセス・ガスを前記基板上に導入
するステップと、プラズマを発生させて前記第３のプロセス・ガスから第３のエ
ッチング・ガスを形成するステップと、前記第３のエッチング・ガスで前記トレ
ンチ・パターンをエッチングするステップとからなる、請求項１４に記載の方法
。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/411,758 US6342428B1 (en) | 1999-10-04 | 1999-10-04 | Method for a consistent shallow trench etch profile |
| US09/411,758 | 1999-10-04 | ||
| PCT/EP2000/009507 WO2001026142A1 (en) | 1999-10-04 | 2000-09-27 | Method for a consistent shallow trench etch profile |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003511857A true JP2003511857A (ja) | 2003-03-25 |
| JP2003511857A5 JP2003511857A5 (ja) | 2007-11-15 |
Family
ID=23630193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001529011A Withdrawn JP2003511857A (ja) | 1999-10-04 | 2000-09-27 | 一様な浅いトレンチ・エッチング・プロファイルのための方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6342428B1 (ja) |
| EP (1) | EP1157411A1 (ja) |
| JP (1) | JP2003511857A (ja) |
| WO (1) | WO2001026142A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169682B2 (en) | 2004-01-29 | 2007-01-30 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6607984B1 (en) | 2000-06-20 | 2003-08-19 | International Business Machines Corporation | Removable inorganic anti-reflection coating process |
| US6580170B2 (en) * | 2000-06-22 | 2003-06-17 | Texas Instruments Incorporated | Semiconductor device protective overcoat with enhanced adhesion to polymeric materials |
| US6677242B1 (en) * | 2000-08-12 | 2004-01-13 | Applied Materials Inc. | Integrated shallow trench isolation approach |
| US6830977B1 (en) * | 2000-08-31 | 2004-12-14 | Micron Technology, Inc. | Methods of forming an isolation trench in a semiconductor, methods of forming an isolation trench in a surface of a silicon wafer, methods of forming an isolation trench-isolated transistor, trench-isolated transistor, trench isolation structures formed in a semiconductor, memory cells and drams |
| US6500728B1 (en) * | 2002-05-24 | 2002-12-31 | Taiwan Semiconductor Manufacturing Company | Shallow trench isolation (STI) module to improve contact etch process window |
| US20030236004A1 (en) * | 2002-06-24 | 2003-12-25 | Applied Materials, Inc. | Dechucking with N2/O2 plasma |
| JP2004221545A (ja) * | 2002-12-26 | 2004-08-05 | Tokyo Electron Ltd | プラズマエッチング方法 |
| US7354834B2 (en) * | 2003-06-04 | 2008-04-08 | Dongbu Electronics Co., Ltd. | Semiconductor devices and methods to form trenches in semiconductor devices |
| US7339253B2 (en) * | 2004-08-16 | 2008-03-04 | Taiwan Semiconductor Manufacturing Company | Retrograde trench isolation structures |
| US7427458B2 (en) * | 2005-06-30 | 2008-09-23 | Lam Research Corporation | System and method for critical dimension reduction and pitch reduction |
| KR100649034B1 (ko) * | 2005-09-21 | 2006-11-27 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서의 제조방법 |
| US8120094B2 (en) | 2007-08-14 | 2012-02-21 | Taiwan Semiconductor Manufacturing Co., Ltd. | Shallow trench isolation with improved structure and method of forming |
| US20090311868A1 (en) * | 2008-06-16 | 2009-12-17 | Nec Electronics Corporation | Semiconductor device manufacturing method |
| US9917003B2 (en) * | 2013-06-28 | 2018-03-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Trench liner passivation for dark current improvement |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4214946A (en) * | 1979-02-21 | 1980-07-29 | International Business Machines Corporation | Selective reactive ion etching of polysilicon against SiO2 utilizing SF6 -Cl2 -inert gas etchant |
| JPS62286229A (ja) * | 1986-06-04 | 1987-12-12 | Matsushita Electric Ind Co Ltd | ドライエツチング方法 |
| US5616513A (en) * | 1995-06-01 | 1997-04-01 | International Business Machines Corporation | Shallow trench isolation with self aligned PSG layer |
| US5792706A (en) * | 1996-06-05 | 1998-08-11 | Advanced Micro Devices, Inc. | Interlevel dielectric with air gaps to reduce permitivity |
| US5843226A (en) * | 1996-07-16 | 1998-12-01 | Applied Materials, Inc. | Etch process for single crystal silicon |
| US5882982A (en) | 1997-01-16 | 1999-03-16 | Vlsi Technology, Inc. | Trench isolation method |
| US5948701A (en) * | 1997-07-30 | 1999-09-07 | Chartered Semiconductor Manufacturing, Ltd. | Self-aligned contact (SAC) etching using polymer-building chemistry |
| US6020091A (en) * | 1997-09-30 | 2000-02-01 | Siemens Aktiengesellschaft | Hard etch mask |
| US6190955B1 (en) * | 1998-01-27 | 2001-02-20 | International Business Machines Corporation | Fabrication of trench capacitors using disposable hard mask |
| CN1219328C (zh) * | 1998-02-19 | 2005-09-14 | 国际商业机器公司 | 具有改善了注入剂的场效应晶体管及其制造方法 |
| EP0942330A1 (en) * | 1998-03-11 | 1999-09-15 | Applied Materials, Inc. | Process for depositing and developing a plasma polymerized organosilicon photoresist film |
-
1999
- 1999-10-04 US US09/411,758 patent/US6342428B1/en not_active Expired - Lifetime
-
2000
- 2000-09-27 WO PCT/EP2000/009507 patent/WO2001026142A1/en active Application Filing
- 2000-09-27 JP JP2001529011A patent/JP2003511857A/ja not_active Withdrawn
- 2000-09-27 EP EP00964246A patent/EP1157411A1/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169682B2 (en) | 2004-01-29 | 2007-01-30 | Sharp Kabushiki Kaisha | Method for manufacturing semiconductor device |
| JP2008192759A (ja) * | 2007-02-02 | 2008-08-21 | Tokyo Electron Ltd | エッチング方法、エッチング装置及び記憶媒体 |
| US8187980B2 (en) | 2007-02-02 | 2012-05-29 | Tokyo Electron Limited | Etching method, etching apparatus and storage medium |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1157411A1 (en) | 2001-11-28 |
| WO2001026142A1 (en) | 2001-04-12 |
| US6342428B1 (en) | 2002-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0746015B1 (en) | Silicon etching method | |
| KR101111924B1 (ko) | 이중층 레지스트 플라즈마 에칭 방법 | |
| KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
| US6335292B1 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| US7273566B2 (en) | Gas compositions | |
| US20020086547A1 (en) | Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask | |
| US20070077724A1 (en) | Etching methods and apparatus and substrate assemblies produced therewith | |
| JP2003511857A (ja) | 一様な浅いトレンチ・エッチング・プロファイルのための方法 | |
| US20150118832A1 (en) | Methods for patterning a hardmask layer for an ion implantation process | |
| US20040018739A1 (en) | Methods for etching using building blocks | |
| US6475922B1 (en) | Hard mask process to control etch profiles in a gate stack | |
| US6828248B1 (en) | Method of pull back for forming shallow trench isolation | |
| JPH1098029A (ja) | 基板から有機反射防止膜をエッチングする処理法 | |
| US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
| US6027959A (en) | Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process | |
| US10957550B2 (en) | Semiconductor structure and formation method thereof | |
| JP3259529B2 (ja) | 選択エッチング方法 | |
| WO2021127862A1 (en) | Methods for etching a material layer for semiconductor applications | |
| WO2020215183A1 (en) | Methods for etching a material layer for semiconductor applications | |
| Yost et al. | Dry etching of amorphous-Si gates for deep sub-100 nm silicon-on-insulator complementary metal–oxide semiconductor | |
| US7981800B1 (en) | Shallow trench isolation structures and methods for forming the same | |
| Ho et al. | Challenges of damascene etching for copper interconnect | |
| JPH0629263A (ja) | 半導体装置の製造方法 | |
| JPH05267247A (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070925 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070925 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080515 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090907 |