JP5607881B2 - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP5607881B2
JP5607881B2 JP2008332374A JP2008332374A JP5607881B2 JP 5607881 B2 JP5607881 B2 JP 5607881B2 JP 2008332374 A JP2008332374 A JP 2008332374A JP 2008332374 A JP2008332374 A JP 2008332374A JP 5607881 B2 JP5607881 B2 JP 5607881B2
Authority
JP
Japan
Prior art keywords
gas
layer
etching
substrate processing
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008332374A
Other languages
English (en)
Other versions
JP2010153702A (ja
Inventor
幸輔 小笠原
清仁 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008332374A priority Critical patent/JP5607881B2/ja
Priority to TW098144479A priority patent/TWI494998B/zh
Priority to KR1020090130963A priority patent/KR101523107B1/ko
Priority to US12/647,206 priority patent/US8232207B2/en
Priority to CN2009102655242A priority patent/CN101770946B/zh
Publication of JP2010153702A publication Critical patent/JP2010153702A/ja
Application granted granted Critical
Publication of JP5607881B2 publication Critical patent/JP5607881B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Element Separation (AREA)

Description

本発明は、基板処理方法に関し、特に、基板のシリコン層にエッチング処理を施してディープトレンチを形成する基板処理方法に関する。
近年、半導体素子の高密度化、高集積化に伴って、基板に、高アスペクト比のホール又はトレンチ(以下、単に「DT」という。)を形成する必要性が生じている。
ところで、プラズマを用いたエッチングによってシリコン(Si)層にDTを形成する際、マスク層として、例えば酸化膜が適用されるが、このシリコン層エッチングプロセスにおいて、シリコン層のエッチングレート(ER)を上げようとする行為が酸化膜のERを上げることにもなり、シリコン層エッチングの選択比を上げることができず、残酸化膜量が律速となってエッチングデプスを稼げないという問題がある。マスク層がなくなれば、シリコン層のエッチングはできないからである。
シリコン層を対象膜とするエッチング技術に関する従来技術が開示された先行技術文献として、例えば特許文献1が上げられる。特許文献1には、被処理体としてのシリコン層をエッチングする方法であって、処理ガスとしてHBrガス、Oガス、SiFガス等を用い、基板処理室内で被処理体を載置する下部電極に、第1の周波数の第1高周波電力と、第2の周波数の第2の高周波電力とを印加しつつエッチングを施すシリコン層エッチング方法が記載されている。このエッチング方法によれば、シリコン層に高アスペクト比のホール又はトレンチを形成できるということである。
特表2003−056617号公報
しかしながら、上記従来技術は、酸化膜に対するシリコン層エッチングの選択比が必ずしも満足できるものではなかった。
本発明の目的は、シリコン層をエッチングする基板処理方法において、マスク層としての酸化膜層に対するシリコン層エッチングの選択比を向上させることができる基板処理方法を提供することにある。
上記目的を達成するために、請求項記載の基板処理方法は、マスク層としての酸化膜と、処理対象層としてのシリコン層を有する基板を処理する基板処理方法において、NFガス、HBrガス及び酸素ガスの混合ガスから生成されたプラズマによって前記シリコン層をエッチングするエッチングステップと、HBrガス、酸素ガス及びSiClガスの混合ガスから生成されたプラズマによって前記酸化膜表面にデポを堆積させるデポジションステップとを有し、前記エッチングステップと前記デポジションステップを交互に繰り返すことを特徴とする。
請求項記載の基板処理方法は、請求項記載の基板処理方法において、前記デポジションステップにおける前記SiClガスの流量を、全処理ガス流量に対して0.8〜4.5%に調整することを特徴とする。
請求項記載の基板処理方法は、請求項又は記載の基板処理方法において、前記エッチングステップにおける処理時間は、30〜180secであり、前記デポジションステップにおける処理時間は、15〜60secであることを特徴とする。
請求項記載の基板処理方法は、請求項1乃至のいずれか1項に記載の基板処理方法において、前記デポジションエッチングステップ又は前記デポジションステップにおいて、さらに酸素ガスを添加して前記デポの堆積を促進させることを特徴とする。
請求項記載の基板処理方法は、請求項1乃至のいずれか1項に記載の基板処理方法において、前記基板に対する処理は、前記基板を収容する密閉容器内で行われ、前記デポジションエッチングステップ及び前記デポジションステップにおける前記密閉容器内の圧力を40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)に調整することを特徴とする。
請求項記載の基板処理方法は、請求項1乃至のいずれか1項に記載の基板処理方法において、前記酸化膜は、SiO膜であることを特徴とする。
請求項記載の基板処理方法によれば、NFガス、HBrガス及び酸素ガスの混合ガスから生成されたプラズマによってシリコン層をエッチングするエッチングステップと、HBrガス、酸素ガス及びSiClガスの混合ガスから生成されたプラズマによって酸化膜表面にデポを堆積させるデポジションステップとを有し、エッチングステップとデポジションステップを交互に繰り返すので、結果としてシリコン層エッチングの選択比を向上させることができ、マスク層の層厚を確保しつつシリコン層をエッチングしてアスペクト比が大きいDTを形成することができる。特に、デポ量を増大してマスク層の層厚を確保することができる。
請求項記載の基板処理方法によれば、デポジションステップにおけるSiClガスの流量を、全処理ガス流量に対して0.8〜4.5%に調整するので、マスク層の摩耗を適正範囲に抑えつつシリコン層をエッチングしてDTを形成することができる。
請求項記載の基板処理方法によれば、エッチングステップにおける処理時間を、30〜180secとし、デポジションステップにおける処理時間を、15〜60secとしたので、マスク層の層厚の確保と、シリコン層のエッチングの調整を図りつつ、シリコン層にDTを形成することができる。
請求項記載の基板処理方法によれば、デポジションエッチングステップ又はデポジションステップにおいて、さらに酸素ガスを添加して前記デポの堆積を促進させるので、デポ量を十分に確保してマスク層の摩耗を抑制することができる。
請求項記載の基板処理方法によれば、基板に対する処理が、基板を収容する密閉容器内で行われ、デポジションエッチングステップ及びデポジションステップにおける密閉容器内の圧力を40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)に調整するので、適正圧力により、マスク層の層厚を確保しつつ効率よくシリコン層をエッチングすることができる。
請求項記載の基板処理方法によれば、酸化膜がSiO膜であるので、処理ガスにSiClガスを添加した際、化学構造の近似したデポが堆積し易くなってマスク層の摩耗を抑制することができる。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法を実行する基板処理システムについて説明する。この基板処理システムは基板としての半導体ウエハ(以下、単に「ウエハ」という。)にプラズマを用いたエッチング処理やアッシング処理を施すように構成された複数のプロセスモジュールを備える。
図1は、本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。
図1において、基板処理システム10は、被処理基板としてのウエハWにRIE処理を施す基板処理装置としての2つのプロセスシップ11と、2つのプロセスシップ11がそれぞれ接続された矩形状の共通搬送室としての大気搬送室(以下、「ローダーモジュール」という。)13とを備える。
ローダーモジュール13には、上述したプロセスシップ11の他、例えば25枚のウエハWを収容する基板収納容器としてのフープ14がそれぞれ載置される3つのフープ載置台15と、フープ14から搬出されたウエハWの位置をプリアライメントするオリエンタ16と、RIE処理が施されたウエハWの後処理を行う後処理室(After Treatment Chamber)17とが接続されている。
2つのプロセスシップ11は、ローダーモジュール13の長手方向における側壁に接続されると共にローダーモジュール13を挟んで3つのフープ載置台15と対向するように配置され、オリエンタ16はローダーモジュール13の長手方向に関する一端に配置され、後処理室17はローダーモジュール13の長手方向に関する他端に配置される。
ローダーモジュール13は、内部に配置された、ウエハWを搬送する基板搬送ユニットとしてのスカラ型デュアルアームタイプの搬送アーム機構19と、各フープ載置台15に対応するように側壁に配置されたウエハWの投入口である3つのフープ接続口としてのロードポート20とを有する。ロードポート20には、それぞれ開閉扉が設けられている。搬送アーム機構19は、フープ載置台15に載置されたフープ14からウエハWをロードポート20経由で取り出し、該取り出したウエハWをプロセスシップ11、オリエンタ16や後処理室17へ搬出入する。
プロセスシップ11は、ウエハWにRIE処理を施す真空処理室としてのプロセスモジュール25と、該プロセスモジュール25にウエハWを受け渡すリンク型シングルピックタイプの搬送アーム26を内蔵するロード・ロックモジュール27とを有する。
プロセスモジュール25は、円筒状の処理室容器(以下、「チャンバ」という。)と、該チャンバ内に配置された上部電極及び下部電極を有し、該上部電極及び下部電極の間の距離はウエハWにRIE処理を施すための適切な間隔に設定されている。また、下部電極はウエハWをクーロン力等によってチャックするESCをその頂部に有する。
プロセスモジュール25では、チャンバ内部に処理ガス、例えば、フッ素系ガス、臭素系ガス等を導入し、上部電極及び下部電極間に電界を発生させることによって導入された処理ガスをプラズマ化してイオン及びラジカルを発生させ、該イオン及びラジカルによってウエハWにRIE処理を施し、ウエハW上の、例えばポリシリコン層をエッチングする。
プロセスシップ11では、ローダーモジュール13の内部の圧力は大気圧に維持される一方、プロセスモジュール25の内部圧力は真空に維持される。そのため、ロード・ロックモジュール27は、プロセスモジュール25との連結部に真空ゲートバルブ29を備えると共に、ローダーモジュール13との連結部に大気ゲートバルブ30を備えることによって、その内部圧力を調整可能な真空予備搬送室として構成される。
ロード・ロックモジュール27の内部には、略中央部に搬送アーム26が設置され、該搬送アーム26よりプロセスモジュール25側に第1のバッファ31が設置され、搬送アーム26よりローダーモジュール13側には第2のバッファ32が設置される。第1のバッファ31及び第2のバッファ32は、搬送アーム26の先端部に配置されたウエハWを支持する支持部(ピック)33が移動する軌道上に配置され、RIE処理が施されたウエハWを一時的に支持部33の軌道の上方に待避させることにより、RIE未処理のウエハWとRIE処理済みのウエハWとのプロセスモジュール25における円滑な入れ換えを可能とする。
また、基板処理システム10は、プロセスシップ11、ローダーモジュール13、オリエンタ16及び後処理室17(以下、まとめて「各構成要素」という。)の動作を制御するシステムコントローラ(図示しない)と、ローダーモジュール13の長手方向に関する一端に配置されたオペレーションコントローラ40を備える。
システムコントローラは、RIE処理やウエハWの搬送処理に対応するプログラムとしてのレシピに応じて各構成要素の動作を制御し、オペレーションコントローラ40は、例えばLCD(Liquid Crystal Display)からなる状態表示部を有し、該状態表示部は各構成要素の動作状況を表示する。
図2は、図1における線II−IIに沿う断面図である。
図2において、プロセスモジュール25は、チャンバ42と、該チャンバ42内に配置されたウエハWの載置台43と、チャンバ42の上方において載置台43と対向するように配置されたシャワーヘッド44と、チャンバ42内のガス等を排気するTMP(Turbo Molecular Pump)45と、チャンバ42及びTMP45の間に配置され、チャンバ42内の圧力を制御する可変式バタフライバルブとしてのAPC(Adaptive Pressure Control)バルブ46とを有する。
載置台43には、第1の高周波電源47及び第2の高周波電源55がそれぞれ第1の整合器(Matcher)48及び第2の整合器(Matcher)56を介して接続されており、第1の高周波電源47は、比較的高い周波数、例えば40MHzの高周波電力を励起用電力として載置台43に印加し、第2の高周波電源55は、比較的低い周波数、例えば3.2MHzの高周波電力をバイアス電力として載置台43に印加する。これにより、載置台43は載置台43及びシャワーヘッド44の間の処理空間Sに高周波電力を印加する下部電極として機能する。整合器48及び56は、載置台43からの高周波電力の反射を低減して高周波電力の載置台43への供給効率を最大にする。
シャワーヘッド44は円板状のガス供給部50からなり、ガス供給部50はバッファ室52を有する。バッファ室52はガス通気孔54を介してチャンバ42内に連通する。
バッファ室52はフッ素系ガス、臭素系ガス、酸素ガス等の各ガス供給系(図示しない)に接続されている。フッ素系ガス供給系はバッファ室42へNFガスを供給し、臭素系ガス供給系はバッファ室42へHBrガスを供給する。また、酸素ガス供給系はバッファ室42へOガスを供給する。供給されたNFガス、HBrガス及びOガスはガス通気孔54を介してチャンバ42内へ供給される。
プロセスモジュール25のチャンバ42内では、上述したように、載置台43が処理空間Sに高周波電力を印加することにより、シャワーヘッド44から処理空間Sに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、該イオンやラジカルによってシリコン層にエッチング処理を施す。
図3は、図1の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。
図3において、ウエハWはシリコン基材61と、該シリコン基材61上に順次形成されたSiO層62及びレジスト層63とから主として構成されている。レジスト層63にはフォトリソグラフィ工程によりホール又はトレンチ形状がパターニングされている。このような構成のウエハWに対し、予めレジスト層63をマスクとしてSiO層62に対して、エッチング処理によりレジスト層63のホール形状等をパターニングしておき、その後、レジスト層63を除去する。これにより、SiO層62は、シリコン(Si)層61をエッチングするためのマスク層となる。
レジスト層63のホールパターンがパターニングされたSiO層62とシリコン層61とからなるウエハWに対し、所定のフッ素系ガス、臭素系ガス、酸素ガスからなる処理ガスを用いたエッチング処理が施されシリコン層61に、アスペクト比が大きいDTが形成される。
ところで、半導体デバイスの小型化要求を満たすためには、処理対象層であるシリコン層61に開口形状が安定したアスペクト比が大きいDTを安定に形成する必要があるが、シリコン層61のエッチングレート(以下、「ER」という。)を上げようとするとマスク層であるSiO層62のERを上げることにもなり、シリコン層61のエッチングにおける選択比を向上させることが困難であった。
本発明者は、上述したシリコン層エッチングにおいて選択比を向上させてエッチングデプスを稼ぎ、開口形状が安定した高アスペクト比のDTを安定に形成する方法を見出すために、各種実験を行ったところ、処理ガスとしてフッ素系ガス、臭素系ガス、酸素ガスに加えてSiClガスを添加し、これらの混合ガスから生成されたプラズマによってエッチングを施すことにより、マスク層としてのSiO層62の表面にデポを堆積させてマスク層の層厚を確保しつつシリコン層61をエッチングすることができ(デポジションエッチングステップ)、これによって、シリコン層のエッチングにおけるER及び選択比が向上し、アスペクト比の大きいDTを形成できることを見出し、本発明に到達した。
以下、本発明の実施の形態に係る基板処理方法について詳述する。
この基板処理方法は、マスク層としてのSiO層62の上面にプラズマ処理に基づくデポを堆積、付着させることによってマスク層の摩耗を抑制し、マスク層の層厚を確保しつつ処理対象膜としてのシリコン層61をエッチングして該シリコン層61にDTを形成するデポジションエッチングステップを有する。
図4は、本発明の実施の形態における基板処理方法を示す工程図である。
図4において、まず、処理対象層としてのシリコン層61上にマスク層としてのSiO層62が積層されたウエハWを準備する(図4(A))。SiO膜62には開口部64が予め設けられており、開口部64の開口幅は、例えば80nmである。SiO層62の厚さは、例えば1000〜1500nmである。このウエハWを、図1の基板処理システムにおけるプロセスモジュール25(図2参照)のチャンバ42内に搬入し、載置台43上に載置する。
次いで、チャンバ42内の圧力をAPCバルブ46等によって例えば170mTorr(2.26×10Pa)〜250mTorr(3.33×10Pa)に設定する。ここで、1(mTorr)とは、10−3×101325/760(Pa)である(以下、本明細書において同様)。また、ウエハWの温度を例えば90℃に設定する。そして、シャワーヘッド44のガス供給部50からフッ素系ガスとしてNFガス、臭素系ガスとしてHBrガス、Oガス及びSiClガスの混合ガスをチャンバ42内へ供給する。このとき、NFガスの流量は120sccm、HBrガスの流量は700sccm、Oガスの流量は163sccm、SiClガスの流量は10sccmとする。ここで、1sccmは、流量の単位であり10-6/60/m/secである(以下、本明細書において同様)。
そして、載置台43に励起用電力として500W、バイアス電力として2500Wを印加する。このとき、NFガス、HBrガス、Oガス及びSiClガスが処理空間Sに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する(図4(B))。これらのイオンやラジカルはSiO膜62の表面に衝突、反応し、SiO膜62を摩耗させると共に当該部分にデポ65を堆積させ、またSiO層62で覆われていないシリコン層61に衝突してシリコン層61をエッチングし、これによって、SiO膜62の膜厚を確保しつつ、シリコン層61にDT66を形成する(図4(C))。
このとき、デポ65は、SiO層62の表面に堆積してマスク層としてのSiO層62を保護する一方、生成したプラズマによってシリコン層61と共にエッチングされるので、SiO層62とデポ65の合計の厚さは、マスク層としての厚さを構成しつつ次第に薄くなり、処理開始9分後のマスク層の層厚は、例えば620nmであった。このとき、シリコン層61には、上部開口径が105nm、下部開口径が67nmで、シリコンデプス(Si・depth)755nm(アスペクト比=8.7)のDT66が形成された。
次いで、DT66が形成されたウエハWを、基板処理システムに別途設けられたウエットエッチング装置に導入し、薬液を用いてマスク層としてのSiO層62及びその上面に堆積したデポ65を同時に除去し、本処理を終了する。
本実施の形態によれば、処理ガスとしてNFガス、HBrガス、Oガス及びSiClガスの混合ガスを用いたので、マスク層であるSiO層62上に反応生成物からなるデポ65を堆積させ、これによってSiO層62の摩耗を抑えてマスク層のリメイン(層厚)を確保しつつシリコン層61をエッチングすることができる。また、開口部の形状制御性が向上し、開口部形状が安定したDT66を形成することができる。また、選択性が向上し、且つシリコン層のエッチングレート(ER)が向上するので、これによってアスペクト比の大きいDT66を形成することができる。
本実施の形態において、デポジションエッチングステップにおけるSiClガス流量は、全処理ガス流量に対して0.5〜3%に調整することが好ましい。これによって、マスク層としてのSiO層62上に堆積するデポ65の堆積量を適正に調整することができる。
表1は、本実施の形態におけるSi・depth(シリコンデプス)及びマスク層の層厚(マスクリメイン)のSiClガス流量依存性を示すものである。
Figure 0005607881
ここで、圧力は、チャンバ内圧力(mTorr)を示し、HF及びLFは、それぞれ載置台に印加される励起用電力(W)及びバイアス用電力(W)を示す。また、NF、O、SiCl、HBrはそれぞれガス流量(sccm)を示し、SiClガスにおける括弧内の数字は、全ガス量に対するSiClガスの割合を示す。また、Si・depthは、DTの深さ(nm)を示し、マスクRは、マスク層の層厚(マスクリメイン量)(nm)を示す。
表1において、実施例1〜4におけるSiClガス流量は、それぞれ5、10、20、30sccmであり、それぞれSiClガス流量の全処理ガス流量に対する割合が0.5〜3%の範囲に含まれ、本発明の要件を満たすので、良好な層厚のマスク層を確保しつつ、シリコン層をエッチングしてアスペクト比の高いDT66を形成することができた。
これに対して、比較例1及び2は、SiClガスの添加量が、本発明の範囲を満たしておらず、比較例1では、SiO層62上へのデポ堆積量が多くなりすぎ、これによって、開口部の開口面積が狭くなりすぎてシリコン層61をエッチングできなくなった。一方、比較例2は、SiO層62上にデポを堆積させることができないので、マスク層を確保できなくなり、シリコン層61をエッチングできなくなった。
また、実施例2と比較例2から、処理ガスに10sccmのSiClガスを添加することにより、マスク層の層厚が増大することが分かる。実施例2においては、比較例2に比べてマスク層の層厚を適正に確保してより深いDT66をエッチングすることができた。
本実施の形態において、処理ガスにSiClガスを添加することにより、マスク層の層厚が保持され、より深いトレンチをエッチングできる理由は、必ずしも明らかではないが、NFガス、HBrガス及びOガスの混合ガスを処理ガスとするシリコン層のエッチングステップにおいて、化学的エッチング反応における副生成物は、SiO系、例えばSiO又はSiO+ハロゲンとなる。従って、この反応系にSiClガスを添加すると、SiClガスのClがOと置換されてマスク層としてのSiOに化学式が近似したSiClOが生成し、これがSiO膜上に堆積し易くなって、マスク層の摩耗が軽減され、これによってマスク層の層厚が増大してより深いDTのエッチングが可能になると思われる。
また、このとき、SiClガスと共に、さらにOガスを添加することにより、SiO層62上に堆積するデポ量を増大させることができる。Oガスを添加することにより、SiClガスの分解及びSiClOの生成が促進され、デポ発生量が増大すると考えられる。Oガスの添加量は、全ガス流量の例えば1〜3%程度であり、SiClガス流量とほぼ同量であることが好ましい。これによって、SiO層62上におけるデポ65の堆積が促進され、マスク層の層厚を増大させることができ、シリコンデプスが大きくなる。但し、酸素ガスの追加添加量が全ガス流量の3%を超えると、デポ65の増大により、ホール開口部の開口面積が小さくなりすぎて、シリコン層61をエッチングできなくなる。また、Oガスの追加添加量が全ガス流量の1%未満では、十分なデポ量増大効果が得られなくなる。
本実施の形態において、開口部の形状安定性が向上する理由としては、以下のように考える。すなわち、デポジションエッチングステップにおいては、単にシリコン層61のエッチングだけを行うものではなく、マスク層としてのSiO層62上にデポ65を堆積させながらエッチングするために、シリコン層61は、その開口部形状を変化させるほど素早くエッチングされず、開口部形状を維持した状態でゆっくりとエッチングされるものと考える。
本実施の形態において、チャンバ内圧力は、40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)であることが好ましく、より好ましくは、150mTorr(2.0×10Pa)〜250mToor(3.33×10Pa)である。チャンバ内圧力が、40mTorr(5.32Pa)よりも低いとSiOの選択比が下がり、300mToor(3.99×10Pa)を超えるとホールが反応生成物で埋まってしまう。従って、本実施の形態においては、チャンバ内圧力を40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)とする。
本実施の形態において、処理ガスの流量、処理時間、処理圧力等を種々変化させ、SiO層62上に堆積するデポ65の量を適正量に維持することができれば、上記以外の条件であっても適用可能と考えられる。
本実施の形態において、SiClガスの代わりにSiBrガスを用いることもできる。SiBrガスもSiClガスと同様にデポの堆積を促進すると考えられるからである。
次に、本発明の第2の実施の形態について説明する。
図5は、本発明の第2の実施の形態における基板処理方法を示す工程図である。この実施の形態は、エッチング用の処理ガスから生成されたプラズマによってシリコン層をエッチングするエッチングステップと、デポジション用の処理ガスから生成されたプラズマによってマスク層表面にデポを堆積させるデポジションステップとを有し、エッチングステップとデポジションステップを交互に繰り返すものである。
図5において、まず、処理対象層としてのシリコン層71上にマスク層としてのSiO層72が積層されたウエハWを準備する(図5(A))。SiO膜72には開口部74が設けられており、開口部74の開口幅は、例えば80nmである。SiO層72の厚さは、例えば1000〜1500nmである。このウエハWをプロセスモジュール25(図2参照)のチャンバ42内に搬入し、載置台43上に載置する。
次いで、チャンバ42内の圧力をAPCバルブ46等によって例えば170mTorr(2.26×10Pa)〜250mTorr(3.33×10Pa)に設定する。また、ウエハWの温度を例えば90℃に設定する。そして、シャワーヘッド44のガス供給部50からフッ素系ガスとしてNFガス、臭素系ガスとしてHBrガス、及びOガスの混合ガスをチャンバ42内へ供給する。このとき、例えばNFガスの流量は120sccm、HBrガスの流量は700sccm、Oガスの流量は163sccmとする。
そして、載置台43に励起用電力として500W、バイアス電力として2500Wを印加する。このとき、NFガス、HBrガス及びOガスが処理空間Sに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する(図5(B))。これらのイオンやラジカルはSiO膜72の表面に衝突、反応し、当該部分をエッチングしてSiO層72を摩耗させる共に、SiO層72で覆われていないシリコン層71に衝突してシリコン層71をエッチングし、該シリコン層71にトレンチ76を形成する(エッチングステップ)(図5(C))。このとき、トレンチ76のSiデプスは、300〜500nmであった。
次に、プラズマ処理によってSiO層72がある程度が摩耗され、且つシリコン層71にトレンチ76が形成されたウエハWに対し、デポジションステップを施す。
すなわち、エッチングステップが終了したウエハWが収容されたプロセスモジュール25のチャンバ42の圧力をAPCバルブ46等によって300mTorr(3.99×10Pa)に設定し、シャワーヘッド44のガス供給部50から臭素ガスとしてHBrガス、Oガス及びSiClガスの混合ガスをチャンバ42内へ供給する。このとき、例えばHBrガスの流量は300sccm、Oガスの流量は30sccm、SiClガスの流量は15sccmとする。このとき必要に応じてArガスを添加してもよい。
そして、載置台43に励起用電力として500W、バイアス電力として0Wを印加する。このとき、HBrガス、Oガス及びSiClガスが処理空間Sに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する(図5(D))。これらのイオンやラジカルはSiO膜72の表面に衝突、反応し、当該部分に反応生成物としてのデポ75を堆積させ、これによってSiO層72を含むマスク層としての見かけ上の厚さを増大させる(デポジションステップ)(図5(E))。
次いで、上述したエッチングステップ(図5(B))と同様の条件で、同様のプラズマを発生させ(図5(F))、同様にしてエッチングステップを実行する。以下、NFガス、HBrガス及びOガスを用いたエッチングステップと、HBrガス、Oガス及びSiClガスを用いたデポしションステップを順次繰り返し、SiO層72の層厚を確保しつつシリコン層71をエッチングしてシリコン層71にDT77を形成する(図5(G))。DT77におけるシリコンデプスは、300〜500nmであった。その後、上記第1の実施の形態と同様に、ウエットエッチングによってSiO層72を除去して本処理を終了する(図5(H))。
本実施の形態によれば、エッチング用の処理ガスから生成されたプラズマによってシリコン層71をエッチングするエッチングステップと、デポジション用の処理ガスから生成されたプラズマによってマスク層であるSiO層72の表面にデポ75を堆積させるデポジションステップとを有し、エッチングステップとデポジションステップを交互に繰り返すので、結果としてシリコン層エッチングの選択比を向上させることができ、マスク層の層厚を確保しつつシリコン層71をエッチングすることができる。従って、シリコン層71にアスペクト比が大きいDT77を形成することができる。
本実施の形態において、チャンバ内圧力は、40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)であり、好ましくは、150mTorr(2.0×10Pa)〜300mTorr(3.99×10Pa)である。チャンバ内圧力が、40mTorr(5.32Pa)よりも低いとSiOの選択比が下がり、300mTorr(3.99×10Pa)よりも高いとホールが反応生成物で埋まってしまう。
本実施の形態において、デポジションステップにおけるOガス流量は、例えば10〜50sccm、すなわち全ガス流量に対するOガス流量は、約1.5〜7.5%程度であることが好ましい。Oガス流量が上記範囲をはずれると、デポ75の量が多くなって開口部が塞がってしまい、これによってシリコン層71のエッチングができなくなるか、又はデポ75の量が少なすぎてSiO層72がなくなり、これによってシリコン層71のエッチングができなくなる虞がある。
本実施の形態において、デポジションステップにおけるSiClガス流量は、例えば5〜30sccm、すなわち全ガス流量に対するSiClガス流量は、約0.8〜4.5%程度であることが好ましい。SiClガス流量が上記範囲をはずれると、デポ量が多くなって開口部が塞がってしまい、これによってシリコン層71のエッチングができなくなるか、デポ75の量が少なすぎてSiO層72がなくなり、これによってシリコン層71のエッチングができなくなる虞がある。
表2は、本実施の形態のデポジションステップにおけるマスク層の層厚増加量における処理時間依存性を示すものである。
Figure 0005607881
ここで、圧力は、チャンバ内圧力(mTorr)を示し、HFは、載置台に印加される励起用電力(W)を示す。また、HBr、O、SiClはそれぞれガス流量(sccm)を示し、SiClガスおける括弧内の数字は、全ガス流量に対するSiClガスの割合を示す。また、マスク層圧増は、デポジションステップの開始からの経過時間に対するマスク層の増加量(nm)を示す。
表2において、デポ75の量は、SiClガスの流量が5〜30sccmの範囲において、SiClガスの流量の増大に応じて、また処理時間が60sec近傍までは、処理時間の増加に伴って増加しているが、処理時間が60secを超えるとデポ量の増加に限界がみられる(実施例8)。従ってデポジションステップの処理時間は15〜60secであることが好ましい。
また、SiClガスの流量は、5〜30sccmの範囲で良好なでデポ増大作用がみられ、その流量は、全ガス流量に対して約0.8〜4.5%であることが好ましい。
本実施の形態において、エッチングステップにおけるエッチングレート(ER)は、900A/minまで向上させることができる。但し、ERがこれよりも大きくなると、開口部が塞がってしまい、それ以降のエッチングができなくなる虞がある。
上述した各実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、LCD(Liquid Crystal Display)を含むFPD(Flat Panel Display)等に用いる各種基板や、フォトマスク、CD基板、プリント基板等であってもよい。
また、本発明の目的は、上述した各実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ(またはCPUやMPU等)が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した各実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー(登録商標)ディスク、ハードディスク、光磁気ディスク、CD−ROM、CD−R、CD−RW、DVD−ROM、DVD−RAM、DVD−RW、DVD+RW等の光ディスク、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているOS(オペレーティングシステム)等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるCPU等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
本実施の形態に係る基板処理方法を実行する基板処理システムの構成を概略的に示す平面図である。 図1における線II−IIに沿う断面図である。 図1の基板処理システムにおいてプラズマ処理が施される半導体ウエハの構成を概略的に示す断面図である。 本発明の実施の形態における基板処理方法を示す工程図である。 本発明の実施の形態における基板処理方法を示す工程図である。
符号の説明
10 基板処理システム
25 プロセスモジュール
61、71 シリコン層
62、72 SiO
64、74 開口部
65、75 デポ
66 トレンチ(DT)
76 トレンチ
77 トレンチ(DT)

Claims (6)

  1. マスク層としての酸化膜と、処理対象層としてのシリコン層を有する基板を処理する基板処理方法において、
    NFガス、HBrガス及び酸素ガスの混合ガスから生成されたプラズマによって前記シリコン層をエッチングするエッチングステップと、
    HBrガス、酸素ガス及びSiClガスの混合ガスから生成されたプラズマによって前記酸化膜表面にデポを堆積させるデポジションステップとを有し、
    前記エッチングステップと前記デポジションステップを交互に繰り返すことを特徴とする基板処理方法。
  2. 前記デポジションステップにおける前記SiClガスの流量を、全処理ガス流量に対して0.8〜4.5%に調整することを特徴とする請求項記載の基板処理方法。
  3. 前記エッチングステップにおける処理時間は、30〜180secであり、前記デポジションステップにおける処理時間は、15〜60secであることを特徴とする請求項又は記載の基板処理方法。
  4. 前記デポジションエッチングステップ又は前記デポジションステップにおいて、さらに酸素ガスを添加して前記デポの堆積を促進させることを特徴とする請求項1乃至のいずれか1項に記載の基板処理方法。
  5. 前記基板に対する処理は、前記基板を収容する密閉容器内で行われ、前記デポジションエッチングステップ及び前記デポジションステップにおける前記密閉容器内の圧力を40mTorr(5.32Pa)〜300mTorr(3.99×10Pa)に調整することを特徴とする請求項1乃至のいずれか1項に記載の基板処理方法。
  6. 前記酸化膜は、SiO膜であることを特徴とする請求項1乃至のいずれか1項に記載の基板処理方法。
JP2008332374A 2008-12-26 2008-12-26 基板処理方法 Active JP5607881B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008332374A JP5607881B2 (ja) 2008-12-26 2008-12-26 基板処理方法
TW098144479A TWI494998B (zh) 2008-12-26 2009-12-23 Substrate handling method
KR1020090130963A KR101523107B1 (ko) 2008-12-26 2009-12-24 기판 처리 방법
US12/647,206 US8232207B2 (en) 2008-12-26 2009-12-24 Substrate processing method
CN2009102655242A CN101770946B (zh) 2008-12-26 2009-12-25 基板处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332374A JP5607881B2 (ja) 2008-12-26 2008-12-26 基板処理方法

Publications (2)

Publication Number Publication Date
JP2010153702A JP2010153702A (ja) 2010-07-08
JP5607881B2 true JP5607881B2 (ja) 2014-10-15

Family

ID=42285491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332374A Active JP5607881B2 (ja) 2008-12-26 2008-12-26 基板処理方法

Country Status (5)

Country Link
US (1) US8232207B2 (ja)
JP (1) JP5607881B2 (ja)
KR (1) KR101523107B1 (ja)
CN (1) CN101770946B (ja)
TW (1) TWI494998B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8313661B2 (en) * 2009-11-09 2012-11-20 Tokyo Electron Limited Deep trench liner removal process
WO2012008179A1 (ja) * 2010-07-12 2012-01-19 住友精密工業株式会社 エッチング方法
JP5698558B2 (ja) 2011-02-21 2015-04-08 東京エレクトロン株式会社 基板処理方法及び記憶媒体
JP2014003085A (ja) * 2012-06-15 2014-01-09 Tokyo Electron Ltd プラズマエッチング方法及びプラズマ処理装置
JP6096438B2 (ja) * 2012-08-27 2017-03-15 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
US9865471B2 (en) * 2015-04-30 2018-01-09 Tokyo Electron Limited Etching method and etching apparatus
JP7037397B2 (ja) * 2018-03-16 2022-03-16 キオクシア株式会社 基板処理装置、基板処理方法、および半導体装置の製造方法
US20200135898A1 (en) * 2018-10-30 2020-04-30 International Business Machines Corporation Hard mask replenishment for etching processes
JP7339032B2 (ja) * 2019-06-28 2023-09-05 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7296912B2 (ja) 2020-04-07 2023-06-23 東京エレクトロン株式会社 基板処理方法及び基板処理装置
JP2022140924A (ja) * 2021-03-15 2022-09-29 東京エレクトロン株式会社 基板処理方法および基板処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734915B2 (ja) * 1992-11-18 1998-04-02 株式会社デンソー 半導体のドライエッチング方法
JP2720785B2 (ja) * 1994-02-22 1998-03-04 日本電気株式会社 半導体装置の製造方法
WO1999052135A1 (en) 1998-04-02 1999-10-14 Applied Materials, Inc. Method for etching low k dielectrics
US6318384B1 (en) * 1999-09-24 2001-11-20 Applied Materials, Inc. Self cleaning method of forming deep trenches in silicon substrates
JP2003056617A (ja) 2001-08-20 2003-02-26 Nissan Motor Co Ltd 衝撃エネルギ吸収構造部材
US6833325B2 (en) * 2002-10-11 2004-12-21 Lam Research Corporation Method for plasma etching performance enhancement
US7186660B2 (en) * 2003-01-08 2007-03-06 International Business Machines Corporation Silicon precursors for deep trench silicon etch processes
JP2004349493A (ja) * 2003-05-22 2004-12-09 Canon Inc 膜厚調整装置及びsoi基板の製造方法
US7141505B2 (en) * 2003-06-27 2006-11-28 Lam Research Corporation Method for bilayer resist plasma etch
US7932181B2 (en) * 2006-06-20 2011-04-26 Lam Research Corporation Edge gas injection for critical dimension uniformity improvement

Also Published As

Publication number Publication date
CN101770946A (zh) 2010-07-07
TWI494998B (zh) 2015-08-01
TW201041033A (en) 2010-11-16
US20100167549A1 (en) 2010-07-01
US8232207B2 (en) 2012-07-31
JP2010153702A (ja) 2010-07-08
KR20100076909A (ko) 2010-07-06
CN101770946B (zh) 2013-02-27
KR101523107B1 (ko) 2015-05-26

Similar Documents

Publication Publication Date Title
JP5607881B2 (ja) 基板処理方法
US8530354B2 (en) Substrate processing method
CN101064244B (zh) 形成用于高孔径比应用的各向异性特征图形的蚀刻方法
KR101549264B1 (ko) 기판 처리 방법
JP5102720B2 (ja) 基板処理方法
JP5180121B2 (ja) 基板処理方法
JP2006066408A (ja) ドライエッチング方法
TW200905726A (en) Halogen-free amorphous carbon mask etch having high selectivity to photoresist
JP2010219105A (ja) 基板処理方法
JP5563860B2 (ja) 基板処理方法
JP2010283213A (ja) 基板処理方法
JP5604063B2 (ja) 基板処理方法及び記憶媒体
JP5524362B2 (ja) 基板処理方法
JP2023540291A (ja) 選択的異方性金属エッチング
JP5107842B2 (ja) 基板処理方法
JP5484363B2 (ja) 基板処理方法
CN117219503A (zh) 一种沟槽刻蚀方法及半导体工艺设备
CN117397012A (zh) 清洁方法和等离子体处理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130828

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140618

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140805

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140829

R150 Certificate of patent or registration of utility model

Ref document number: 5607881

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250