CN117219503A - 一种沟槽刻蚀方法及半导体工艺设备 - Google Patents

一种沟槽刻蚀方法及半导体工艺设备 Download PDF

Info

Publication number
CN117219503A
CN117219503A CN202311267038.0A CN202311267038A CN117219503A CN 117219503 A CN117219503 A CN 117219503A CN 202311267038 A CN202311267038 A CN 202311267038A CN 117219503 A CN117219503 A CN 117219503A
Authority
CN
China
Prior art keywords
etching
gas
type opening
opening
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202311267038.0A
Other languages
English (en)
Inventor
杨海超
李红志
王亚杰
钟涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Naura Microelectronics Equipment Co Ltd
Original Assignee
Beijing Naura Microelectronics Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Naura Microelectronics Equipment Co Ltd filed Critical Beijing Naura Microelectronics Equipment Co Ltd
Priority to CN202311267038.0A priority Critical patent/CN117219503A/zh
Publication of CN117219503A publication Critical patent/CN117219503A/zh
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种沟槽刻蚀方法,该方法包括:第一刻蚀步骤,利用第一刻蚀气体对基底进行刻蚀,以将第二类型开口所暴露出的基底刻蚀至预定深度;其中,第一刻蚀气体包括能够在第一类型开口底部形成钝化膜的第二气体;去除步骤,利用第二刻蚀气体去除第一类型开口底部的钝化膜;第二刻蚀步骤,利用第三刻蚀气体对第一类型开口和第二类型开口所暴露出的基底进行刻蚀,直至第一类型开口和第二类型开口所暴露出的基底均被刻蚀至目标深度;其中,在第二刻蚀步骤中,对第一类型开口所暴露出的基底的刻蚀速率大于对第二类型开口所暴露出的基底的刻蚀速率。本发明有效减小了沟槽刻蚀中刻蚀深度微负载效应,提升了半导体器件的成品率和可靠性。

Description

一种沟槽刻蚀方法及半导体工艺设备
技术领域
本发明涉及半导体技术领域,尤其是涉及一种沟槽刻蚀方法及半导体工艺设备。
背景技术
晶圆上通常包括不同开口尺寸的硅沟槽刻蚀,不同开口尺寸的沟槽刻蚀完成后的深度是存在一定差异的,这种负载效应是由于刻蚀过程中副产物挥发速度随着刻蚀深宽比的不同而导致的。在硅刻蚀尤其是沟槽深度大于2微米的结构中,这种负载效应尤其明显,由于刻蚀开始后关键尺寸(Critical Dimension,CD)小的小开口区域相对于大开口区域沟槽底部的等离子体的密度逐渐降低,进而导致刻蚀速率的降低,在蚀刻后期负载效应会逐渐增大。随着沟槽变深,小开口区等离子体进入变得困难且反应生成的副产物排出变慢,蚀刻速率降低。随着大规模集成电路器件特征尺寸日渐缩小,对于硅沟槽刻蚀的深度负载效应的控制要求越来越高,负载效应会影响到半导体器件的电性结果,进而影响半导体器件的成品率和可靠性。
发明内容
有鉴于此,本发明的目的在于提供一种沟槽刻蚀方法及半导体工艺设备,能够有效减小或者消除沟槽刻蚀中刻蚀深度微负载效应,无需额外引入其他工艺工序,工艺生产控制操作简便,节约了工艺流程时间,保证了半导体器件的电学性能稳定,提升了半导体器件的成品率和可靠性。
为了实现上述目的,本发明实施例采用的技术方案如下:
第一方面,本发明实施例提供了一种沟槽刻蚀方法,应用于刻蚀预设基底,所述预设基底包括基底及位于所述基底上方具有预设图案的掩膜层,所述掩膜层包括第一类型开口和第二类型开口,所述第一类型开口的开口尺寸大于所述第二类型开口的开口尺寸,所述沟槽刻蚀方法包括:第一刻蚀步骤,利用第一刻蚀气体对所述基底进行刻蚀,以将所述第二类型开口所暴露出的所述基底刻蚀至预定深度;其中,所述第一刻蚀气体包括能够刻蚀所述基底的第一气体和能够在所述第一类型开口底部形成钝化膜的第二气体;去除步骤,利用第二刻蚀气体去除所述第一类型开口底部的所述钝化膜;第二刻蚀步骤,利用第三刻蚀气体对所述第一类型开口和所述第二类型开口所暴露出的所述基底进行刻蚀,直至所述第一类型开口和所述第二类型开口所暴露出的所述基底均被刻蚀至目标深度;其中,在所述第二刻蚀步骤中,对所述第一类型开口所暴露出的所述基底的刻蚀速率大于对所述第二类型开口所暴露出的所述基底的刻蚀速率。
进一步,本发明实施例提供了第一方面的第一种可能的实施方式,其中,所述第三刻蚀气体包括所述第一气体和所述第二气体,所述第三刻蚀气体中所述第一气体与所述第二气体的流量比例大于所述第一刻蚀气体中所述第一气体与所述第二气体的流量比例。
进一步,本发明实施例提供了第一方面的第二种可能的实施方式,其中,所述预定深度的取值范围为所述目标深度*20%~所述目标深度*40%。
进一步,本发明实施例提供了第一方面的第三种可能的实施方式,其中,所述第一类型开口的开口尺寸与所述第二类型开口的开口尺寸之间的比值大于10。
进一步,本发明实施例提供了第一方面的第四种可能的实施方式,其中,所述基底为硅,所述第一气体包括含氟气体,所述第二气体包括含氧气体;
和/或,
所述第二刻蚀气体包括含氟气体。
进一步,本发明实施例提供了第一方面的第五种可能的实施方式,其中,所述第三刻蚀气体还包括含溴气体和适于物理轰击的气体中的至少一个;和/或
所述第二刻蚀气体还包括适于物理轰击的气体。
进一步,本发明实施例提供了第一方面的第六种可能的实施方式,其中,所述第一气体包括硫氟类气体和碳氟类气体中的至少一个。
进一步,本发明实施例提供了第一方面的第七种可能的实施方式,其中,所述第一气体包括SF6,所述第二气体包括O2
进一步,本发明实施例提供了第一方面的第九种可能的实施方式,其中,所述第一刻蚀气体中SF6与O2的流量比例小于1:2;
和/或,
所述第三刻蚀气体中SF6与O2的流量比例大于3:1。
进一步,本发明实施例提供了第一方面的第十种可能的实施方式,其中,所述第一气体包括刻蚀反应产物能够保护所述第一类型开口和所述第二类型开口的侧壁的气体。
进一步,本发明实施例提供了第一方面的第十一种可能的实施方式,其中,所述第一气体还包括CHF3,所述第一刻蚀气体中SF6与CHF3的流量比例大于1;和/或
所述第三刻蚀气体中SF6与CHF3的流量比例大于1。
第二方面,本发明实施例提供了一种半导体工艺设备,包括:工艺腔室、进气组件、上电极组件、下电极组件和控制装置;
所述控制装置包括至少一个存储器和至少一个处理器,所述存储器内存储有计算机程序,所述处理器执行所述计算机程序以实现第一方面任一项所述的沟槽刻蚀方法。
本发明实施例提供了一种沟槽刻蚀方法,该方法包括:第一刻蚀步骤,利用第一刻蚀气体对基底进行刻蚀,以将第二类型开口所暴露出的基底刻蚀至预定深度;其中,第一刻蚀气体包括能够刻蚀基底的第一气体和能够在第一类型开口底部形成钝化膜的第二气体;去除步骤,利用第二刻蚀气体去除第一类型开口底部的钝化膜;第二刻蚀步骤,利用第三刻蚀气体对第一类型开口和第二类型开口所暴露出的基底进行刻蚀,直至第一类型开口和第二类型开口所暴露出的基底均被刻蚀至目标深度;其中,在第二刻蚀步骤中,对第一类型开口所暴露出的基底的刻蚀速率大于对第二类型开口所暴露出的基底的刻蚀速率。本发明通过在第一刻蚀步骤的刻蚀过程中基于第二气体在第一类型开口底部形成钝化膜,使尺寸较大的第一类型开口的基底因钝化膜的保护接近停止刻蚀,阻止第一类型开口的刻蚀,实现了选择性地对尺寸较小的第二类型开口的基底进行刻蚀,通过基于去除步骤去除第一类型开口底部的钝化膜,并在第二刻蚀步骤中使第一类型开口的刻蚀速率大于第二类型开口的刻蚀速率,以实现刻蚀结束时第二类型开口的深度和第一类型开口的深度同时达到目标深度,有效减小或者消除了沟槽刻蚀中刻蚀深度微负载效应,且无需额外引入其他工艺工序,工艺生产控制操作简便,节约了工艺流程时间,保证了半导体器件的电学性能稳定,提升了半导体器件的成品率和可靠性。
本发明实施例的其他特征和优点将在随后的说明书中阐述,或者,部分特征和优点可以从说明书推知或毫无疑义地确定,或者通过实施本发明实施例的上述技术即可得知。
为使本发明的上述目的、特征和优点能更明显易懂,下文特举较佳实施例,并配合所附附图,作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1示出了相关技术中的沟槽刻蚀流程图;
图2示出了相关技术中的另一种沟槽刻蚀流程图;
图3示出了本发明实施例所提供的一种沟槽刻蚀方法流程示意图;
图4示出了本发明实施例所提供的一种对预设基底的沟槽刻蚀流程图;
图5示出了本发明实施例所提供的一种优化硅沟槽刻蚀负载效应的工艺方法流程图;
图6示出了沟槽存在负载效应时的硅片形貌示意图;
图7示出了本发明实施例所提供的一种半导体工艺设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的技术方案进行描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。
目前,随着大规模集成电路器件特征尺寸日渐缩小,对于硅沟槽刻蚀的深度负载效应的控制要求越来越高,这种负载效应会影响到半导体器件的电性结果,对器件成品率和可靠性至关重要。在双极性晶体管埋层连接、光分路器制造工艺中,刻蚀的负载效应成为主要技术难题之一。由于反应物消耗和扩散的基本物理原理的存在,相关的刻蚀技术难以从工艺参数的调整来彻底解决这一难题。
相关技术一:
参见如图1所示的相关技术中的沟槽刻蚀流程图,在硅沟槽刻蚀开始前,采用热氧化工艺在未被硬掩膜层覆盖的基底101表面形成氧化膜102,其中,硬掩膜层包括大开口区104和小开口区105,在小开口区105上方覆盖光刻胶层103,以保护小开口区105;去除大开口区104的氧化膜层,通过外延法在大开口区104生长硅层106;去除小开口区105上方覆盖的光刻胶层103,对大开口区104和小开口区105暴露出的基底表面进行沟槽刻蚀,形成最终的沟槽图形,从而实现对深度负载效应的调节。
相关技术一的刻蚀方法虽然能够改善深度负载效应,但是存在以下缺点:沟槽刻蚀工序较为繁杂,不仅包括刻蚀工艺,还额外引入了光刻工艺和外延生长等非刻蚀工艺,导致其可控性下降,延长了半导体器件沟槽刻蚀的加工生产周期,增加了生产成本,实际生产可行性较低。
相关技术二:
参见如图2所示的相关技术中的另一种沟槽刻蚀流程图,基底硅203上方覆盖的掩膜层包括大开口区201和小开口区202,大开口区201和小开口区202的底部能够暴露出基底硅203,在掩膜层上、大开口区201和小开口区202沉积一层能够对刻蚀起阻挡作用的类聚合物膜层204。由于小开口区域202暴露出的接触总面积大于大开口区域201暴露出的接触总面积,因此,在大开口区域201所沉积的类聚合物膜层204的厚度大于小开口区域202类聚合物膜层204的膜层厚度。在等离子体激发条件下对类聚合物膜层204进行物理轰击,在大开口区201和小开口区202对类聚合物膜层204的消耗速度近似相等。在进行物理轰击步骤处理后,大开口区域沉积的类聚合物膜层205的厚度依然大于小开口区域沉积的类聚合物膜层206的厚度,对大开口区201和小开口区202进行沟槽刻蚀,形成最终的沟槽图形,由于在刻蚀时大开口区的类聚合物膜层205的厚度大于小开口区的类聚合物膜层206,从而实现对深度负载效应的弥补,沟槽刻蚀可以达到目标深度。
相关技术二的刻蚀方法虽然能够改善深度负载效应,但是存在以下缺点:在刻蚀工艺的基础上增加了沉积以及沉积层修饰等补充工艺步骤,需要严格控制沉积步骤的聚合物膜层沉积厚度,图形区气体在沉积过程中沉积的均匀性得不到保证,且刻蚀过程中腔室内壁会同时沉积聚合物膜,聚合物微颗粒存在脱落至晶圆表面的风险,容易形成产品缺陷,影响半导体器件的良率。
为改善上述问题,本发明实施例提供的一种沟槽刻蚀方法,以下对本发明实施例进行详细介绍。
本实施例提供了一种沟槽刻蚀方法,该方法可以应用于刻蚀机台刻蚀预设基底,该预设基底包括基底及位于基底上方具有预设图案的掩膜层,掩膜层包括第一类型开口和第二类型开口,第一类型开口的开口尺寸大于第二类型开口的开口尺寸,参见图3所示的沟槽刻蚀方法流程示意图,该方法主要包括以下步骤:
步骤S302,第一刻蚀步骤,利用第一刻蚀气体对基底进行刻蚀,以将第二类型开口所暴露出的基底刻蚀至预定深度。
上述第一刻蚀气体包括能够刻蚀基底的第一气体和能够在第一类型开口底部形成钝化膜的第二气体,第一类型开口底部在刻蚀过程中形成钝化膜,以使第二类型开口的刻蚀速率大于第一类型开口的刻蚀速率。上述刻蚀机台例如可以是电感耦合等离子体(inductively coupled plasma,ICP)刻蚀机台。
参见如图4所示的对预设基底的沟槽刻蚀流程图,该预设基底包括基底401及基底上方具有预设图案的掩膜层402,向反应腔室通入第一刻蚀气体进行刻蚀,在基底表面形成第一类型开口403和第二类型开口404。
第一刻蚀气体中的第二气体与基底反应在第一类型开口403和第二类型开口404同时产生副产物,由于第二类型开口404在基底表面产生的副产物除了受到垂直向下离子的直接轰击,同一位置还会受到左侧壁及右侧壁溅射出的离子的共同轰击,因此第二类型开口404内的副产物受到的总体轰击作用较强,能够去除基底表面的副产物,以保证第二类型开口404内基底的刻蚀顺利进行,实现了对第二类型开口404的选择性刻蚀。
第一类型开口403由于尺寸较大,基底表面的副产物在同一位置不会受到左侧壁及右侧壁溅射出的离子的共同轰击,第一类型开口403相对于第二类型开口404轰击作用明显减弱,不足以去除基底表面的副产物,使得第一类型开口403底部的基底表面始终存有一层起保护作用的钝化膜405,因此,该刻蚀过程中第一类型开口403的基底刻蚀速率明显低于第二类型开口404基底的刻蚀速率,进而使刻蚀完成后第二类型开口404的深度远大于第一类型开口403的深度。
步骤S304,去除步骤,利用第二刻蚀气体刻蚀去除第一类型开口底部的钝化膜,以获得光滑的基底表面。
向反应腔室通入第二刻蚀气体,该第二刻蚀气体包括能够与钝化膜产生反应的气体,以将第一类型开口403底部的钝化膜405刻蚀去除,去除步骤完成后,第一类型开口403底部为光滑的基底表面。
步骤S306,第二刻蚀步骤,用第三刻蚀气体对第一类型开口和第二类型开口所暴露出的基底进行刻蚀,直至第一类型开口和第二类型开口所暴露出的基底均被刻蚀至目标深度。
在第二刻蚀步骤中,对第一类型开口所暴露出的基底的刻蚀速率大于对第二类型开口所暴露出的基底的刻蚀速率,以使第一类型开口和第二类型开口能够同时被刻蚀至目标深度。
在一种实施方式中,上述第三刻蚀气体中包括能够刻蚀基底的气体和能够轰击钝化膜的气体,使第一类型开口的刻蚀速率大于第二类型开口的刻蚀速率。
向反应腔室通入第三刻蚀气体同时对第一类型开口403和第二类型开口404进行刻蚀,如图4所示,直至第二类型开口的深度和第一类型开口的深度均等于目标深度,该目标深度可以是半导体器件对基底沟槽深度的要求。
在一种具体的实施方式中,本实施例提供的第三刻蚀气体包括能够刻蚀基底的第一气体和能够在第一类型开口底部形成钝化膜的第二气体,第三刻蚀气体中第一气体与第二气体的流量比例大于第一刻蚀气体中第一气体与第二气体的流量比例。
在第三刻蚀气体中,通过增大第一气体与第二气体的流量比例,使能够刻蚀基底的第一气体的流量增加,且使能够在开口底部形成钝化膜的第二气体的流量减小,可以使基底的刻蚀速度大于钝化膜的形成速率,避免刻蚀过程中在第一类型开口403底部产生钝化膜,且由于第一类型开口403的尺寸(即关键尺寸CD)大于第二类型开口404的尺寸,随着沟槽变深,第二类型开口404等离子体进入变得困难且反应生成的副产物排出变慢,使得第一类型开口403的刻蚀速率大于第二类型开口404的刻蚀速率,第一类型开口403的刻蚀速度加快,直至第一类型开口403的深度=第二类型开口404的深度=目标深度,刻蚀停止,得到沟槽刻蚀深度相同的晶圆。
本实施例提供的上述沟槽刻蚀方法,通过在第一刻蚀步骤的刻蚀过程中基于第二气体在第一类型开口底部形成钝化膜,使尺寸较大的第一类型开口的基底因钝化膜的保护接近停止刻蚀,阻止第一类型开口的刻蚀,实现了选择性地对尺寸较小的第二类型开口的基底进行刻蚀,通过基于去除步骤去除第一类型开口底部的钝化膜,并在第二刻蚀步骤中使第一类型开口的刻蚀速率大于第二类型开口的刻蚀速率,以实现刻蚀结束时第二类型开口的深度和第一类型开口的深度同时达到目标深度,有效减小或者消除了沟槽刻蚀中刻蚀深度微负载效应,且无需额外引入其他工艺工序,工艺生产控制操作简便,节约了工艺流程时间,保证了半导体器件的电学性能稳定,提升了半导体器件的成品率和可靠性。
在一个实施例中,第一刻蚀步骤中刻蚀的预定深度可以为正常刻蚀后第一类型开口与第二类型开口的刻蚀深度差,从而可以减轻沟槽刻蚀的深度负载效应。
在一种具体的实施方式中,本实施例提供的预定深度的取值范围为目标深度*20%~目标深度*40%。
在一个实施例中,本实施例提供的第一类型开口的开口尺寸与第二类型开口的开口尺寸之间的比值大于10。即第一类型开口为大开口,第二类型开口为小开口,第一类型开口与第二类型开口相差10倍以上,诸如,第一类型开口的尺寸大于10微米,第二类型开口小于1微米。
在一个实施例中,本实施例提供的基底为衬底硅,第一类型开口底部产生的钝化膜包括氧化硅膜及其他残留的反应副产物(诸如可以包括氟原子形成的链状聚合物)。
为了提升半导体器件的刻蚀效果,上述第一刻蚀气体和第三刻蚀气体中,第一气体包括含氟气体,第二气体包括含氧气体;
上述含氟气体为衬底硅的刻蚀气体,该含氟气体诸如可以是CF4、SF6、C2F6、NF3等硅刻蚀速率较高的氟基气体,本实施例优选SF6。上述含氧气体与衬底硅反应生成SiO2,诸如可以是O2。向反应腔室通入O2一方面可以对侧壁进行保护,另一方面可以在Si沟槽表面形成的较厚的SiO2,此过程第一类型开口的轰击作用显著低于第二类型开口,不足以去除Si表面的SiO2,在第一类型开口Si表面始终近似存有一层保护膜。第二类型开口轰击作用能够有效去除Si表面的SiO2,因此,该过程第二类型开口的硅刻蚀速率远大于第一类型开口的硅刻蚀速率。
本实施例提供的第二刻蚀气体包括:含氟气体。该含氟气体可以刻蚀去除第一类型开口底部的氧化硅膜,该含氟气体可以包括硫氟类气体和碳氟类气体中的至少一个,含碳氟气体可以包括CF4和CHF等碳氟类气体,本实施例优选CF4
在一个实施例中,本实施例提供的第三刻蚀气体还包括含溴气体和适于物理轰击的气体中的至少一个。
上述含溴气体可以与Si反应,形成Si-Br聚合物粘附在侧壁,O2与Si-Br聚合物反应,形成SiO2和Si-Br-O聚合物,进一步对侧壁进行保护,上述含溴气体可以是HBr。上述适于物理轰击的气体可以在刻蚀过程中对硅基底表面产生的氧化膜进行物理轰击,以减小氧化膜对刻蚀的阻挡作用,能够有效提升刻蚀速率,该适于物理轰击的气体可以是物理轰击作用较强的稀有气体,诸如可以是Ar。Ar作为轰击能力较强的气体,可有效去除Si表面的氧化物。
在一个实施例中,本实施例提供的第二刻蚀气体还包括适于物理轰击的气体。通过在第二刻蚀气体中增加物理轰击的气体,可以将第一类型开口处残留的氧化膜层和残留的反应副产物完全去除,使去除步骤完成后第一类型开口底部暴露出光滑的硅表面,避免因残留副产物去除不干净导致刻蚀后出现类似草的形貌。
在一个实施例中,为了实现对基底硅的有效刻蚀,本实施例提供的第一刻蚀气体和第三刻蚀气体中的第一气体包括硫氟类气体和碳氟类气体中的至少一个。该第一气体可以是CF4、SF6、C2F6等硅刻蚀速率较高的氟基气体,本实施例优选SF6
在一个实施例中,本实施例提供的第一刻蚀气体和第三刻蚀气体中,第一气体包括SF6,第二气体包括O2。SF6为基底硅的主要刻蚀气体,HBr与Si反应形成Si-Br聚合物粘附在侧壁后,O2与Si-Br聚合物反应,形成SiO2和Si-Br-O聚合物,进一步对侧壁进行保护。
在一个实施例中,本实施例提供的第一刻蚀气体中SF6与O2的流量比例小于1:2。第一刻蚀气体中SF6的流量范围可以为50~65sccm,O2的流量范围可以为110~120sccm。
通过在第一刻蚀气体中使O2的流量占比大于SF6的流量占比,可以在第一类型开口和第二类型开口的底部产生较多的SiO2和Si-Br-O聚合物,由于第二类型开口尺寸较小,第二类型开口产生的SiO2和Si-Br-O聚合物除了受到垂直向下离子的直接轰击,还会受到左侧壁及右侧壁溅射出的离子的共同轰击,能够保证对基底硅的刻蚀继续;但是,第一类型开口的尺寸较大对SiO2和Si-Br-O聚合物的轰击作用较弱,且起主要刻蚀作用的SF6的流量比例较小,导致SiO2和Si-Br-O聚合物会覆盖在基底硅的表面,无法对基底硅继续刻蚀,实现了对第二类型开口暴露出的基底硅的选择性刻蚀。
在一个实施例中,本实施例提供的第三刻蚀气体中SF6与O2的流量比例大于3:1。第三刻蚀气体中SF6的流量范围可以为60~80sccm,O2的流量范围可以为20~30sccm。
通过在第三刻蚀气体中使O2的流量占比小于SF6的流量占比,可以提升基底硅的刻蚀速率,减少刻蚀过程中产生的氧化硅,使基底硅的刻蚀速率大于SiO2和Si-Br-O聚合物的产生速率,O2可以与基底硅反应生成SiO2对侧壁进行保护,且由于第一类型开口的尺寸大于第二类型开口的尺寸,随着沟槽变深,尺寸较小的第二类型开口等离子体进入变得困难且反应生成的副产物排出变慢,使得第一类型开口的刻蚀速率大于第二类型开口的刻蚀速率,从而使第一类型开口和第二类型开口能够同时达到所需的目标深度。
在一个实施例中,本实施例提供的第一刻蚀气体和第三刻蚀气体均包括反应产物能够保护第一类型开口和第二类型开口的侧壁的气体。该保护气体可以是与衬底硅反应后能够生成钝化物粘附在第一类型开口和第二类型开口侧壁的化合物,诸如可以是碳氟类气体和/或溴化物。
在一个实施例中,本实施例提供的第一气体还包括CHF3,CHF3也为Si沟槽的刻蚀气体,但刻蚀速率低于SF6,CHF3同时对侧壁进行保护,有助于降低侧壁粗糙度,获得平滑的刻蚀表面。
在一种具体的实施方式中,第一刻蚀气体中SF6与CHF3的流量比例大于1;第一刻蚀气体中SF6的流量范围可以为50~65sccm,CHF3的流量范围可以为20~30sccm。
在一种具体的实施方式中,第三刻蚀气体中SF6与CHF3的流量比例大于1。第三刻蚀气体中SF6的流量范围可以为60~80sccm,CHF3的流量小于SF6的流量,诸如CHF3的流量范围可以为20~30sccm。
通过在第一刻蚀气体和第三刻蚀气体中,使SF6与CHF3的流量比例大于1,也就是使CHF3的流量小于SF6的流量,既能保证刻蚀速率,又能使CHF3对侧壁进行保护,获得较好的侧壁形貌。
在一个实施例中,本实施例提供的第一刻蚀步骤的工艺参数包括:
反应腔室真空度范围为:0~300mTorr,优选20~30mTorr;
上下电极射频频率均为13.56MHz,上电源射频功率为:700~900W;
下电源射频功率为:100~150W。
第一刻蚀气体为SF6、O2和CHF3的混合气体,其中,SF6的流量范围为50~65sccm,CHF3的流量范围为20~30sccm,O2的流量范围为110~120sccm,静电吸盘的温度范围优选40~60℃。
在一个实施例中,本实施例提供的去除步骤的工艺参数包括:
反应腔室真空度范围为:0~300mTorr,优选8~20mTorr;
上下电极射频频率均为13.56MHz,上电源射频功率为:300~500W;
下电源射频功率为:100~150W。
第二刻蚀气体为CF4和Ar的混合气体,其中,CF4的流量范围为150~200sccm,Ar的流量范围为40~60sccm。
在一个实施例中,本实施例提供的第二刻蚀步骤的工艺参数包括:
反应腔室真空度范围为:0~300mTorr,优选20~30mTorr;
上下电极射频频率均为13.56MHz,上电源射频功率为:1100~1300W;
下电源射频功率为:300~500W。
第三刻蚀气体为SF6、O2、HBr和Ar的混合气体,或者为SF6、O2、CHF3和Ar的混合气体,或者为SF6、O2、HBr、CHF3和Ar的混合气体。第三刻蚀气体中SF6的流量范围为60~80sccm,O2的流量范围为20~30sccm,HBr的流量范围为250~350sccm,Ar的流量范围为100~300sccm。
本实施例提供的上述沟槽刻蚀方法,能够在不增加光刻、外延生长、气体沉积等繁冗工艺的前提下,对已经完成掩膜层刻蚀至基底硅的晶圆,利用选择性刻蚀的方式在第一刻蚀步骤实现第二类型开口硅的选择性刻蚀,第一类型开口刻蚀停止;在第二刻蚀步骤提升对第一类型开口所暴露出的基底的刻蚀速率,使最后硅沟槽结构的深度在不同开口面积区域保持一致,实现硅片深度负载效应的可控调节,从而可以使不同型号的刻蚀机生产同一型号的产品时的深度负载效应尽可能一致,保证产品的电学性能稳定,提升器件成品率,不用增加额外工序,操作简单,用时较短,针对具体设备加工可通过时间等工艺参数进行调节控制,灵活性大。
在前述实施例的基础上,本实施例提供了一种应用前述沟槽刻蚀方法优化硅沟槽刻蚀负载效应的工艺方法的示例,参见如图5所示的优化硅沟槽刻蚀负载效应的工艺方法流程图,具体可参照入下步骤执行:
步骤S501,ME1:刻蚀步骤,选择性刻蚀小开口区暴露出的基底硅;
通过使能够刻蚀基底的第一气体的流量小于能够在大开口区底部形成钝化膜的第二气体,调节大开口区的刻蚀深度与小开口区的刻蚀深度之间的差异。
如图4所示,刻蚀开始前预设基底包括衬底硅401和掩膜层402,对小开口区404选择性刻蚀,对小开口区404的硅进行刻蚀,小开口区的蚀刻速率远远大于大开口区403的刻蚀速率。相对小开口区,大开口区硅刻蚀速率几乎停止,ME1步结束后,小开口区404的刻蚀深度大于大开口区403的刻蚀深度。
刻蚀副产物在大开口区和小开口区会同时产生,ME1步刻蚀过程中副产物主要通过轰击作用去除,此刻蚀过程中大开口区的轰击作用显著低于小开口区,不足以去除Si表面的副产物,在大开口区Si表面始终近似存有一层保护膜。小开口区轰击作用能够有效去除Si表面的副产物,因此该刻蚀步骤中小开口区的硅刻蚀速率远大于大开口区的硅刻蚀速率,小开口区与大开口区硅刻蚀选择比高于20:1。
小开口区Si表面的副产物除了受到竖直向下离子的直接轰击,同一位置还会受到由左侧壁以及右侧壁溅射出离子的共同轰击,总体轰击作用较强。大开口区由于关键尺寸CD较大,Si表面的副产物在同一位置不会受到由左侧壁以及右侧壁溅射出离子的共同轰击,因此,大开口区相对小开口区轰击作用弱。
第一步ME1的工艺条件为:工艺腔室真空度为0~300mTorr,优选20~30mTorr;上下电极射频频率均为13.56MHz,上电极射频功率范围优选700~900W,下电极射频功率范围优选100~150W;刻蚀工艺气体为SF6、O2和CHF3的混合气体,SF6流量优选50~65sccm,O2流量优选110~120sccm,CHF3流量优选20~30sccm,静电吸盘的温度范围优选40~60℃。
第一步ME1的蚀刻气体中,包括SF6、O2和CHF3。SF6为Si沟槽的主要刻蚀气体。CHF3也为Si沟槽的刻蚀气体,但刻蚀速率低于SF6,CHF3同时作为聚合性气体对侧壁进行保护,有助于降低侧壁粗糙度,获得平滑的刻蚀表面。O2一方面可以对侧壁进行保护,另一方面可以在Si沟槽表面形成的较厚的SiO2,该刻蚀步骤中大开口区的轰击作用显著低于小开口区,不足以去除Si表面的SiO2,在大开口区Si表面始终存有一层保护膜。小开口区轰击作用能够有效去除Si表面的SiO2,因此,该刻蚀步骤中小开口区的硅刻蚀速率远大于大开口区。
步骤S502,BT:穿透步骤,去除大开口区基底硅表面的氧化物;
利用第二刻蚀气体将大开口区处的氧化膜层和残留的反应副产物去除。第二刻蚀气体包括CF4和Ar。
第二步BT的工艺条件为:工艺腔室真空度为0~300mTorr,优选8~20mTorr;上下电极射频频率均为13.56MHz,上电极射频功率范围优选300~500W,下电极射频功率范围优选100~150W;CF4流量优选150~200sccm,Ar流量优选40~60sccm,静电吸盘的温度范围优选40~60℃。
若基底硅表面的氧化物清除不干净,由于大开口区轰击能力不足,会以残留副产物作为掩膜,刻蚀后会形成多个凹槽,形貌类似草。穿透步骤结束后,大开口区处的氧化膜层和残留的反应副产物可以完全去除,避免在后续ME2步刻蚀后出现类似草的形貌。
步骤S503,ME2:对小开口区和大开口区进行同步刻蚀,该刻蚀步骤产生的负载由ME1步骤弥补。
同时进行小开口区和大开口区的刻蚀及表面修饰,该步骤为负载效应的产生来源步骤,其在大开口区相对小开口区产生的负载效应通过控制ME1步刻蚀的预定深度来补偿,该预定深度可以通过控制ME1步的刻蚀时间实现,ME2步结束后刻蚀硅片的形貌如图4所示,大开口区的深度与小开口区的深度相同,负载效应得到明显地改善。
第三步ME2的工艺条件为:工艺腔室真空度为0~300mTorr,优选20~30mTorr;上下电极射频频率均为13.56MHz,上电极射频功率范围优选1100~1300W,下电极射频功率范围优选300~500W;刻蚀工艺气体为SF6、O2、HBr(或者是CHF3)和Ar的混合气体,SF6流量优选60~80sccm,O2流量优选20~30sccm,HBr流量优选250~350sccm,Ar流量优选100~300sccm,静电吸盘的温度范围优选40~60℃。
第三步ME2的蚀刻气体中,SF6气体是主要刻蚀气体,硅原子和游离的氟原子结合生成挥发性的SiF4。O2与Si形成SiO2,能够对侧壁进行保护。CHF3可以对侧壁进行保护,有助于降低侧壁粗糙度,获得平滑的刻蚀表面。HBr与Si反应,形成Si-Br聚合物粘附在侧壁,O2与Si-Br聚合物反应,形成SiO2和Si-Br-O聚合物,进一步对侧壁进行保护。Ar作为轰击能力较强的气体,可有效去除Si表面的氧化物。
本实施例提供的上述示例,通过ME1步的时间控制小开口区的刻蚀深度,进而实现对ME2步带来负载的可控调节,第二步BT步骤可有效清除ME1步结束后大开口区硅表面积累的副产物,避免ME2步在大开口区部分位置因蚀刻不动ME1步残余的副产物而出现类似草的形貌,第三步ME2同时进行小开口区和大开口区的刻蚀及表面修饰,该步骤为负载效应的产生来源步,其在大开口区相对小开口区产生的负载效应通过控制ME1步的刻蚀时间来补偿,ME2步结束后刻蚀硅片的形貌如图4所示,负载效应得到了明显地改善。
示例性的,本实施例提供了一种对包括有基底硅和掩膜层的预设基底进行刻蚀的示例,掩膜层包括大开口区和小开口区,去除硅表面氧化物,基于ME2步骤刻蚀大开口区和小开口区暴露出的基底硅,ME2步进行过程中随着沟槽变深,小开口区等离子体进入变得困难且反应生成的副产物排出变慢,蚀刻会变得愈发困难,负载效应(loading effect)十分明显,ME2步骤结束后,参见如图6所示的沟槽存在负载效应时的硅片形貌示意图,硅片的形貌如图6所示,从图6中可以看出,在未对预设基底进行第一步ME1对小开口区进行选择性刻蚀时,刻蚀完成后,大开口区403的刻蚀深度会明显大于小开口区404的刻蚀深度,导致负载效应较大。
可见,本实施例提供的上述沟槽刻蚀方法,在硅沟槽刻蚀过程中,在ME1步骤选择性地进行小开口区硅的刻蚀,使大开口区硅刻蚀几乎停止,通过控制ME1步骤小开口区的刻蚀的预定深度,进而实现对ME2步骤带来负载效应的可控调节,能够在不增加光刻、外延生长和气体沉积等繁冗工艺的前提下,实现小开口区硅的选择性刻蚀,大开口区刻蚀停止,从而有效减小或者消除沟槽刻蚀中刻蚀深度微负载效应。在硅沟槽刻蚀过程中,使用SF6和O2作为主刻蚀气体结合上下射频电源生成等离子进行刻蚀,不受限于特定的腔室结构设计,所有支持使用SF6和O2工艺气体且结合上下射频电源生成等离子的刻蚀机均可应用上述沟槽刻蚀方法优化沟槽刻蚀的负载效应,适用性较强。
对应于上述实施例提供的沟槽刻蚀方法,本发明实施例提供了一种半导体工艺设备,参见如图7所示的半导体工艺设备的结构示意图,该半导体工艺设备包括工艺腔室71、进气组件72、上电极组件73、下电极组件74、控制装置(图中未示出);
上述控制装置例如可以是上位机、下位机,包括至少一个存储器和至少一个处理器,存储器内存储有计算机程序,处理器执行计算机程序以实现上述实施例提供的沟槽刻蚀方法。其中,控制装置可以通过控制进气组件72的阀门开启,以向工艺腔室71内通入相应的工艺气体;控制装置还可以控制进气组件72的阀门的开合度来控制工艺气体的流量。控制装置还可以通过控制抽气组件对工艺腔室71进行抽气,实现控制工艺腔室71内部的压强,排出反应副产物等。控制装置还可以控制上电极组件73将工艺腔室71内的工艺气体激发为等离子体,控制下电极组件74产生射频偏压。
本发明实施例提供了一种计算机可读介质,其中,所述计算机可读介质存储有计算机可执行指令,所述计算机可执行指令在被处理器调用和执行时,所述计算机可执行指令促使所述处理器实现上述实施例所述的方法。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统具体工作过程,可以参考前述实施例中的对应过程,在此不再赘述。
本发明实施例所提供的沟槽刻蚀方法的计算机程序产品,包括存储了程序代码的计算机可读存储介质,所述程序代码包括的指令可用于执行前面方法实施例中所述的方法,具体实现可参见方法实施例,在此不再赘述。
另外,在本发明实施例的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本发明中的具体含义。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
在本发明的描述中,需要说明的是,术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性。
最后应说明的是:以上所述实施例,仅为本发明的具体实施方式,用以说明本发明的技术方案,而非对其限制,本发明的保护范围并不局限于此,尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化,或者对其中部分技术特征进行等同替换;而这些修改、变化或者替换,并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种沟槽刻蚀方法,其特征在于,应用于刻蚀预设基底,所述预设基底包括基底及位于所述基底上方具有预设图案的掩膜层,所述掩膜层包括第一类型开口和第二类型开口,所述第一类型开口的开口尺寸大于所述第二类型开口的开口尺寸,所述沟槽刻蚀方法包括:
第一刻蚀步骤,利用第一刻蚀气体对所述基底进行刻蚀,以将所述第二类型开口所暴露出的所述基底刻蚀至预定深度;其中,所述第一刻蚀气体包括能够刻蚀所述基底的第一气体和能够在所述第一类型开口底部形成钝化膜的第二气体;
去除步骤,利用第二刻蚀气体去除所述第一类型开口底部的所述钝化膜;
第二刻蚀步骤,利用第三刻蚀气体对所述第一类型开口和所述第二类型开口所暴露出的所述基底进行刻蚀,直至所述第一类型开口和所述第二类型开口所暴露出的所述基底均被刻蚀至目标深度;其中,在所述第二刻蚀步骤中,对所述第一类型开口所暴露出的所述基底的刻蚀速率大于对所述第二类型开口所暴露出的所述基底的刻蚀速率。
2.根据权利要求1所述的沟槽刻蚀方法,其特征在于,所述第三刻蚀气体包括所述第一气体和所述第二气体,所述第三刻蚀气体中所述第一气体与所述第二气体的流量比例大于所述第一刻蚀气体中所述第一气体与所述第二气体的流量比例。
3.根据权利要求1所述的沟槽刻蚀方法,其特征在于,所述预定深度的取值范围为所述目标深度*20%~所述目标深度*40%。
4.根据权利要求1所述的沟槽刻蚀方法,其特征在于,所述第一类型开口的开口尺寸与所述第二类型开口的开口尺寸之间的比值大于10。
5.根据权利要求1-4中任一项所述的沟槽刻蚀方法,其特征在于,所述基底为硅,所述第一气体包括含氟气体,所述第二气体包括含氧气体;
和/或,
所述第二刻蚀气体包括含氟气体。
6.根据权利要求5所述的沟槽刻蚀方法,其特征在于,所述第三刻蚀气体还包括含溴气体和适于物理轰击的气体中的至少一个;和/或
所述第二刻蚀气体还包括适于物理轰击的气体。
7.根据权利要求5所述的沟槽刻蚀方法,其特征在于,所述第一气体包括硫氟类气体和碳氟类气体中的至少一个。
8.根据权利要求5所述的沟槽刻蚀方法,其特征在于,所述第一气体包括SF6,所述第二气体包括O2
9.根据权利要求8所述的沟槽刻蚀方法,其特征在于,所述第一刻蚀气体中SF6与O2的流量比例小于1:2;
和/或,
所述第三刻蚀气体中SF6与O2的流量比例大于3:1。
10.根据权利要求5所述的沟槽刻蚀方法,其特征在于,所述第一气体包括刻蚀反应产物能够保护所述第一类型开口和所述第二类型开口的侧壁的气体。
11.根据权利要求8所述的沟槽刻蚀方法,其特征在于,所述第一气体还包括CHF3,所述第一刻蚀气体中SF6与CHF3的流量比例大于1;和/或
所述第三刻蚀气体中SF6与CHF3的流量比例大于1。
12.一种半导体工艺设备,其特征在于,包括:工艺腔室、进气组件、上电极组件、下电极组件和控制装置;
所述控制装置包括至少一个存储器和至少一个处理器,所述存储器内存储有计算机程序,所述处理器执行所述计算机程序以实现权利要求1至11任一项所述的沟槽刻蚀方法。
CN202311267038.0A 2023-09-27 2023-09-27 一种沟槽刻蚀方法及半导体工艺设备 Pending CN117219503A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311267038.0A CN117219503A (zh) 2023-09-27 2023-09-27 一种沟槽刻蚀方法及半导体工艺设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311267038.0A CN117219503A (zh) 2023-09-27 2023-09-27 一种沟槽刻蚀方法及半导体工艺设备

Publications (1)

Publication Number Publication Date
CN117219503A true CN117219503A (zh) 2023-12-12

Family

ID=89050945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311267038.0A Pending CN117219503A (zh) 2023-09-27 2023-09-27 一种沟槽刻蚀方法及半导体工艺设备

Country Status (1)

Country Link
CN (1) CN117219503A (zh)

Similar Documents

Publication Publication Date Title
US9991116B1 (en) Method for forming high aspect ratio patterning structure
US5843226A (en) Etch process for single crystal silicon
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
KR101476435B1 (ko) 다중-레이어 레지스트 플라즈마 에치 방법
US20150064914A1 (en) Method of etching a boron doped carbon hardmask
US20010001743A1 (en) Mechanism for etching a silicon layer in a plasma processing chamber to form deep openings
KR20030066673A (ko) 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법
JP2013030778A (ja) 二層レジストプラズマエッチングの方法
US9165785B2 (en) Reducing bowing bias in etching an oxide layer
JP2010153702A (ja) 基板処理方法
JP2003518738A (ja) シリコンの金属マスクエッチング方法
JPH04233227A (ja) 半導体基板ウェファー上の層のドライエッチング方法
JP2004512673A (ja) 炭素を含有するシリコン酸化物膜をエッチングする方法
JP5058406B2 (ja) 半導体装置の製造方法
JP3208596B2 (ja) ドライエッチング方法
CN117219503A (zh) 一种沟槽刻蚀方法及半导体工艺设备
US11232954B2 (en) Sidewall protection layer formation for substrate processing
WO2002089192A1 (en) Method of wet etching an inorganic antireflection layer
WO2000052749A1 (en) Method for enhancing etching of titanium silicide
CN114171641B (zh) 氧化钒薄膜的刻蚀方法与半导体器件的制造方法
JP2005136097A (ja) 半導体装置の製造方法
US11658040B2 (en) Plasma processing method
JP2003059912A (ja) 半導体装置の製造方法
US20240006159A1 (en) Post-processing of Indium-containing Compound Semiconductors
CN101752285A (zh) 沟槽的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination