JP2003059912A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003059912A JP2003059912A JP2001249883A JP2001249883A JP2003059912A JP 2003059912 A JP2003059912 A JP 2003059912A JP 2001249883 A JP2001249883 A JP 2001249883A JP 2001249883 A JP2001249883 A JP 2001249883A JP 2003059912 A JP2003059912 A JP 2003059912A
- Authority
- JP
- Japan
- Prior art keywords
- film
- fluorine
- layer
- insulating film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Materials For Photolithography (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
(57)【要約】
【課題】 絶縁膜に対して炭素及びフッ素を含むエッチ
ングガスを用いるプラズマエッチングを行なったときに
レジスト膜の上に堆積されるポリマー膜をアッシングに
より除去し、その後、絶縁膜をウェット洗浄した際に該
絶縁膜に表面荒れが形成されないようにする。 【解決手段】 シリコン基板１００の上に堆積された絶
縁膜１０１の上に剥離層１０２を堆積する。剥離層１０
２及び絶縁膜１０１に対してレジストパターン１０３を
マスクにすると共に炭素及びフッ素を含むエッチングガ
スを用いるプラズマエッチングを行なう。レジストパタ
ーン１０３の上に堆積されたポリマー膜１０５に対し
て、酸素ガス又は酸素を主成分とするガスを用いてアッ
シングを行なった後、表面部にフッ素注入層１０６が形
成されている剥離層１０２を除去する。
ングガスを用いるプラズマエッチングを行なったときに
レジスト膜の上に堆積されるポリマー膜をアッシングに
より除去し、その後、絶縁膜をウェット洗浄した際に該
絶縁膜に表面荒れが形成されないようにする。 【解決手段】 シリコン基板１００の上に堆積された絶
縁膜１０１の上に剥離層１０２を堆積する。剥離層１０
２及び絶縁膜１０１に対してレジストパターン１０３を
マスクにすると共に炭素及びフッ素を含むエッチングガ
スを用いるプラズマエッチングを行なう。レジストパタ
ーン１０３の上に堆積されたポリマー膜１０５に対し
て、酸素ガス又は酸素を主成分とするガスを用いてアッ
シングを行なった後、表面部にフッ素注入層１０６が形
成されている剥離層１０２を除去する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、絶縁膜に対して炭素及びフッ素を含
むエッチングガスを用いるプラズマエッチングを行なっ
た後、前記プラズマエッチングにより堆積されたポリマ
ー膜を酸素ガス又は酸素を主成分とするガスを用いてア
ッシングを行なう工程を備えている半導体装置の製造方
法に関する。
方法に関し、特に、絶縁膜に対して炭素及びフッ素を含
むエッチングガスを用いるプラズマエッチングを行なっ
た後、前記プラズマエッチングにより堆積されたポリマ
ー膜を酸素ガス又は酸素を主成分とするガスを用いてア
ッシングを行なう工程を備えている半導体装置の製造方
法に関する。
【０００２】
【従来の技術】近年、半導体集積回路装置の微細化が進
むにつれて、より小さい径を持つコンタクトホールが必
要になっているが、これに対してコンタクトの深さはそ
れほど変化していないため、アスペクト比（コンタクト
ホールの深さ／コンタクトホールの径）の高いコンタク
トホールを形成する技術が必要となっている。
むにつれて、より小さい径を持つコンタクトホールが必
要になっているが、これに対してコンタクトの深さはそ
れほど変化していないため、アスペクト比（コンタクト
ホールの深さ／コンタクトホールの径）の高いコンタク
トホールを形成する技術が必要となっている。
【０００３】また、ホールパターンの形成に用いられる
レジスト膜も薄膜化されているため、（コンタクトホー
ルの深さ）／（レジスト膜のエッチング量）の値を如何
に大きくするか、つまり、（コンタクトホールが形成さ
れる絶縁膜のエッチングレート）／（レジスト膜のエッ
チングレート）＝対レジスト選択比の値を如何に大きく
するかが重要となる。
レジスト膜も薄膜化されているため、（コンタクトホー
ルの深さ）／（レジスト膜のエッチング量）の値を如何
に大きくするか、つまり、（コンタクトホールが形成さ
れる絶縁膜のエッチングレート）／（レジスト膜のエッ
チングレート）＝対レジスト選択比の値を如何に大きく
するかが重要となる。
【０００４】例えば、対レジスト選択比が十分に大きく
なければ、コンタクトホールが形成されるまでにレジス
ト膜の大部分がエッチングされてしまうので、コンタク
トホールの形状を良好に保つことができない。つまり、
コンタクトホールの上部がラッパ状に開いてしまった
り、又はレジスト膜が消滅して隣り合うコンタクトホー
ル同士が接続されてしまったりする。
なければ、コンタクトホールが形成されるまでにレジス
ト膜の大部分がエッチングされてしまうので、コンタク
トホールの形状を良好に保つことができない。つまり、
コンタクトホールの上部がラッパ状に開いてしまった
り、又はレジスト膜が消滅して隣り合うコンタクトホー
ル同士が接続されてしまったりする。
【０００５】対レジスト選択比を十分に確保し、コンタ
クトホールの形状を良好に保つための１つの方法として
は、エッチングガスとしてＣ／Ｆ比の高いＰＦＣ（パー
フルオロカーボン）ガス、例えば、Ｃ2Ｆ6ガス（Ｃ／Ｆ
比＝２／６）、Ｃ4Ｆ8ガス（Ｃ／Ｆ比＝４／８）又はＣ
5Ｆ8ガス（Ｃ／Ｆ比＝５／８）などを用いたり、又はカ
ーボンリッチなエッチング条件を採用したりして、レジ
スト膜の表面に強固な堆積膜を形成し、これにより、高
い対レジスト選択比を得ることが考えられる。
クトホールの形状を良好に保つための１つの方法として
は、エッチングガスとしてＣ／Ｆ比の高いＰＦＣ（パー
フルオロカーボン）ガス、例えば、Ｃ2Ｆ6ガス（Ｃ／Ｆ
比＝２／６）、Ｃ4Ｆ8ガス（Ｃ／Ｆ比＝４／８）又はＣ
5Ｆ8ガス（Ｃ／Ｆ比＝５／８）などを用いたり、又はカ
ーボンリッチなエッチング条件を採用したりして、レジ
スト膜の表面に強固な堆積膜を形成し、これにより、高
い対レジスト選択比を得ることが考えられる。
【０００６】しかしながら、近年では、対レジスト選択
比がより高い酸化膜エッチングプロセスを使用している
ため、従来のアッシング方法では、電力を高くしてもレ
ジスト膜表面のポリマー膜に対して十分なエッチングレ
ートを得ることができないと言う問題がある。
比がより高い酸化膜エッチングプロセスを使用している
ため、従来のアッシング方法では、電力を高くしてもレ
ジスト膜表面のポリマー膜に対して十分なエッチングレ
ートを得ることができないと言う問題がある。
【０００７】また、エッチングレートを確保するため
に、酸素ガスにフッ素ガスを添加してアッシングを行な
うと、ウェーハ表面荒れ又は下地基板の削れなどの問題
が発生する。
に、酸素ガスにフッ素ガスを添加してアッシングを行な
うと、ウェーハ表面荒れ又は下地基板の削れなどの問題
が発生する。
【０００８】以下、従来の半導体装置の製造方法につい
て、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照
しながら説明する。
て、図３（ａ）〜（ｃ）及び図４（ａ）〜（ｃ）を参照
しながら説明する。
【０００９】まず、図３（ａ）に示すように、シリコン
窒化膜などよりなるエッチングストッパー膜、ポリシリ
コン若しくはタングステンなどよりなるプラグ、又は下
層配線などから構成される下地層１０の上に形成された
シリコン酸化膜１１の上に、コンタクトホール形成用開
口部を有するレジストパターン１２を形成する。
窒化膜などよりなるエッチングストッパー膜、ポリシリ
コン若しくはタングステンなどよりなるプラグ、又は下
層配線などから構成される下地層１０の上に形成された
シリコン酸化膜１１の上に、コンタクトホール形成用開
口部を有するレジストパターン１２を形成する。
【００１０】次に、図３（ｂ）に示すように、エッチン
グ用チャンバー（図示は省略している）内に、フルオロ
カーボンガスを主成分とするエッチングガス１３を導入
して、シリコン酸化膜１１に対してレジストパターン１
２をマスクにエッチングを行なうことにより、シリコン
酸化膜１１にコンタクトホール１４を形成する。このよ
うにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成
ガス１５が生成されて気化する。この際、レジストパタ
ーン１２の表面、コンタクトホール１４の底面及び壁面
並びにエッチング用チャンバーの壁面には、エッチング
ガス１３のプラズマから供給される炭素又はフッ素を主
成分とし（ＣxＨyＦz）nよりなる強固なポリマー膜１６
が堆積する。
グ用チャンバー（図示は省略している）内に、フルオロ
カーボンガスを主成分とするエッチングガス１３を導入
して、シリコン酸化膜１１に対してレジストパターン１
２をマスクにエッチングを行なうことにより、シリコン
酸化膜１１にコンタクトホール１４を形成する。このよ
うにすると、ＳｉＦ4、ＣＯ2 又はＨ2Ｏなどの反応生成
ガス１５が生成されて気化する。この際、レジストパタ
ーン１２の表面、コンタクトホール１４の底面及び壁面
並びにエッチング用チャンバーの壁面には、エッチング
ガス１３のプラズマから供給される炭素又はフッ素を主
成分とし（ＣxＨyＦz）nよりなる強固なポリマー膜１６
が堆積する。
【００１１】次に、図３（ｃ）に示すように、アッシン
グ用チャンバー（図示は省略している）内に、フルオロ
カーボンガスが添加された酸素ガスよりなるアッシング
ガス１７を導入して、ポリマー膜１６をアッシングす
る。このようにすると、プラズマ生成用電力により活性
化した酸素がポリマー膜１６の１つの主成分である炭素
と結合して二酸化炭素になると共にフッ素も気化し、こ
れらが反応生成ガス１８として除去される。
グ用チャンバー（図示は省略している）内に、フルオロ
カーボンガスが添加された酸素ガスよりなるアッシング
ガス１７を導入して、ポリマー膜１６をアッシングす
る。このようにすると、プラズマ生成用電力により活性
化した酸素がポリマー膜１６の１つの主成分である炭素
と結合して二酸化炭素になると共にフッ素も気化し、こ
れらが反応生成ガス１８として除去される。
【００１２】この際、図４（ａ）に示すように、シリコ
ン酸化膜１１の表面に残留ポリマー１９が形成される。
そして、プラズマ生成電力により、高いエネルギーを持
つ活性化酸素が大量に生成されると共に、生成された高
いエネルギーを持つ活性化酸素がシリコン酸化膜１１の
表面に飛来するため、残留ポリマー１９内のフッ素が凝
縮されながら、飛来してくる活性化酸素によりシリコン
酸化膜１１の表面部に押し込まれるので、シリコン酸化
膜１１の表面部に第１のフッ素注入層２１が形成され
る。また、反応生成ガス１８に含まれており気化状態の
フッ素は、プラズマ生成電力により活性化されて再びシ
リコン酸化膜１１の表面に飛来した後、シリコン酸化膜
１１の表面部に注入されるので、シリコン酸化膜１１の
表面部には第２のフッ素注入層２２が形成される。
ン酸化膜１１の表面に残留ポリマー１９が形成される。
そして、プラズマ生成電力により、高いエネルギーを持
つ活性化酸素が大量に生成されると共に、生成された高
いエネルギーを持つ活性化酸素がシリコン酸化膜１１の
表面に飛来するため、残留ポリマー１９内のフッ素が凝
縮されながら、飛来してくる活性化酸素によりシリコン
酸化膜１１の表面部に押し込まれるので、シリコン酸化
膜１１の表面部に第１のフッ素注入層２１が形成され
る。また、反応生成ガス１８に含まれており気化状態の
フッ素は、プラズマ生成電力により活性化されて再びシ
リコン酸化膜１１の表面に飛来した後、シリコン酸化膜
１１の表面部に注入されるので、シリコン酸化膜１１の
表面部には第２のフッ素注入層２２が形成される。
【００１３】また、この際、レジストパターン１２の表
面に付着しているポリマー膜１６又はチャンバーの壁面
に付着しているポリマー膜に含まれるフッ素、及びアッ
シングガスに添加されているフルオロカーボンに含まれ
るフッ素がコンタクトホール１４の底部にも入射するの
で、下地層１０におけるコンタクトホール１４に露出し
ている部分がエッチングされてリセス部２３が形成され
る。
面に付着しているポリマー膜１６又はチャンバーの壁面
に付着しているポリマー膜に含まれるフッ素、及びアッ
シングガスに添加されているフルオロカーボンに含まれ
るフッ素がコンタクトホール１４の底部にも入射するの
で、下地層１０におけるコンタクトホール１４に露出し
ている部分がエッチングされてリセス部２３が形成され
る。
【００１４】次に、図４（ｂ）に示すように、洗浄液２
４によりシリコン酸化膜１１の表面及びコンタクトホー
ル１４の底部をウェット洗浄して、残留ポリマー１９を
除去する。
４によりシリコン酸化膜１１の表面及びコンタクトホー
ル１４の底部をウェット洗浄して、残留ポリマー１９を
除去する。
【００１５】
【発明が解決しようとする課題】ところが、ウェット洗
浄工程では、シリコン酸化膜１１の表面及びコンタクト
ホール１４の底面に存在する残留ポリマー１９は除去さ
れるが、シリコン酸化膜１１の表面における、第１のフ
ッ素注入層２１及び第２のフッ素注入層２２が形成され
ている領域と形成されていない領域との間ではウェット
洗浄工程におけるエッチングレートに差があるので、図
４（ｃ）に示すように、シリコン酸化膜１１の表面に凹
凸が形成されて、表面荒れ部２５が発生してしまう。
浄工程では、シリコン酸化膜１１の表面及びコンタクト
ホール１４の底面に存在する残留ポリマー１９は除去さ
れるが、シリコン酸化膜１１の表面における、第１のフ
ッ素注入層２１及び第２のフッ素注入層２２が形成され
ている領域と形成されていない領域との間ではウェット
洗浄工程におけるエッチングレートに差があるので、図
４（ｃ）に示すように、シリコン酸化膜１１の表面に凹
凸が形成されて、表面荒れ部２５が発生してしまう。
【００１６】また、シリコン酸化膜１１の表面及びコン
タクトホール１４の底部に存在する残留ポリマー１９を
アッシングにより除去する際に、アッシングレートを確
保したり又は残留ポリマー１９を確実に除去したりする
べく、大きいプラズマ生成用電力を印加してアッシング
を行なうと、残留ポリマー１９に含まれるフッ素又はチ
ャンバーの壁面に堆積しているポリマーに含まれている
フッ素がシリコン酸化膜１１の表面に打ち込まれるの
で、ウェット洗浄工程において発生する表面荒れ部２５
が一層大きくなる。
タクトホール１４の底部に存在する残留ポリマー１９を
アッシングにより除去する際に、アッシングレートを確
保したり又は残留ポリマー１９を確実に除去したりする
べく、大きいプラズマ生成用電力を印加してアッシング
を行なうと、残留ポリマー１９に含まれるフッ素又はチ
ャンバーの壁面に堆積しているポリマーに含まれている
フッ素がシリコン酸化膜１１の表面に打ち込まれるの
で、ウェット洗浄工程において発生する表面荒れ部２５
が一層大きくなる。
【００１７】また、アッシング工程でシリコン酸化膜１
１の表面に打ち込まれたフッ素が洗浄工程で完全に除去
されずに残ってしまう場合がある。この場合、コンタク
トホール１４が形成されているシリコン酸化膜１１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成
し、該レジスト膜に対してパターン露光を行なうと、第
１及び第２のフッ素注入層２１、２２に含まれるフッ素
がレジスト膜の露光部で発生する酸を失活させてしまう
ので、良好な形状を有するレジストパターンが形成され
ないという問題もある。
１の表面に打ち込まれたフッ素が洗浄工程で完全に除去
されずに残ってしまう場合がある。この場合、コンタク
トホール１４が形成されているシリコン酸化膜１１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成
し、該レジスト膜に対してパターン露光を行なうと、第
１及び第２のフッ素注入層２１、２２に含まれるフッ素
がレジスト膜の露光部で発生する酸を失活させてしまう
ので、良好な形状を有するレジストパターンが形成され
ないという問題もある。
【００１８】前記に鑑み、本発明は、絶縁膜に対して炭
素及びフッ素を含むエッチングガスを用いるプラズマエ
ッチングを行なったときにレジスト膜の上に堆積される
ポリマー膜をアッシングにより除去し、その後、絶縁膜
をウェット洗浄した際に該絶縁膜に表面荒れが形成され
ないようにすることを目的とする。
素及びフッ素を含むエッチングガスを用いるプラズマエ
ッチングを行なったときにレジスト膜の上に堆積される
ポリマー膜をアッシングにより除去し、その後、絶縁膜
をウェット洗浄した際に該絶縁膜に表面荒れが形成され
ないようにすることを目的とする。
【００１９】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の半導体装置の製造方法は、半導
体基板上に形成された下地層の上に絶縁膜を堆積した
後、絶縁膜の上に剥離層を堆積する工程と、剥離層の上
にレジストパターンを形成した後、剥離層及び絶縁膜に
対して、レジストパターンをマスクにすると共に炭素及
びフッ素を含むエッチングガスを用いるプラズマエッチ
ングを行なう工程と、プラズマエッチング工程において
レジストパターンの上に堆積されたポリマー膜に対し
て、酸素ガス又は酸素を主成分とするガスを用いてアッ
シングを行なう工程と、アッシング工程において表面部
にフッ素注入層が形成された剥離層を除去する工程とを
備えている。
め、本発明に係る第１の半導体装置の製造方法は、半導
体基板上に形成された下地層の上に絶縁膜を堆積した
後、絶縁膜の上に剥離層を堆積する工程と、剥離層の上
にレジストパターンを形成した後、剥離層及び絶縁膜に
対して、レジストパターンをマスクにすると共に炭素及
びフッ素を含むエッチングガスを用いるプラズマエッチ
ングを行なう工程と、プラズマエッチング工程において
レジストパターンの上に堆積されたポリマー膜に対し
て、酸素ガス又は酸素を主成分とするガスを用いてアッ
シングを行なう工程と、アッシング工程において表面部
にフッ素注入層が形成された剥離層を除去する工程とを
備えている。
【００２０】本発明に係る第１の半導体装置の製造方法
によると、絶縁膜の上に剥離層が形成されているため、
ポリマー膜に含まれているフッ素は剥離層に注入される
が、下層の絶縁膜には注入されない。また、剥離層の表
面部に形成されたフッ素注入層は剥離層と共に完全に除
去される。このため、後に行なわれるウェット洗浄工程
において、絶縁膜にはフッ素に起因する表面荒れは発生
しない。
によると、絶縁膜の上に剥離層が形成されているため、
ポリマー膜に含まれているフッ素は剥離層に注入される
が、下層の絶縁膜には注入されない。また、剥離層の表
面部に形成されたフッ素注入層は剥離層と共に完全に除
去される。このため、後に行なわれるウェット洗浄工程
において、絶縁膜にはフッ素に起因する表面荒れは発生
しない。
【００２１】また、フッ素注入層が完全に除去されるの
で、剥離層が除去された絶縁膜の上に化学増幅型レジス
ト材料よりなるレジスト膜を形成して、該レジスト膜に
対してパターン露光を行なう場合には、化学増幅型レジ
スト材料に含まれる酸（Ｈ+）がフッ素と反応して、レ
ジスト膜の露光部において発生する酸が失活する事態を
回避することができる。
で、剥離層が除去された絶縁膜の上に化学増幅型レジス
ト材料よりなるレジスト膜を形成して、該レジスト膜に
対してパターン露光を行なう場合には、化学増幅型レジ
スト材料に含まれる酸（Ｈ+）がフッ素と反応して、レ
ジスト膜の露光部において発生する酸が失活する事態を
回避することができる。
【００２２】第１の半導体装置の製造方法において、絶
縁膜は不純物が添加されていないシリコン酸化膜よりな
り、剥離層はホウ素、リン及びフッ素のうちの少なくと
も１つの不純物が添加されたシリコン酸化膜よりなるこ
とが好ましい。
縁膜は不純物が添加されていないシリコン酸化膜よりな
り、剥離層はホウ素、リン及びフッ素のうちの少なくと
も１つの不純物が添加されたシリコン酸化膜よりなるこ
とが好ましい。
【００２３】このようにすると、剥離層をエッチングに
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去することができる。
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去することができる。
【００２４】第１の半導体装置の製造方法において、絶
縁膜はシリコン酸化膜よりなり、剥離層はシリコン窒化
膜よりなることが好ましい。
縁膜はシリコン酸化膜よりなり、剥離層はシリコン窒化
膜よりなることが好ましい。
【００２５】このようにすると、剥離層をエッチングに
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去することができる。
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去することができる。
【００２６】第１の半導体装置の製造方法において、下
地層はシリコン窒化膜であり、絶縁膜はシリコン酸化膜
であり、剥離層はシリコン膜であることが好ましい。
地層はシリコン窒化膜であり、絶縁膜はシリコン酸化膜
であり、剥離層はシリコン膜であることが好ましい。
【００２７】このようにすると、剥離層をエッチングに
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去できると共に、剥離層をエッチ
ングにより除去する際に、下地層がエッチングされる事
態を防止できる。
より除去する際に絶縁膜に対する選択性が得られるの
で、剥離層を確実に除去できると共に、剥離層をエッチ
ングにより除去する際に、下地層がエッチングされる事
態を防止できる。
【００２８】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に形成された下地層の上に絶縁膜を堆
積した後、絶縁膜の上に該絶縁膜を構成する材料よりも
硬い絶縁材料よりなる注入ストッパ層を堆積する工程
と、注入ストッパ層の上にレジストパターンを形成した
後、注入ストッパ層及び絶縁膜に対して、レジストパタ
ーンをマスクにすると共に炭素及びフッ素を含むエッチ
ングガスを用いるプラズマエッチングを行なう工程と、
プラズマエッチング工程においてレジストパターンの上
に堆積されたポリマー膜に対して、酸素ガス又は酸素を
主成分とするガスを用いてアッシングを行なう工程と、
アッシング工程において注入ストッパ層の表面部に形成
されたフッ素注入層を除去する工程とを備えている。
は、半導体基板上に形成された下地層の上に絶縁膜を堆
積した後、絶縁膜の上に該絶縁膜を構成する材料よりも
硬い絶縁材料よりなる注入ストッパ層を堆積する工程
と、注入ストッパ層の上にレジストパターンを形成した
後、注入ストッパ層及び絶縁膜に対して、レジストパタ
ーンをマスクにすると共に炭素及びフッ素を含むエッチ
ングガスを用いるプラズマエッチングを行なう工程と、
プラズマエッチング工程においてレジストパターンの上
に堆積されたポリマー膜に対して、酸素ガス又は酸素を
主成分とするガスを用いてアッシングを行なう工程と、
アッシング工程において注入ストッパ層の表面部に形成
されたフッ素注入層を除去する工程とを備えている。
【００２９】本発明に係る第２の半導体装置の製造方法
によると、絶縁膜の上に注入ストッパ層が堆積されてい
るため、ポリマー膜に含まれているフッ素は注入ストッ
パ層に注入されるが、絶縁膜には注入されない。また、
注入ストッパ層は絶縁膜を構成する材料よりも硬い絶縁
材料よりなるため、ポリマー膜から発生したフッ素は注
入ストッパ層の表面部の浅い領域に留まり、深い領域に
は注入されない。このため、フッ素注入層が除去された
後に、注入ストッパ層の表面部に形成される表面荒れの
凹凸は小さくなるので、後に行なわれるウェット洗浄工
程において、絶縁膜にはフッ素に起因する表面荒れは発
生しない。
によると、絶縁膜の上に注入ストッパ層が堆積されてい
るため、ポリマー膜に含まれているフッ素は注入ストッ
パ層に注入されるが、絶縁膜には注入されない。また、
注入ストッパ層は絶縁膜を構成する材料よりも硬い絶縁
材料よりなるため、ポリマー膜から発生したフッ素は注
入ストッパ層の表面部の浅い領域に留まり、深い領域に
は注入されない。このため、フッ素注入層が除去された
後に、注入ストッパ層の表面部に形成される表面荒れの
凹凸は小さくなるので、後に行なわれるウェット洗浄工
程において、絶縁膜にはフッ素に起因する表面荒れは発
生しない。
【００３０】また、フッ素注入層が除去されるので、絶
縁膜の上に化学増幅型レジスト材料よりなるレジスト膜
を形成して、該レジスト膜に対してパターン露光を行な
う場合には、化学増幅型レジスト材料に含まれる酸（Ｈ
+ ）がフッ素と反応して、レジスト膜の露光部において
発生する酸が失活する事態を回避することができる。
縁膜の上に化学増幅型レジスト材料よりなるレジスト膜
を形成して、該レジスト膜に対してパターン露光を行な
う場合には、化学増幅型レジスト材料に含まれる酸（Ｈ
+ ）がフッ素と反応して、レジスト膜の露光部において
発生する酸が失活する事態を回避することができる。
【００３１】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置の製造方法につい
て、図１（ａ）〜（ｄ）を参照しながら説明する。
の第１の実施形態に係る半導体装置の製造方法につい
て、図１（ａ）〜（ｄ）を参照しながら説明する。
【００３２】まず、図１（ａ）に示すように、下地層と
してのシリコン基板１００の上にシリコン酸化膜（ホウ
素、リン又はフッ素等の不純物が添加されていてもよい
し、添加されていなくてもよい）よりなる絶縁膜１０１
を堆積した後、該絶縁膜１０１の上に、例えば１０ｎｍ
〜５０ｎｍ程度の厚さを持つシリコン窒化膜よりなる剥
離層１０２を堆積する。
してのシリコン基板１００の上にシリコン酸化膜（ホウ
素、リン又はフッ素等の不純物が添加されていてもよい
し、添加されていなくてもよい）よりなる絶縁膜１０１
を堆積した後、該絶縁膜１０１の上に、例えば１０ｎｍ
〜５０ｎｍ程度の厚さを持つシリコン窒化膜よりなる剥
離層１０２を堆積する。
【００３３】次に、図１（ｂ）に示すように、剥離層１
０２の上に、コンタクトホール形成用開口部を有するレ
ジストパターン１０３を形成した後、剥離層１０２及び
絶縁膜１０１に対して、レジストパターン１０３をマス
クにすると共にフルオロカーボンガスよりなるエッチン
グガスを用いるプラズマエッチングを行なって、コンタ
クトホール１０４を形成する。このようにすると、レジ
ストパターン１０３の上面並びにコンタクトホール１０
４の底面及び壁面には、エッチングガスのプラズマから
供給される炭素又はフッ素を主成分とする強固なポリマ
ー膜１０５が堆積する。
０２の上に、コンタクトホール形成用開口部を有するレ
ジストパターン１０３を形成した後、剥離層１０２及び
絶縁膜１０１に対して、レジストパターン１０３をマス
クにすると共にフルオロカーボンガスよりなるエッチン
グガスを用いるプラズマエッチングを行なって、コンタ
クトホール１０４を形成する。このようにすると、レジ
ストパターン１０３の上面並びにコンタクトホール１０
４の底面及び壁面には、エッチングガスのプラズマから
供給される炭素又はフッ素を主成分とする強固なポリマ
ー膜１０５が堆積する。
【００３４】次に、フルオロカーボンが添加された酸素
ガスよりなるアッシングガスを用いて、ポリマー膜１０
５及びレジストパターン１０３に対してアッシングを行
なう。このようにすると、ポリマー膜１０５から発生し
プラズマにより活性化されたフッ素が剥離層１０２に注
入されるので、図１（ｃ）に示すように、剥離層１０２
の表面部にフッ素注入層１０６が形成されるが、絶縁膜
１０１にはフッ素が注入されない。
ガスよりなるアッシングガスを用いて、ポリマー膜１０
５及びレジストパターン１０３に対してアッシングを行
なう。このようにすると、ポリマー膜１０５から発生し
プラズマにより活性化されたフッ素が剥離層１０２に注
入されるので、図１（ｃ）に示すように、剥離層１０２
の表面部にフッ素注入層１０６が形成されるが、絶縁膜
１０１にはフッ素が注入されない。
【００３５】次に、フッ酸を用いるウェット洗浄により
剥離層１０２を除去すると、フッ素注入層１０６は剥離
層１０２と共に除去されるため、図１（ｄ）に示すよう
に、フッ素が注入されていない絶縁膜１０１が得られ
る。この場合、洗浄液としてフッ酸を用いるため、シリ
コン窒化膜よりなる剥離層１０２はシリコン基板１００
に対してウェット洗浄の選択性を有するので、コンタク
トホール１０４の底部がエッチングされることなく剥離
層１０２を除去することができる。
剥離層１０２を除去すると、フッ素注入層１０６は剥離
層１０２と共に除去されるため、図１（ｄ）に示すよう
に、フッ素が注入されていない絶縁膜１０１が得られ
る。この場合、洗浄液としてフッ酸を用いるため、シリ
コン窒化膜よりなる剥離層１０２はシリコン基板１００
に対してウェット洗浄の選択性を有するので、コンタク
トホール１０４の底部がエッチングされることなく剥離
層１０２を除去することができる。
【００３６】第１の実施形態によると、絶縁膜１０１の
上に剥離層１０２が形成されているため、ポリマー膜１
０５に含まれているフッ素は剥離層１０２に注入される
が、絶縁膜１０１には注入されない。また、剥離層１０
２の表面部に形成されたフッ素注入層１０５は剥離層１
０２と共に完全に除去される。このため、ウェット洗浄
工程において、絶縁膜１０１にはフッ素に起因する表面
荒れは発生しない。
上に剥離層１０２が形成されているため、ポリマー膜１
０５に含まれているフッ素は剥離層１０２に注入される
が、絶縁膜１０１には注入されない。また、剥離層１０
２の表面部に形成されたフッ素注入層１０５は剥離層１
０２と共に完全に除去される。このため、ウェット洗浄
工程において、絶縁膜１０１にはフッ素に起因する表面
荒れは発生しない。
【００３７】また、フッ素注入層１０５が完全に除去さ
れるので、剥離層１０２が除去された絶縁膜１０１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成し
て、該レジスト膜にパターン露光を行なう場合に、化学
増幅型レジスト材料に含まれる酸（Ｈ+ ）がフッ素と反
応してレジスト膜の露光部において発生する酸が失活す
る事態を回避することができる。
れるので、剥離層１０２が除去された絶縁膜１０１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成し
て、該レジスト膜にパターン露光を行なう場合に、化学
増幅型レジスト材料に含まれる酸（Ｈ+ ）がフッ素と反
応してレジスト膜の露光部において発生する酸が失活す
る事態を回避することができる。
【００３８】尚、第１の実施形態においては、コンタク
トホール１０４の底部に、下地層としてシリコン基板１
００が露出する構造であったが、下地層としてポリシリ
コン膜よりなる電極が存在する場合であっても、シリコ
ン窒化膜よりなる剥離層１０２をリン酸により除去する
ことができる。
トホール１０４の底部に、下地層としてシリコン基板１
００が露出する構造であったが、下地層としてポリシリ
コン膜よりなる電極が存在する場合であっても、シリコ
ン窒化膜よりなる剥離層１０２をリン酸により除去する
ことができる。
【００３９】また、コンタクトホール１０４の底部に下
地層としてシリコン窒化膜よりなるエッチングストッパ
が露出する構造の場合には、剥離層１０２として、１０
〜３０ｎｍ程度の厚さを持つ薄いポリシリコン膜又は１
０〜５０ｎｍ程度の厚さを持つシリコン酸窒化膜を用い
ることが好ましい。
地層としてシリコン窒化膜よりなるエッチングストッパ
が露出する構造の場合には、剥離層１０２として、１０
〜３０ｎｍ程度の厚さを持つ薄いポリシリコン膜又は１
０〜５０ｎｍ程度の厚さを持つシリコン酸窒化膜を用い
ることが好ましい。
【００４０】剥離層１０２としてポリシリコン膜を用い
る場合には、洗浄液として水酸化カリウムを用いること
ができる。また、剥離層１０２としてシリコン酸窒化膜
（ＳｉＯＮ）を用いる場合には、フッ酸を用いることが
できるが、シリコン酸窒化膜のシリコン窒化膜に対する
選択性が余り高くないので、剥離層１０２の厚さを小さ
くすることが好ましい。
る場合には、洗浄液として水酸化カリウムを用いること
ができる。また、剥離層１０２としてシリコン酸窒化膜
（ＳｉＯＮ）を用いる場合には、フッ酸を用いることが
できるが、シリコン酸窒化膜のシリコン窒化膜に対する
選択性が余り高くないので、剥離層１０２の厚さを小さ
くすることが好ましい。
【００４１】（第１の実施形態の変形例）以下、本発明
の第１の実施形態の変形例に係る半導体装置の製造方法
について、図１（ａ）〜（ｄ）を参照しながら説明す
る。
の第１の実施形態の変形例に係る半導体装置の製造方法
について、図１（ａ）〜（ｄ）を参照しながら説明す
る。
【００４２】まず、図１（ａ）に示すように、下地層と
してのシリコン基板１００の上に、ホウ素、リン及びフ
ッ素などの不純物が添加されていないシリコン酸化膜よ
りなる絶縁膜１０１を堆積した後、該絶縁膜１０１の上
に、ホウ素、リン及びフッ素のうちの少なくとも１つの
不純物が添加され、且つ例えば１０ｎｍ〜５０ｎｍ程度
の厚さを持つシリコン酸化膜よりなる剥離層１０２を堆
積する。
してのシリコン基板１００の上に、ホウ素、リン及びフ
ッ素などの不純物が添加されていないシリコン酸化膜よ
りなる絶縁膜１０１を堆積した後、該絶縁膜１０１の上
に、ホウ素、リン及びフッ素のうちの少なくとも１つの
不純物が添加され、且つ例えば１０ｎｍ〜５０ｎｍ程度
の厚さを持つシリコン酸化膜よりなる剥離層１０２を堆
積する。
【００４３】次に、図１（ｂ）に示すように、剥離層１
０２の上に、コンタクトホール形成用開口部を有するレ
ジストパターン１０３を形成した後、剥離層１０２及び
絶縁膜１０１に対して、レジストパターン１０３をマス
クにすると共にフルオロカーボンガスよりなるエッチン
グガスを用いるプラズマエッチングを行なって、コンタ
クトホール１０４を形成する。
０２の上に、コンタクトホール形成用開口部を有するレ
ジストパターン１０３を形成した後、剥離層１０２及び
絶縁膜１０１に対して、レジストパターン１０３をマス
クにすると共にフルオロカーボンガスよりなるエッチン
グガスを用いるプラズマエッチングを行なって、コンタ
クトホール１０４を形成する。
【００４４】このようにすると、レジストパターン１０
３の上面並びにコンタクトホール１０４の底面及び壁面
には、エッチングガスのプラズマから供給される炭素又
はフッ素を主成分とする強固なポリマー膜１０５が堆積
する。
３の上面並びにコンタクトホール１０４の底面及び壁面
には、エッチングガスのプラズマから供給される炭素又
はフッ素を主成分とする強固なポリマー膜１０５が堆積
する。
【００４５】尚、このプラズマエッチングは、不純物が
添加されていない絶縁膜１０１及び不純物が添加された
シリコン酸化膜よりなる剥離層１０２に対して行なわれ
るので、エッチング工程が容易になる。
添加されていない絶縁膜１０１及び不純物が添加された
シリコン酸化膜よりなる剥離層１０２に対して行なわれ
るので、エッチング工程が容易になる。
【００４６】次に、フルオロカーボンが添加された酸素
ガスよりなるアッシングガスを用いて、ポリマー膜１０
５及びレジストパターン１０３に対してアッシングを行
なう。このようにすると、ポリマー膜１０５から発生し
プラズマにより活性化されたフッ素が剥離層１０２に注
入されるので、図１（ｃ）に示すように、剥離層１０２
の表面部にフッ素注入層１０６が形成されるが、絶縁膜
１０１にはフッ素が注入されない。
ガスよりなるアッシングガスを用いて、ポリマー膜１０
５及びレジストパターン１０３に対してアッシングを行
なう。このようにすると、ポリマー膜１０５から発生し
プラズマにより活性化されたフッ素が剥離層１０２に注
入されるので、図１（ｃ）に示すように、剥離層１０２
の表面部にフッ素注入層１０６が形成されるが、絶縁膜
１０１にはフッ素が注入されない。
【００４７】次に、フッ酸を用いるウェット洗浄によ
り、フッ素注入層１０６を剥離層１０２と共に除去す
る。このようにすると、シリコン酸化膜よりなる剥離層
１０２はシリコン基板１００に対してウェット洗浄の選
択性を有するので、コンタクトホール１０４の底部がエ
ッチングされることなく剥離層１０２を除去できる。
り、フッ素注入層１０６を剥離層１０２と共に除去す
る。このようにすると、シリコン酸化膜よりなる剥離層
１０２はシリコン基板１００に対してウェット洗浄の選
択性を有するので、コンタクトホール１０４の底部がエ
ッチングされることなく剥離層１０２を除去できる。
【００４８】第１の実施形態の変形例によると、絶縁膜
１０１の上に剥離層１０２が形成されているため、ポリ
マー膜１０５に含まれているフッ素は剥離層１０２に注
入されるが、絶縁膜１０１には注入されない。また、剥
離層１０２の表面部に形成されたフッ素注入層１０６は
剥離層１０２と共に完全に除去される。このため、ウェ
ット洗浄工程において、絶縁膜１０１にはフッ素に起因
する表面荒れは発生しない。
１０１の上に剥離層１０２が形成されているため、ポリ
マー膜１０５に含まれているフッ素は剥離層１０２に注
入されるが、絶縁膜１０１には注入されない。また、剥
離層１０２の表面部に形成されたフッ素注入層１０６は
剥離層１０２と共に完全に除去される。このため、ウェ
ット洗浄工程において、絶縁膜１０１にはフッ素に起因
する表面荒れは発生しない。
【００４９】また、フッ素注入層１０６が完全に除去さ
れるので、剥離層１０２が除去された絶縁膜１０１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成し
て、該レジスト膜にパターン露光を行なう場合に、化学
増幅型レジスト材料に含まれる酸（Ｈ+ ）がフッ素と反
応して、レジスト膜の露光部において発生する酸が失活
する事態を回避することができる。
れるので、剥離層１０２が除去された絶縁膜１０１の上
に化学増幅型レジスト材料よりなるレジスト膜を形成し
て、該レジスト膜にパターン露光を行なう場合に、化学
増幅型レジスト材料に含まれる酸（Ｈ+ ）がフッ素と反
応して、レジスト膜の露光部において発生する酸が失活
する事態を回避することができる。
【００５０】尚、第１の実施形態の変形例においては、
剥離層１０２をフッ酸を用いるウェット洗浄により除去
したが、これに代えて、気相のフッ酸により除去しても
よい。
剥離層１０２をフッ酸を用いるウェット洗浄により除去
したが、これに代えて、気相のフッ酸により除去しても
よい。
【００５１】また、第１の実施形態の変形例において
は、コンタクトホール１０４の底部に下地層としてのシ
リコン基板１００が露出する構造であったが、これに代
えて、コンタクトホール１０４の底部に、下地層とし
て、シリコン窒化膜よりなるエッチングストッパ又はポ
リシリコン膜よりなる電極が露出する構造であってよ
い。
は、コンタクトホール１０４の底部に下地層としてのシ
リコン基板１００が露出する構造であったが、これに代
えて、コンタクトホール１０４の底部に、下地層とし
て、シリコン窒化膜よりなるエッチングストッパ又はポ
リシリコン膜よりなる電極が露出する構造であってよ
い。
【００５２】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図２
（ａ）〜（ｄ）を参照しながら説明する。
実施形態に係る半導体装置の製造方法について、図２
（ａ）〜（ｄ）を参照しながら説明する。
【００５３】まず、図２（ａ）に示すように、下地層と
してのシリコン基板２００の上に、ホウ素、リン及びフ
ッ素のうちの少なくとも１つよりなる不純物が添加され
たシリコン酸化膜（例えば、ＢＰＳＧ膜又はＦＳＧ膜）
よりなる絶縁膜２０１を堆積した後、該絶縁膜２０１の
上に、不純物が添加されておらず硬いシリコン酸化膜よ
りなり、１０〜５０ｎｍ程度の厚さを有する注入ストッ
パ層２０２を堆積する。尚、硬いシリコン酸化膜として
は、プラズマＴＥＯＳ膜又はＨＤＰ−ＮＳＧ膜（高密度
プラズマにより堆積されたNon-doped Silicate Grass）
等が挙げられる。絶縁膜２０１と注入ストッパ層２０２
とがいずれもシリコン酸化膜よりなる場合には、連続的
に成膜を行なうことができるので、工程を追加しなくて
もよい。
してのシリコン基板２００の上に、ホウ素、リン及びフ
ッ素のうちの少なくとも１つよりなる不純物が添加され
たシリコン酸化膜（例えば、ＢＰＳＧ膜又はＦＳＧ膜）
よりなる絶縁膜２０１を堆積した後、該絶縁膜２０１の
上に、不純物が添加されておらず硬いシリコン酸化膜よ
りなり、１０〜５０ｎｍ程度の厚さを有する注入ストッ
パ層２０２を堆積する。尚、硬いシリコン酸化膜として
は、プラズマＴＥＯＳ膜又はＨＤＰ−ＮＳＧ膜（高密度
プラズマにより堆積されたNon-doped Silicate Grass）
等が挙げられる。絶縁膜２０１と注入ストッパ層２０２
とがいずれもシリコン酸化膜よりなる場合には、連続的
に成膜を行なうことができるので、工程を追加しなくて
もよい。
【００５４】次に、図２（ｂ）に示すように、注入スト
ッパ層２０２の上に、コンタクトホール形成用開口部を
有するレジストパターン２０３を形成した後、注入スト
ッパ層２０２及び絶縁膜２０１に対して、レジストパタ
ーン２０３をマスクにすると共にフルオロカーボンより
なるエッチングガスを用いるプラズマエッチングを行な
って、コンタクトホール２０４を形成する。このように
すると、レジストパターン２０３の上面並びにコンタク
トホール２０４の底面及び壁面には、エッチングガスの
プラズマから供給される炭素又はフッ素を主成分とする
強固なポリマー膜２０５が堆積する。
ッパ層２０２の上に、コンタクトホール形成用開口部を
有するレジストパターン２０３を形成した後、注入スト
ッパ層２０２及び絶縁膜２０１に対して、レジストパタ
ーン２０３をマスクにすると共にフルオロカーボンより
なるエッチングガスを用いるプラズマエッチングを行な
って、コンタクトホール２０４を形成する。このように
すると、レジストパターン２０３の上面並びにコンタク
トホール２０４の底面及び壁面には、エッチングガスの
プラズマから供給される炭素又はフッ素を主成分とする
強固なポリマー膜２０５が堆積する。
【００５５】尚、このプラズマエッチングは、不純物が
添加されたシリコン酸化膜よりなる絶縁膜２０１及び不
純物が添加されていないシリコン酸化膜よりなる注入ス
トッパ層２０２に対して行なわれるので、エッチング工
程が容易になる。
添加されたシリコン酸化膜よりなる絶縁膜２０１及び不
純物が添加されていないシリコン酸化膜よりなる注入ス
トッパ層２０２に対して行なわれるので、エッチング工
程が容易になる。
【００５６】次に、フルオロカーボンが添加された酸素
ガスよりなるアッシングガスを用いて、ポリマー膜２０
５及びレジストパターン２０３に対してアッシングを行
なう。このようにすると、ポリマー膜２０５から発生し
プラズマにより活性化されたフッ素が注入ストッパ層２
０２に注入されるので、図２（ｃ）に示すように、注入
ストッパ層２０２の表面部にフッ素注入層２０６が形成
されるが、注入ストッパ層２０２は不純物が添加されて
おらず硬いので、フッ素の注入深さ（フッ素注入層２０
５の厚さ）は浅くなると共に絶縁膜２０１にはフッ素が
注入されない。
ガスよりなるアッシングガスを用いて、ポリマー膜２０
５及びレジストパターン２０３に対してアッシングを行
なう。このようにすると、ポリマー膜２０５から発生し
プラズマにより活性化されたフッ素が注入ストッパ層２
０２に注入されるので、図２（ｃ）に示すように、注入
ストッパ層２０２の表面部にフッ素注入層２０６が形成
されるが、注入ストッパ層２０２は不純物が添加されて
おらず硬いので、フッ素の注入深さ（フッ素注入層２０
５の厚さ）は浅くなると共に絶縁膜２０１にはフッ素が
注入されない。
【００５７】次に、図２（ｄ）に示すように、弱いフッ
酸又はアンモニア過水を用いるウェット洗浄によりフッ
素注入層２０６を、コンタクトホール２０４に露出して
いる絶縁膜２０１及び注入ストッパ層２０２に段差がで
きない程度に除去する。このウェット洗浄工程において
は、フッ素注入層２０６と、不純物が添加されていない
シリコン酸化膜よりなる注入ストッパ層２０２とのエッ
チングレートの差によって、フッ素注入層２０６が主と
して除去される。
酸又はアンモニア過水を用いるウェット洗浄によりフッ
素注入層２０６を、コンタクトホール２０４に露出して
いる絶縁膜２０１及び注入ストッパ層２０２に段差がで
きない程度に除去する。このウェット洗浄工程において
は、フッ素注入層２０６と、不純物が添加されていない
シリコン酸化膜よりなる注入ストッパ層２０２とのエッ
チングレートの差によって、フッ素注入層２０６が主と
して除去される。
【００５８】第２の実施形態によると、不純物が添加さ
れた絶縁膜２０１の上に、不純物が添加されていない硬
いシリコン酸化膜よりなる注入ストッパ層２０２が設け
られているため、ポリマー膜２０５から発生したフッ素
は注入ストッパ層２０２の表面部の浅い領域に留まり、
深い領域には注入されない。このため、ウェット洗浄に
よりフッ素注入層２０６が除去された後に、注入ストッ
パ層２０２の表面部に形成される表面荒れの凹凸は小さ
くなる。
れた絶縁膜２０１の上に、不純物が添加されていない硬
いシリコン酸化膜よりなる注入ストッパ層２０２が設け
られているため、ポリマー膜２０５から発生したフッ素
は注入ストッパ層２０２の表面部の浅い領域に留まり、
深い領域には注入されない。このため、ウェット洗浄に
よりフッ素注入層２０６が除去された後に、注入ストッ
パ層２０２の表面部に形成される表面荒れの凹凸は小さ
くなる。
【００５９】また、フッ素注入層２０６が除去されるの
で、絶縁膜２０１の上に化学増幅型レジスト材料よりな
るレジスト膜を形成して、該レジスト膜にパターン露光
を行なう場合に、化学増幅型レジスト材料に含まれる酸
（Ｈ+ ）がフッ素と反応して、レジスト膜の露光部にお
いて発生する酸が失活する事態を回避することができ
る。
で、絶縁膜２０１の上に化学増幅型レジスト材料よりな
るレジスト膜を形成して、該レジスト膜にパターン露光
を行なう場合に、化学増幅型レジスト材料に含まれる酸
（Ｈ+ ）がフッ素と反応して、レジスト膜の露光部にお
いて発生する酸が失活する事態を回避することができ
る。
【００６０】第２の実施形態においては、コンタクトホ
ール２０４の底部に下地層としてシリコン基板２００が
露出する構造であったが、これに代えて、コンタクトホ
ール２０４の底部に、下地層として、シリコン窒化膜よ
りなるエッチングストッパ、ポリシリコン膜よりなる電
極又は金属膜よりなる配線が露出する構造であってよ
い。
ール２０４の底部に下地層としてシリコン基板２００が
露出する構造であったが、これに代えて、コンタクトホ
ール２０４の底部に、下地層として、シリコン窒化膜よ
りなるエッチングストッパ、ポリシリコン膜よりなる電
極又は金属膜よりなる配線が露出する構造であってよ
い。
【００６１】尚、ウェット洗浄により剥離層又はフッ素
注入層を除去することが困難である場合には、ＣＭＰに
よる表面研磨も有効である。
注入層を除去することが困難である場合には、ＣＭＰに
よる表面研磨も有効である。
【００６２】
【発明の効果】本発明に係る第１の半導体装置の製造方
法によると、剥離層の表面部に形成されたフッ素注入層
は剥離層と共に完全に除去されるため、後に行なわれる
ウェット洗浄工程において、絶縁膜にはフッ素に起因す
る表面荒れは発生しない。
法によると、剥離層の表面部に形成されたフッ素注入層
は剥離層と共に完全に除去されるため、後に行なわれる
ウェット洗浄工程において、絶縁膜にはフッ素に起因す
る表面荒れは発生しない。
【００６３】また、フッ素注入層が完全に除去されるの
で、剥離層が除去された絶縁膜の上に化学増幅型レジス
ト材料よりなるレジスト膜を形成する場合、レジスト膜
の露光部において発生する酸が失活する事態を回避する
ことができる。
で、剥離層が除去された絶縁膜の上に化学増幅型レジス
ト材料よりなるレジスト膜を形成する場合、レジスト膜
の露光部において発生する酸が失活する事態を回避する
ことができる。
【００６４】本発明に係る第２の半導体装置の製造方法
によると、ポリマー膜から発生したフッ素は注入ストッ
パ層の表面部の浅い領域に留まるため、フッ素注入層が
除去された後に、注入ストッパ層の表面部に形成される
表面荒れの凹凸は小さくなるので、後に行なわれるウェ
ット洗浄工程において、絶縁膜にはフッ素に起因する表
面荒れは発生しない。
によると、ポリマー膜から発生したフッ素は注入ストッ
パ層の表面部の浅い領域に留まるため、フッ素注入層が
除去された後に、注入ストッパ層の表面部に形成される
表面荒れの凹凸は小さくなるので、後に行なわれるウェ
ット洗浄工程において、絶縁膜にはフッ素に起因する表
面荒れは発生しない。
【００６５】また、フッ素注入層が除去されるので、剥
離層が除去された絶縁膜の上に化学増幅型レジスト材料
よりなるレジスト膜を形成する場合、レジスト膜の露光
部において発生する酸が失活する事態を回避することが
できる。
離層が除去された絶縁膜の上に化学増幅型レジスト材料
よりなるレジスト膜を形成する場合、レジスト膜の露光
部において発生する酸が失活する事態を回避することが
できる。
【図１】（ａ）〜（ｄ）は本発明の第１の実施形態及び
その変形例に係る半導体装置の製造方法の各工程を示す
断面図である。
その変形例に係る半導体装置の製造方法の各工程を示す
断面図である。
【図２】（ａ）〜（ｄ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は従来の半導体装置の製造方法
の各工程を示す断面図である。
の各工程を示す断面図である。
１００ シリコン基板
１０１ 絶縁膜
１０２ 剥離層
１０３ レジストパターン
１０４ コンタクトホール
１０５ ポリマー膜
１０６ フッ素注入層
２００ シリコン基板
２０１ 絶縁膜
２０２ 注入ストッパ層
２０３ レジストパターン
２０４ コンタクトホール
２０５ ポリマー膜
２０６ フッ素注入層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/28 Ｈ０１Ｌ 21/30 ５７２Ａ ５Ｆ０４６
21/768 21/90 Ｃ
Ａ
Ｆターム(参考） 2H025 AA03 AB16 DA33 DA40 FA39
2H096 AA25 CA05 CA09 HA30 JA04
LA30
4M104 AA01 DD08 DD15 DD16 DD17
DD18 DD19 DD22 DD23 HH20
5F004 AA08 AA09 CA01 DB02 DB03
DB07 EA10 EA28 EB01
5F033 QQ09 QQ10 QQ12 QQ19 QQ24
QQ25 QQ27 QQ28 QQ35 QQ95
RR04 RR06 RR08 RR11 RR13
RR14 RR15 SS04 SS15 XX00
5F046 MA12
Claims (5)
- 【請求項１】 半導体基板上に形成された下地層の上に
絶縁膜を堆積した後、前記絶縁膜の上に剥離層を堆積す
る工程と、 前記剥離層の上にレジストパターンを形成した後、前記
剥離層及び絶縁膜に対して、前記レジストパターンをマ
スクにすると共に炭素及びフッ素を含むエッチングガス
を用いるプラズマエッチングを行なう工程と、 前記プラズマエッチング工程において前記レジストパタ
ーンの上に堆積されたポリマー膜に対して、酸素ガス又
は酸素を主成分とするガスを用いてアッシングを行なう
工程と、 前記アッシング工程において表面部にフッ素注入層が形
成された前記剥離層を除去する工程とを備えていること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記絶縁膜は、不純物が添加されていな
いシリコン酸化膜よりなり、 前記剥離層は、ホウ素、リン及びフッ素のうちの少なく
とも１つの不純物が添加されたシリコン酸化膜よりなる
ことを特徴とすることを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項３】 前記絶縁膜は、シリコン酸化膜よりな
り、 前記剥離層は、シリコン窒化膜よりなることを特徴とす
る請求項１に記載の半導体装置の製造方法。 - 【請求項４】 前記下地層は、シリコン窒化膜であり、 前記絶縁膜は、シリコン酸化膜であり、 前記剥離層は、シリコン膜であることを特徴とする請求
項１に記載の半導体装置の製造方法。 - 【請求項５】 半導体基板上に形成された下地層の上に
絶縁膜を堆積した後、前記絶縁膜の上に該絶縁膜を構成
する材料よりも硬い絶縁材料よりなる注入ストッパ層を
堆積する工程と、 前記注入ストッパ層の上にレジストパターンを形成した
後、前記注入ストッパ層及び前記絶縁膜に対して、前記
レジストパターンをマスクにすると共に炭素及びフッ素
を含むエッチングガスを用いるプラズマエッチングを行
なう工程と、 前記プラズマエッチング工程において前記レジストパタ
ーンの上に堆積されたポリマー膜に対して、酸素ガス又
は酸素を主成分とするガスを用いてアッシングを行なう
工程と、 前記アッシング工程において前記注入ストッパ層の表面
部に形成されたフッ素注入層を除去する工程とを備えて
いることを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249883A JP3477462B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
| US10/128,314 US6831018B2 (en) | 2001-08-21 | 2002-04-24 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001249883A JP3477462B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003059912A true JP2003059912A (ja) | 2003-02-28 |
| JP3477462B2 JP3477462B2 (ja) | 2003-12-10 |
Family
ID=19078809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001249883A Expired - Fee Related JP3477462B2 (ja) | 2001-08-21 | 2001-08-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3477462B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
| JP2014511577A (ja) * | 2011-03-04 | 2014-05-15 | アプライド マテリアルズ インコーポレイテッド | コンタクト洗浄のための方法 |
| CN108352300A (zh) * | 2015-11-13 | 2018-07-31 | 应用材料股份有限公司 | 利用选择性表面修改填充结构的技术 |
| CN111066129A (zh) * | 2018-06-04 | 2020-04-24 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
-
2001
- 2001-08-21 JP JP2001249883A patent/JP3477462B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005303247A (ja) * | 2004-04-08 | 2005-10-27 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| WO2010001541A1 (ja) * | 2008-07-04 | 2010-01-07 | パナソニック株式会社 | インダクタ及びその製造方法 |
| JP2014511577A (ja) * | 2011-03-04 | 2014-05-15 | アプライド マテリアルズ インコーポレイテッド | コンタクト洗浄のための方法 |
| CN108352300A (zh) * | 2015-11-13 | 2018-07-31 | 应用材料股份有限公司 | 利用选择性表面修改填充结构的技术 |
| CN111066129A (zh) * | 2018-06-04 | 2020-04-24 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
| CN111066129B (zh) * | 2018-06-04 | 2024-04-05 | 东京毅力科创株式会社 | 蚀刻处理方法和蚀刻处理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3477462B2 (ja) | 2003-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI261864B (en) | Recess gate and method for fabricating semiconductor device with the same | |
| US6831018B2 (en) | Method for fabricating semiconductor device | |
| US20110021029A1 (en) | Plasma etch method to reduce micro-loading | |
| KR100518587B1 (ko) | 얕은 트렌치 소자 분리 구조의 제조 방법 및 얕은 트렌치소자 분리 구조를 포함하는 미세 전자 소자 | |
| US6806164B2 (en) | Semiconductor apparatus and method for fabricating the same | |
| US7371692B2 (en) | Method for manufacturing a semiconductor device having a W/WN/polysilicon layered film | |
| TWI251876B (en) | Method of pull back for forming shallow trench isolation | |
| JP3477462B2 (ja) | 半導体装置の製造方法 | |
| JP3921364B2 (ja) | 半導体装置の製造方法 | |
| US6682987B2 (en) | Methods of forming a trench isolation region in a substrate by removing a portion of a liner layer at a boundary between a trench etching mask and an oxide layer in a trench and integrated circuit devices formed thereby | |
| KR100332109B1 (ko) | 반도체 소자의 비아홀 형성 방법 | |
| US7323394B2 (en) | Method of producing element separation structure | |
| US7795151B2 (en) | Methods of forming a trench having side surfaces including a uniform slope | |
| KR101042253B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| TWI305017B (en) | Semiconductor devices and methods for fabricating gate spacers | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JP2002289682A (ja) | 半導体装置およびその製造方法 | |
| JPH11243080A (ja) | 半導体基板のエッチング方法 | |
| JP2005136097A (ja) | 半導体装置の製造方法 | |
| KR20060002138A (ko) | 반도체 소자의 제조방법 | |
| US6943120B1 (en) | Method to improve via or contact hole profile using an in-situ polymer deposition and strip procedure | |
| JP2005129946A (ja) | ハードマスクのポストプラズマ洗浄プロセス | |
| KR101015525B1 (ko) | 인덕터의 금속 배선 형성 방법 | |
| KR100559683B1 (ko) | 반도체 소자의 셀로우 트렌치 소자분리막의 제조 방법 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080926 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090926 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100926 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110926 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120926 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130926 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |