JP2010219105A - 基板処理方法 - Google Patents

基板処理方法 Download PDF

Info

Publication number
JP2010219105A
JP2010219105A JP2009061138A JP2009061138A JP2010219105A JP 2010219105 A JP2010219105 A JP 2010219105A JP 2009061138 A JP2009061138 A JP 2009061138A JP 2009061138 A JP2009061138 A JP 2009061138A JP 2010219105 A JP2010219105 A JP 2010219105A
Authority
JP
Japan
Prior art keywords
film
substrate processing
gas
processing method
photoresist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009061138A
Other languages
English (en)
Other versions
JP5275093B2 (ja
Inventor
Masato Kushibiki
理人 櫛引
Eiichi Nishimura
栄一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009061138A priority Critical patent/JP5275093B2/ja
Priority to US12/721,962 priority patent/US8491804B2/en
Publication of JP2010219105A publication Critical patent/JP2010219105A/ja
Application granted granted Critical
Publication of JP5275093B2 publication Critical patent/JP5275093B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】半導体デバイスの小型化要求を満たす寸法の開口パターンを形成する際に、マスク層のエッチング耐性を増強させ、処理対象層の加工の自由度を向上させることができる基板処理方法を提供する。
【解決手段】処理対象基板であるウエハＷのマスク層としての、例えばフォトレジスト膜５３からなる有機膜を無機化する無機化ステップは、フォトレジスト膜５３の表面に１価のアミノシランを吸着させる吸着ステップと、吸着したアミノシランを、酸素をプラズマ励起した酸素ラジカルを用いて酸化し、これによってフォトレジスト膜５３をＳｉ酸化膜に改質する酸化ステップを有する。
【選択図】図４

Description

本発明は、基板処理方法に関し、特に、マスク層としての有機膜を無機化する基板処理方法に関する。
シリコン基材上にＣＶＤ処理等によって形成された不純物を含む酸化膜、例えばＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜、導電膜、例えばＴｉＮ膜、反射防止膜（ＢＡ
ＲＣ膜）及びマスク層（フォトレジスト膜）が順に積層された半導体デバイス用のウエハが知られている（例えば、特許文献１参照）。フォトレジスト膜は、フォトリソグラフィにより所定のパターンに形成され、反射防止膜及び導電膜のエッチングの際に、マスク層として機能する。
近年、半導体デバイスの小型化が進む中、上述したようなウエハの表面における回路パターンをより微細に形成する必要性が生じてきている。このような微細な回路パターンを形成するためには、半導体デバイスの製造過程において、フォトレジスト膜におけるパターンの最小寸法を小さくして、小さい寸法の開口部（ビアホールやトレンチ）をエッチング対象膜に形成する必要がある。一方、フォトレジスト膜におけるパターンを小さくするために現像光による現像制御性を向上すべく透明性の高い材質を用いると、透明性の高い材質は硬度が低いためマスク層自体の強度が低下して十分なエッチング耐性が得られないという問題がある。すなわち、マスク層においては、パターンの微細化と材質のエッチング耐性とはトレードオフ（二律背反）の関係にある。
半導体デバイスの製造過程において、マスク層のエッチング耐性を向上させるための従来技術が開示された公知文献として特許文献２が挙げられる。
特許文献２には、基板上に形成されたパターンをマスク層として下地層をエッチングするエッチングプロセスに用いられるパターン被覆材料であって、加水分解により水酸基を生成し得る金属化合物を含有するパターン被覆材料を、マスク層上に塗布し、水又は脱イオン水と接触させることによって金属化合物を加水分解して水酸基を生成し、これによってエッチング耐性を備えた金属酸化物を含むマスクを形成する技術が開示されている。
特開２００６−１９０９３９号公報 特開２００７−００５５９８号公報
しかしながら、上記従来技術におけるマスク層の強度は、必ずしも満足できるものではなく、微細なパターンが形成されたマスク層であって十分なエッチング耐性を有するマスク層の開発が望まれていた。
本発明の目的は、処理対象層に、半導体デバイスの小型化要求を満たす寸法の開口部を形成する際のマスク層のエッチング耐性を増強させ、処理対象層の加工の自由度を向上させることができる基板処理方法を提供することにある。
上記目的を達成するために、請求項１記載の基板処理方法は、処理対象層と、マスク層としての有機膜を有する基板を処理する基板処理方法であって、前記有機膜を無機化する無機化ステップを有することを特徴とする。
請求項２記載の基板処理方法は、請求項１記載の基板処理方法において、前記無機化ステップは、前記有機膜の表面にＳｉ含有ガスを吸着させる吸着ステップと、吸着したＳｉ含有ガスを酸化してＳｉ酸化膜に改質する酸化ステップを有することを特徴とする。
請求項３記載の基板処理方法は、請求項２記載の基板処理方法において、前記Ｓｉ含有ガスとして、１価のアミノシランを用いることを特徴とする。
請求項４記載の基板処理方法は、請求項２又は３記載の基板処理方法において、前記吸着ステップにおける処理圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることを特徴とする。
請求項５記載の基板処理方法は、請求項２乃至４のいずれか１項に記載の基板処理方法において、前記吸着ステップにおける処理温度は、２０℃〜７００℃であることを特徴とする。
請求項６記載の基板処理方法は、請求項２乃至５のいずれか１項に記載の基板処理方法において、前記酸化ステップにおいて、酸化ガスとして酸素含有ガスを用い、該酸素含有ガスをプラズマ励起した酸素ラジカルによって前記Ｓｉ含有ガスを酸化することを特徴とする。
請求項７記載の基板処理方法は、請求項２乃至６のいずれか１項に記載の基板処理方法において、前記酸化ステップにおける処理圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることを特徴とする。
請求項８記載の基板処理方法は、請求項２乃至７のいずれか１項に記載の基板処理方法において、前記酸化ステップにおける処理温度は、２０℃〜７００℃であることを特徴とする。
請求項９記載の基板処理方法は、請求項１乃至８のいずれか１項に記載に基板処理方法において、前記マスク層における開口パターンを形成する線状部分の幅は、６０ｎｍ以下であることを特徴とする。
請求項１０記載の基板処理方法は、請求項１乃至９のいずれか１項に記載の基板処理方法において、前記無機化ステップによって無機化された前記マスク層をエッチングして該マスク層の前記開口パターンを形成する線状部分の幅を調整するエッチングステップを有することを特徴とする。
請求項１記載の基板処理方法によれば、マスク層としての有機膜を無機化する無機化ステップを有するので、マスク層のエッチング耐性が増強され、処理対象層の加工の自由度が向上する。
請求項２記載の基板処理方法によれば、有機膜の表面にＳｉ含有ガスを吸着させた後、吸着したＳｉ含有ガスを酸化してＳｉ（シリコン）酸化膜に改質するので、マスク層表面に均質のＳｉ酸化膜を均等の厚さで形成してその強度を増大させることができる。
請求項３記載の基板処理方法によれば、Ｓｉ含有ガスとして、１価のアミノシランを用いるので、Ｓｉ含有ガスが有機膜表面へ吸着し易くなって有機膜の無機化処理におけるサイクルレートが向上する。
請求項４記載の基板処理方法によれば、吸着ステップにおける処理圧力を、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）としたので、有機膜表面へのＳｉ含有ガスの吸着力が大きくなる。
請求項５記載の基板処理方法によれば、吸着ステップにおける処理温度を、２０℃〜７００℃としたので、形成されるＳｉ酸化膜の膜質や膜厚の均一性が向上する。
請求項６記載の基板処理方法によれば、酸化ガスとして酸素含有ガスを用い、酸素含有ガスをプラズマ励起した酸素ラジカルによってＳｉ含有ガスを酸化するので、有機膜の表面に吸着したＳｉ含有ガスを効果的に酸化してＳｉ酸化膜に改質することができる。
請求項７記載の基板処理方法によれば、酸化ステップにおける処理圧力を、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）としたので、酸素ラジカルが発生しやすくなり、しかも処理空間における酸素ラジカルの平均自由行程を大きくすることができ、もって、Ｓｉ酸化膜への改質を促進することができる。
請求項８記載の基板処理方法によれば、酸化ステップにおける処理温度を、２０℃〜７００℃としたので、有機膜表面に吸着したＳｉ含有ガスのＳｉ酸化膜への改質を良好に行うことができる。
請求項９記載の基板処理方法によれば、マスク層における開口パターンを形成する線状部分の幅を、６０ｎｍ以下としたので、マスク層の強度を確保しつつ、近年の半導体デバイスに要求される微細化された回路パターンを有する基板を調製することができる。
請求項１０記載の基板処理方法によれば、無機化ステップによって無機化されたマスク層をエッチングしてマスク層の開口パターンを形成する線状部分の幅を調整するエッチングステップを有するので、目的とした線幅の線状部分を有するマスク層を作成することができる。
本発明の実施の形態に係る基板処理方法に適用される無機化装置の概略構成を示す縦断面図である。 本発明の実施の形態に係る基板処理方法における有機膜の無機化処理を示すフローチャートである。 ウエハにエッチング処理を施す平行平板型の基板処理装置のプロセスモジュール（上下２周波電源）を示す断面図である。 本発明の実施例に適用される被処理基板としてのウエハの構成を概略的に示す断面図である。 本発明の実施例における基板処理方法を示す工程図である。
以下、本発明の実施の形態について図面を参照しながら詳述する。
まず、本発明の実施の形態に係る基板処理方法に適用される基板処理装置について説明する。この基板処理装置は基板としての半導体ウエハＷ（以下、単に「ウエハＷ」という。）の有機膜を無機化するＭＬＤ（Ｍｏｌｅｃｕｌａｒ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）処理を施すように構成された装置（以下、「無機化装置」という。）であって、プラズマ発生時の出力を、例えば５００Ｗ〜３０００Ｗまで増大させることができるようにしたものである。
図１は、本発明の実施の形態に係る基板処理方法に適用される無機化装置の概略構成を示す縦断面図である。この無機化装置は、バッチ式の装置であるが、枚葉式の装置を適用することもできる。
図１において、無機化装置１０は、有天井で略円筒状の反応管１２を備えている。反応管１２は、耐熱及び耐腐食性に優れた材料、例えば、石英によって形成されている。
反応管１２の外表面の一部には、反応管１２の内部ガスを排気するための排気部１３が設けられている。排気部１３は、反応管１２に沿って上方向に延び、複数の開口を介して反応管１２の内部と連通している。排気部１３の上端は、反応管１２の頂部に設けられた排気口１４に連結されている。排気口１４には図示省略した圧力調整機構が設けられており、この圧力調整機構によって反応管１２の内部圧力が所定の圧力（真空度）に調整される。
反応管１２の下方には、例えば石英からなる蓋体１５が配置されており、蓋体１５は、エレベータ機構により上下動可能に構成されている。すなわち、蓋体１５が上昇すると反応管１２の下方側（炉口部分）が閉鎖され、下降すると開口される。蓋体１５上には、例えば石英からなるウエハボート１６が載置されており、ウエハボート１６は、被処理基板であるウエハＷが垂直方向に所定の間隔をおいて複数枚収容されている。反応管１２の周囲には、図示省略した電熱ヒータが配置されており、この電熱ヒータによって反応管１２内の温度が調整される。
反応管１２には、酸化ガスを導入する酸化ガス供給管１８と、酸化ガス以外の処理ガスを導入する処理ガス供給管（図示省略）とが設けられている。酸化ガス供給管１８は、プラズマ発生部１７を介して反応管１２に連結されている。従って、酸化ガスは、酸化ガス供給管１８を流通し、プラズマ発生部１７に設けられた一対の電極１９によってプラズマ励起されて活性酸素（以下、「酸素ラジカル」という。）になり、その後、反応管１２に導入される。
図示省略した処理ガス供給管は、酸化ガス供給管１８と平行に配置され、直接反応管１２に接続されている。処理ガス供給管としては、例えば、分散インジェクタが用いられる。反応管１２に供給される処理ガスとしては、ソースガス、酸化ガス、希釈ガス、パージガス等がある。酸化ガス以外のソースガス、希釈ガス、パージガスは、処理ガス供給管を経て反応管１２に導入される。
ソースガスは、ウエハＷに形成された有機膜の表面にソースとしてＳｉ（シリコン）を吸着させるガスであり、Ｓｉ含有ガスとして１価のアミノシラン、例えばＳｉＨ３（ＮＨＣ（ＣＨ３）３）、ＳｉＨ３（Ｎ（ＣＨ３）２）等が好適に適用される。酸化ガスは、有機膜に吸着されたソース（Ｓｉ）を酸化するガスであり、酸素含有ガスが用いられる。酸素含有ガスとしては、例えば純粋の酸素（Ｏ２）ガスが用いられるが、Ｏ２ガスを、例えばＮ２ガス等で適宜希釈したガスを用いることもできる。希釈ガスは、処理ガスを希釈するガスであり、例えば窒素（Ｎ２）ガスである。また、パージガスとしては、例えば窒素（Ｎ２）ガス等の不活性ガスが用いられる。酸化ガス以外のガスは、プラズマ励起（活性化）されない。酸化ガス供給管１８及び処理ガス供給管には、垂直方向に所定間隔の供給孔が複数設けられており、供給孔から反応管１２内に処理ガスが供給される。
無機化装置１０は図示省略した制御部を有し、制御部は、無機化装置１０の各構成部材及び必要に応じて付設された各種センサ等を制御する。
以下に、無機化装置１０において実行される本発明の実施の形態に係る基板処理方法としての有機膜の無機化処理について詳細に説明する。有機膜の無機化処理は、ＭＬＤ処理を利用してウエハＷの微細パターンを有する、例えばフォトレジスト膜を無機化してそのエッチング耐性を増強させ、処理対象層の加工の自由度を向上させるものである。有機膜の無機化処理は、フォトレジスト膜に直接、又は、例えば平行平板型の基板処理装置によってエッチング処理を施して開口パターンを形成する線状部分の幅がスリム化されたフォトレジスト膜に対して無機化処理を施す無機化処理用プログラムに応じて制御部が実行する。
図２は、本発明の実施の形態に係る基板処理方法における有機膜の無機化処理を示すフローチャートである。
図２において、有機膜の無機化処理を実行する際、まず、図１の無機化装置１０の反応管１２内に、図示省略した処理ガス供給管からＮ２ガスを直接導入して反応管１２内をパージする（ステップＳ１）。次いで、複数枚のウエハＷを収容したウエハボート１６を蓋体１５上に載置し、その後、蓋体１５を上昇させてウエハＷを反応管１２内に収容する（ステップＳ２）。
次に、反応管１２内を例えば４００℃、６．６５×１０Ｐａ（５００ｍＴｏｒｒ）に調整し（ステップＳ３）、この状態で処理ガス供給管からＳｉ含有ガスとして、例えば１価のアミノシランであるＳｉＨ３（ＮＨＣ（ＣＨ３）３）ガスを導入してウエハＷのフォトレジスト膜の表面に吸着させる（ステップＳ４）（吸着ステップ）。フォトレジスト膜表面にＳｉ含有ガスを吸着させた後、処理ガス供給管からＮ２ガスを導入して反応管１２内の余剰のＳｉ含有ガス等をパージする（ステップＳ５）。
次いで、余剰のＳｉ含有ガス等がパージされた反応管１２内の温度を、例えば４００℃に設定し、Ｎ２ガスを供給する等して内部圧力を、例えば６．６５×１０Ｐａ（５００ｍＴｏｒｒ）に調整する（ステップＳ６）。その後、酸化ガス供給管１８を介して、例えばＯ２ガスを供給し、プラズマ発生部１７の電極１９間に、例えば５００Ｗ〜３０００Ｗの高周波電力を印加して酸素をプラズマ励起して酸素ラジカルを発生させ、発生した酸素ラジカルを反応管１２に供給してフォトレジスト膜に付着したＳｉ含有ガスを酸化し、これによってＳｉ含有ガスをＳｉ酸化膜に改質する（ステップＳ７）（酸化ステップ）。このとき、Ｓｉ含有ガス中のＣ成分及びＨ成分は、例えばＣＯ２又はＨ２Ｏとして飛散し、Ｓｉは、例えばＳｉＯ２となる。また、フォトレジスト膜のＣ成分がＣＯ２として飛散し、開口パターンを形成する線状部分の幅が低減する。フォトレジスト膜表面にＳｉ酸化膜を形成したのち、酸素含有ガスの導入を停止し、処理ガス供給管からＮ２ガスを導入して反応管１２内をパージして有機膜の無機化処理の１サイクルを終了する。
次いで、有機膜の無機化処理を再度繰り返すか否かの判定を行い（ステップＳ８）、無機化処理が完了するまで、ステップＳ１〜ステップＳ７を繰り返し、無機化処理が完了した時点で本処理を終了する。
図２の処理によれば、ウエハＷのフォトレジスト膜表面にＳｉ含有ガスを吸着させ（吸着ステップ）、吸着したＳｉ含有ガスを、酸素をプラズマ励起した酸素ラジカルによって酸化させてＳｉ酸化膜に改質するようにしたので（酸化ステップ）、ウエハＷのフォトレジスト膜（マスク層）の強度が増強され、処理対象層の加工の自由度が向上する。
本実施の形態において、有機膜の無機化処理が適用されるフォトレジスト膜は、開口パターンを形成する線状部分の幅が、例えば６０ｎｍ以下の有機膜である。線幅が１００ｎｍを超えると、無機化速度が低下し、実用的でなくなる。
本実施の形態において、有機膜の無機化処理では、吸着ステップによってウエハＷのフォトレジスト膜にＳｉ含有ガスを吸着させた後、酸化ステップによってＳｉ含有ガスをＳｉ酸化膜に改質するものである。Ｓｉ含有ガスをＳｉ酸化膜に改質する際、Ｓｉ酸化膜が次第に厚くなると共に、フォトレジスト膜の開口パターンを形成する線状部分の線幅が次第にスリム化する。このような有機膜の無機化処理は、Ｓｉ含有ガスの吸着ステップにおいて、Ｓｉ含有ガスがフォトレジスト膜表面に均一に吸着する。従って、均一に吸着したＳｉ含有ガスを酸化することによって、フォトレジスト膜表面に均質なＳｉ酸化膜を均等厚さに形成することができる。
本実施の形態において、ステップＳ１〜ステップＳ７までの処理サイクルは、通常、数十〜数百回繰り返される。また、有機膜の無機化処理の終了時点は、例えば経験上、上記の処理サイクルを何回繰り返せば目的のマスク層が得られるかを参考にサイクル数を決定し、そのサイクル数が終了した時点で無機化処理を終了させるようにしてもよい。この場合、フォトレジスト膜を完全に無機化させる必要はなく、Ｓｉ酸化膜の内部にフォトレジスト膜が多少残った状態で無機化処理を終了させてもよい。フォトレジスト膜の表面をＳｉ酸化膜で被覆すれば、実用上問題のない強度が得られるからである。
本実施の形態において、有機膜の無機化処理後のフォトレジスト膜が、マスク層としての開口パターンを形成する線状部分の線幅が大きくなりすぎた場合は、公知の酸化膜エッチング方法に従って別途エッチング処理を施すことによってスリム化することもできる。
本実施の形態において、吸着ステップにおける反応管の内部温度は、２０℃〜７００℃であることが好ましい。反応管の内部温度が２０℃よりも低いと吸着ステップにおけるＳｉ含有ガスのフォトレジスト膜への付着が不十分になる虞があり、７００℃を越えると酸化ステップ後のＳｉ酸化膜の膜質又は膜厚が不均一になる虞がある。吸着ステップにおける反応管の内部温度が、２０℃〜７００℃であれば、Ｓｉ含有ガスのフォトレジスト膜への吸着状態が良好で、均質のＳｉ酸化膜を均等厚で形成することができる。
本実施の形態において、吸着ステップにおける反応管１２の内部圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることが好ましい。これによって、フォトレジスト膜へのＳｉ含有ガスの吸着状態が良好となる。
本実施の形態において、酸化ステップにおける酸素含有ガスの供給量は、適用される酸素含有ガス中の酸素濃度、プラズマ励起状態によって異なるが、フォトレジスト膜に付着したＳｉ含有ガスを十分にＳｉ酸化膜に改質できる量であることが好ましい。
本実施の形態において、酸化ステップにおけるプラズマ発生部の高周波電源の出力は、例えば５００Ｗ〜３０００Ｗであることが好ましく、プラズマ発生部の圧力は、例えば０．１３３Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０２Ｐａ（１０００ｍＴｏｒｒ）であることが好ましい。これによって、プラズマが良好に発生し、且つ反応管１２内に十分な酸素ラジカルを供給できるからである。
本実施の形態において、酸化ステップにおける反応管１２の内部圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることが好ましい。この範囲の圧力にすることにより、フォトレジスト膜表面に吸着したＳｉ含有ガスを良好にＳｉ酸化膜に改質することができる。
本実施の形態において、酸化ステップにおける処理温度は、２０℃〜７００℃であることが好ましい。この温度範囲であれば、フォトレジスト膜表面に吸着したＳｉ含有ガスを良好にＳｉ酸化膜に改質することができ、また調整も容易である。
本実施の形態において、Ｓｉ含有ガスとして１価のアミノシランを適用したが、２価又は３価のアミノシランを適用することもできる。２価のアミノシランとしては、例えばＢＴＢＡＳ：ＳｉＨ２（ＮＨＣ（ＣＨ３）３）２、３価のアミノシランとしては、例えば３ＤＭＡＳ：ＳｉＨ（Ｎ（ＣＨ３）２）３が挙げられる。
次に本発明の具体的実施例について説明する。
本実施例においては、平行平板型の基板処理装置を用いてウエハＷのフォトレジスト膜の開口パターンを形成する線状部分を近年の半導体デバイスの小型化の要求に応じた線幅とし、その後、フォトレジスト膜に対して有機膜の無機化処理を施し、これによってフォトレジスト膜の強度を向上させるものである。
図３は、ウエハＷにエッチング処理を施す平行平板型の基板処理装置のプロセスモジュールを示す断面図である。
図３において、プロセスモジュール２２は、処理室（チャンバ）３２と、該チャンバ３２内に配置されたウエハＷの載置台３３と、チャンバ３２の上方において載置台３３と対向するように配置されたシャワーヘッド３４と、チャンバ３２内のガス等を排気するＴＭＰ（Turbo Molecular Pump）３５と、チャンバ３２及びＴＭＰ３５の間に配置され、チャンバ３２内の圧力を制御する可変式バタフライバルブとしてのＡＰＣ（Adaptive Pressure Control）バルブ３６とを有する。
載置台３３には高周波電源３７が整合器（Matcher）３８を介して接続されており、該高周波電源３７は高周波電力を載置台３３に印加する。これにより、載置台３３は下部電極として機能する。また、整合器３８は、載置台３３からの高周波電力の反射を低減して高周波電力の載置台３３への供給効率を最大にする。載置台３３は高周波電源３７から供給された高周波電力を処理空間Ｓに印加する。
シャワーヘッド３４は円板状のガス供給部４０からなり、ガス供給部４０はバッファ室４２を有する。バッファ室４２はガス通気孔４４を介してチャンバ３２内に連通する。
バッファ室４２は、例えばＣＦ４ガス供給系及びＯ２ガス供給系（共に図示しない）に接続されている。ＣＦ４ガス供給系はバッファ室４２へＣＦ４ガスを供給する。また、Ｏ２ガス供給系はバッファ室４２へＯ２ガスを供給する。供給されたＣＦ４ガス及びＯ２ガスはガス通気孔４４を介してチャンバ３２内へ供給される。
シャワーヘッド３４には高周波電源４５が整合器４６を介して接続されており、該高周波電源４５は高周波電力をシャワーヘッド３４に印加する。これにより、シャワーヘッド３４は上部電極として機能する。また、整合器４６は整合器３８と同様の機能を有する。シャワーヘッド３４は高周波電源４５から供給された高周波電力を処理空間Ｓに印加する。
このプロセスモジュール２２のチャンバ３２内では、上述したように、載置台３３及びシャワーヘッド３４が処理空間Ｓに高周波電力を印加することにより、シャワーヘッド３４から処理空間Ｓに供給された処理ガスを高密度のプラズマにしてイオンやラジカルを発生させ、後述するエッチングステップを実行する。
図４は、本発明の実施例に適用される被処理基板としてのウエハの構成を概略的に示す断面図である。
図４において、ウエハＷはシリコン基材５０の表面に形成された処理対象層としてのアモルファスカーボン膜５１と、アモルファスカーボン膜５１上に形成された反射防止（ＢＡＲＣ）膜５２と、ＢＡＲＣ膜５２上に形成されたフォトレジスト膜（マスク層）５３とを有する。フォトレジスト膜５３には、所定の開口部５４が設けられている。
シリコン基材５０はシリコン（Ｓｉ）からなる円板状の薄板であり、例えばＣＶＤ処理を施すことによって表面にアモルファスカーボン膜５１が形成される。アモルファスカーボン膜５１は下層レジスト膜として機能する。アモルファスカーボン膜５１上に、例えば塗布処理によってＢＡＲＣ膜５２が形成される。ＢＡＲＣ膜５２は或る特定の波長の光、例えば、フォトレジスト膜５３に向けて照射されるＡｒＦエキシマレーザ光を吸収する色素を含む高分子樹脂からなり、フォトレジスト膜５３を透過したＡｒＦエキシマレーザ光がアモルファスカーボン膜５１によって反射して再びフォトレジスト膜５３に到達するのを防止する。フォトレジスト膜５３は、ＢＡＲＣ膜５２上に、例えばスピンコータ（図示省略）を用いて形成される。フォトレジスト膜５３はポジ型の感光性樹脂からなり、ＡｒＦエキシマレーザ光に照射されるとアルカリ可溶性に変質する。
このような構成のウエハＷに対し、所定のパターンに反転するパターンに対応したＡｒＦエキシマレーザ光がステッパー（図示省略）によってフォトレジスト膜５３に照射されて、フォトレジスト膜５３におけるＡｒＦエキシマレーザ光が照射された部分がアルカリ可溶性に変質する。その後、フォトレジスト膜５３に強アルカリ性の現像液が滴下されてアルカリ可溶性に変質した部分が除去される。これにより、フォトレジスト膜５３から所定のパターンに反転するパターンに対応した部分が取り除かれるため、ウエハＷ上には所定のパターンを呈する、例えば、ビアホールを形成する位置に開口部５４を有するフォトレジスト膜５３が残る。
図５は、本発明の実施例における基板処理方法を示す工程図である。
図５において、まず、シリコン基材５０上に処理対象層としてのアモルファスカーボン膜５１、ＢＡＲＣ膜５２及びマスク層としてのフォトレジスト膜５３が順に積層されたウエハＷを準備する（図５（Ａ））。アモルファスカーボン膜５１の厚さは、例えば１００ｎｍ、ＢＡＲＣ膜５２の厚さは、例えば８０ｎｍ、フォトレジスト膜５３の厚さは、例えば９０ｎｍである。フォトレジスト膜５３には所定のパターンが形成されており、パターンを形成する線状部分の線幅ａは、例えば６０ｎｍである。このような構成のウエハＷを図３のプロセスモジュール２２のチャンバ３２内に搬入し、載置台３３上に載置する。
次いで、チャンバ３２内の圧力を例えば２．６Ｐａ（２０ｍＴｏｒｒ）に設定する。また、ウエハＷの温度を例えば１０℃に設定する。そして、シャワーヘッド３４のガス供給部４０からＣＦ４ガスを、例えば流量１００ｓｃｃｍでチャンバ３２内へ供給すると共に、Ｏ２ガスを、例えば流量１０ｓｃｃｍでチャンバ３２内へ供給する。そして、載置台３３に１００Ｗの高周波電力を印加すると共に、シャワーヘッド３４に２００Ｗの高周波電力を印加する。このとき、ＣＦ４ガス及びＯ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図５（Ｂ））。これらのイオンやラジカルは、ＢＡＲＣ膜５２におけるフォトレジスト膜５３によって覆われていない部分と衝突、反応し、当該部分をエッチングすると共に、フォトレジスト膜５３も多少エッチングするので、フォトレジスト膜５３の線状部分の線幅ａがスリム化する。なお、フォトレジスト膜５３の線状部分の線幅ａのスリム化が不十分な場合は、再度同様の処理ガスを使用して同様のエッチング処理を施す。
次いで、フォトレジスト膜５３の線状部分の線幅ａがスリム化されたウエハＷをプロセスモジュール２２のチャンバ３２内から搬出し、隣接する同様の構成のプロセスモジュールのチャンバ内に搬入して載置台３３上に載置する。その後、チャンバ３２内の圧力を例えば１．３３×１０Ｐａ（１００ｍＴｏｒｒ）に設定し、シャワーヘッド３４のガス供給部４０から、Ｏ２ガスを、例えば３００ｓｃｃｍで供給する。そして、載置台３３に０Ｗの高周波電力を供給すると共に、シャワーヘッド３４に６００Ｗの高周波電力を供給する。このとき、Ｏ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生し、これらのイオンやラジカルは、フォトレジスト膜５３及びＢＡＲＣ膜５２をトリミングする。このとき、フォトレジスト膜５３におけるパターンの線幅ａは、３０ｎｍ程度となる（図５（Ｃ））。
次いで、３０ｎｍ程度まで線状部分の線幅ａがスリム化されたウエハＷを、図１の無機化装置１０の反応管１２内に収容し、反応管１２内を、例えば４００℃、６．６５×１０Ｐａ（５００ｍＴｏｒｒ）に調整し、Ｓｉ含有ガスとして、例えばＳｉＨ３（ＮＨＣ（ＣＨ３）３）ガスを導入してフォトレジスト膜５３の表面に吸着させる。その後、酸素含有ガスとして、例えばＯ２ガスを供給し、これをプラズマ励起して酸素ラジカルを発生させ、フォトレジスト膜５３に付着したＳｉＨ３（ＮＨＣ（ＣＨ３）３）ガスを酸化してＳｉ酸化膜に改質し、フォトレジスト膜５３を無機化してその表面にＳｉ酸化膜５５を形成する（図５（Ｄ））。
このようにして、フォトレジスト膜５３を無機化した後、ウエハＷを、平行平板型の基板処理装置のプロセスモジュールのチャンバ３２内に搬入し、載置台３３上に載置する。
次いで、チャンバ３２内の圧力を、例えば１．２０×１０Ｐａ（９０ｍＴｏｒｒ）に設定し、ウエハＷの温度を、例えば３０℃に設定する。そして、シャワーヘッド３４のガス供給部４０からＣＦ４ガスを流量１５０ｓｃｃｍでチャンバ３２内へ供給すると共に、Ｏ２ガスを流量５０ｓｃｃｍでチャンバ３２内へ供給する。そして、載置台３３に３００Ｗの励起電力を供給すると共に、２５０Ｗのバイアス電力を供給する。このとき、ＣＦ４ガス及びＯ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図５（Ｅ））。これらのイオンやラジカルは、フォトレジスト膜５３の表面に形成されたＳｉ酸化膜５５に衝突し、Ｓｉ酸化膜５５をエッチングする（図５（Ｆ））。このとき、パターンを形成する線状部分の線幅ａが縮小される。
次いで、Ｓｉ酸化膜５５がエッチングされたウエハＷをチャンバ３２内から搬出し、隣接する同様の構成のプロセスモジュールのチャンバ内に搬入して載置台３３上に載置する。その後、チャンバ３２内の圧力を、例えば初期値で２．６６Ｐａ（２０ｍＴｏｒｒ）、最終値で０．９３Ｐａ（７ｍＴｏｒｒ）に設定し、シャワーヘッド３４のガス供給部４０から、Ｏ２ガスを流量２００ｓｃｃｍでチャンバ３２内へ供給する。そして、載置台３３に３００Ｗの励起電力を供給すると共に、２５０Ｗのバイアス電力を供給する。このとき、Ｏ２ガスが処理空間Ｓに印加された高周波電力によって励起されてプラズマになり、イオンやラジカルが発生する（図５（Ｇ））。このイオンやラジカルは、アモルファスカーボン膜５１の線状部分（Ｓｉ酸化膜５５）に覆われていない部分に衝突し、アモルファスカーボン膜５１をエッチングする（図５（Ｈ））。
本実施例によれば、線状部分の線幅が縮小されると共に、エッチング耐性が増強されたマスク層を得ることができた。
本実施において、有機膜がフォトレジスト膜５３である場合について説明したが、無機化処理される有機膜は、フォトレジスト膜に限定されるものではなく、マスク層として機能する他の膜であってもよい。また、有機膜は、被処理基板の表層に限らず、中間層であってもよい。
上述した実施の形態において、プラズマ処理が施される基板は半導体デバイス用のウエハに限られず、ＬＣＤ（Liquid Crystal Display）を含むＦＰＤ（Flat Panel Display）等に用いる各種基板や、フォトマスク、ＣＤ基板、プリント基板等であってもよい。
また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記憶した記憶媒体を、システム或いは装置に供給し、そのシステム或いは装置のコンピュータ（またはＣＰＵやＭＰＵ等）が記憶媒体に格納されたプログラムコードを読み出し実行することによっても達成される。
この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、そのプログラムコード及び該プログラムコードを記憶した記憶媒体は本発明を構成することになる。
また、プログラムコードを供給するための記憶媒体としては、例えば、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ等の光ディスク、磁気テープ、不揮発性のメモリカード、ＲＯＭ等を用いることができる。または、プログラムコードをネットワークを介してダウンロードしてもよい。
また、コンピュータが読み出したプログラムコードを実行することにより、上述した各実施の形態の機能が実現されるだけではなく、そのプログラムコードの指示に基づき、コンピュータ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
さらに、記憶媒体から読み出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その拡張機能を拡張ボードや拡張ユニットに備わるＣＰＵ等が実際の処理の一部または全部を行い、その処理によって上述した各実施の形態の機能が実現される場合も含まれる。
１０ 基板処理装置（無機化装置）
１２ 反応管
１７ プラズマ発生部
２２ プロセスモジュール
３２ チャンバ
３３ 載置台
３４ シャワーヘッド
４０ ガス供給部
５０ シリコン基材
５１ アモルファスカーボン膜
５２ 反射防止膜（ＢＡＲＣ膜）
５３ フォトレジスト膜
５４ 開口部
５５ Ｓｉ酸化膜

Claims (10)

  1. 処理対象層と、マスク層としての有機膜を有する基板を処理する基板処理方法であって、前記有機膜を無機化する無機化ステップを有することを特徴とする基板処理方法。
  2. 前記無機化ステップは、前記有機膜の表面にＳｉ含有ガスを吸着させる吸着ステップと、吸着したＳｉ含有ガスを酸化してＳｉ酸化膜に改質する酸化ステップを有することを特徴とする請求項１記載の基板処理方法。
  3. 前記Ｓｉ含有ガスとして、１価のアミノシランを用いることを特徴とする請求項２記載の基板処理方法。
  4. 前記吸着ステップにおける処理圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることを特徴とする請求項２又は３記載の基板処理方法。
  5. 前記吸着ステップにおける処理温度は、２０℃〜７００℃であることを特徴とする請求項２乃至４のいずれか１項に記載の基板処理方法。
  6. 前記酸化ステップにおいて、酸化ガスとして酸素含有ガスを用い、該酸素含有ガスをプラズマ励起した酸素ラジカルによって前記Ｓｉ含有ガスを酸化することを特徴とする請求項２乃至５のいずれか１項に記載の基板処理方法。
  7. 前記酸化ステップにおける処理圧力は、１．３３×１０−１Ｐａ（１ｍＴｏｒｒ）〜１．３３×１０ｋＰａ（１００Ｔｏｒｒ）であることを特徴とする請求項２乃至６のいずれか１項に記載の基板処理方法。
  8. 前記酸化ステップにおける処理温度は、２０℃〜７００℃であることを特徴とする請求項２乃至７のいずれか１項に記載の基板処理方法。
  9. 前記マスク層における開口パターンを形成する線状部分の幅は、６０ｎｍ以下であることを特徴とする請求項１乃至８のいずれか１項に記載に基板処理方法。
  10. 前記無機化ステップによって無機化された前記マスク層をエッチングして該マスク層の前記開口パターンを形成する線状部分の幅を調整するエッチングステップを有することを特徴とする請求項１乃至９のいずれか１項に記載の基板処理方法。
JP2009061138A 2009-03-13 2009-03-13 基板処理方法 Active JP5275093B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009061138A JP5275093B2 (ja) 2009-03-13 2009-03-13 基板処理方法
US12/721,962 US8491804B2 (en) 2009-03-13 2010-03-11 Substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009061138A JP5275093B2 (ja) 2009-03-13 2009-03-13 基板処理方法

Publications (2)

Publication Number Publication Date
JP2010219105A true JP2010219105A (ja) 2010-09-30
JP5275093B2 JP5275093B2 (ja) 2013-08-28

Family

ID=42738036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009061138A Active JP5275093B2 (ja) 2009-03-13 2009-03-13 基板処理方法

Country Status (2)

Country Link
US (1) US8491804B2 (ja)
JP (1) JP5275093B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219106A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
JP2012094652A (ja) * 2010-10-26 2012-05-17 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
JP2015090916A (ja) * 2013-11-06 2015-05-11 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US9175395B2 (en) 2010-10-26 2015-11-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
KR20160030378A (ko) * 2014-09-09 2016-03-17 도쿄엘렉트론가부시키가이샤 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
KR20170041154A (ko) * 2015-10-06 2017-04-14 도쿄엘렉트론가부시키가이샤 피처리체의 처리 방법
CN107658210A (zh) * 2016-07-26 2018-02-02 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
KR20180034167A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2018147955A (ja) * 2017-03-02 2018-09-20 株式会社日立国際電気 半導体装置の製造方法、プログラム及び記録媒体
KR20190095274A (ko) * 2016-12-15 2019-08-14 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 장치
JP7481997B2 (ja) 2019-12-10 2024-05-13 東京エレクトロン株式会社 基板上のパターン形状を制御する方法及び装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
JP2014209558A (ja) * 2013-03-27 2014-11-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
JP6462161B2 (ja) * 2016-02-09 2019-01-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置および半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321091A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd エッチング方法及び配線形成方法
JP2007273557A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 絶縁層の形成方法
WO2008149989A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2009016815A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425277B1 (en) * 2002-08-13 2008-09-16 Lam Research Corporation Method for hard mask CD trim
KR100632658B1 (ko) 2004-12-29 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법
JP4933063B2 (ja) 2005-06-24 2012-05-16 東京応化工業株式会社 パターン形成方法
US7482280B2 (en) * 2005-08-15 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming a lithography pattern
KR100788371B1 (ko) * 2006-08-02 2008-01-02 동부일렉트로닉스 주식회사 플래시 메모리 소자 제조 방법
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
US8563229B2 (en) * 2007-07-31 2013-10-22 Micron Technology, Inc. Process of semiconductor fabrication with mask overlay on pitch multiplied features and associated structures
US20090087990A1 (en) * 2007-09-28 2009-04-02 Tokyo Electron Limited Manufacturing method, manufacturing apparatus, control program and program recording medium of semiconductor device
JP2009088085A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
US7862982B2 (en) * 2008-06-12 2011-01-04 International Business Machines Corporation Chemical trim of photoresist lines by means of a tuned overcoat material

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07321091A (ja) * 1994-05-19 1995-12-08 Sanyo Electric Co Ltd エッチング方法及び配線形成方法
JP2007273557A (ja) * 2006-03-30 2007-10-18 Mitsui Eng & Shipbuild Co Ltd 絶縁層の形成方法
WO2008149989A1 (ja) * 2007-06-08 2008-12-11 Tokyo Electron Limited パターニング方法
JP2009016815A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219106A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
US9963785B2 (en) 2010-10-26 2018-05-08 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
JP2012094652A (ja) * 2010-10-26 2012-05-17 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US9175395B2 (en) 2010-10-26 2015-11-03 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
US9593422B2 (en) 2010-10-26 2017-03-14 Hitachi Kokusai Electric Inc. Substrate processing apparatus and semiconductor device manufacturing method
JP2015090916A (ja) * 2013-11-06 2015-05-11 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US9865454B2 (en) 2013-11-06 2018-01-09 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
KR20160030378A (ko) * 2014-09-09 2016-03-17 도쿄엘렉트론가부시키가이샤 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
KR102328025B1 (ko) 2014-09-09 2021-11-17 도쿄엘렉트론가부시키가이샤 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
KR20170041154A (ko) * 2015-10-06 2017-04-14 도쿄엘렉트론가부시키가이샤 피처리체의 처리 방법
KR102626138B1 (ko) 2015-10-06 2024-01-16 도쿄엘렉트론가부시키가이샤 피처리체의 처리 방법
CN107658210B (zh) * 2016-07-26 2021-10-01 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
KR20180012216A (ko) * 2016-07-26 2018-02-05 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102023810B1 (ko) * 2016-07-26 2019-11-04 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US10720324B2 (en) 2016-07-26 2020-07-21 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN107658210A (zh) * 2016-07-26 2018-02-02 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置及记录介质
KR101965145B1 (ko) * 2016-09-26 2019-08-13 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR20180034167A (ko) * 2016-09-26 2018-04-04 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP2018056173A (ja) * 2016-09-26 2018-04-05 株式会社日立国際電気 半導体装置の製造方法、記録媒体および基板処理装置
KR20190095274A (ko) * 2016-12-15 2019-08-14 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 장치
JP2020502790A (ja) * 2016-12-15 2020-01-23 アーエスエム・イーぺー・ホールディング・ベスローテン・フェンノートシャップ 半導体処理装置
KR102403102B1 (ko) * 2016-12-15 2022-05-26 에이에스엠 아이피 홀딩 비.브이. 반도체 처리 장치
JP2018147955A (ja) * 2017-03-02 2018-09-20 株式会社日立国際電気 半導体装置の製造方法、プログラム及び記録媒体
JP7481997B2 (ja) 2019-12-10 2024-05-13 東京エレクトロン株式会社 基板上のパターン形状を制御する方法及び装置

Also Published As

Publication number Publication date
US20100240217A1 (en) 2010-09-23
US8491804B2 (en) 2013-07-23
JP5275093B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
JP5275093B2 (ja) 基板処理方法
JP5275094B2 (ja) 基板処理方法
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JP4638550B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
KR101073858B1 (ko) 패터닝 방법
JP4589984B2 (ja) 微細パターンの形成方法
TWI451496B (zh) 含鎢層之蝕刻微負載效應的控制方法
TWI836576B (zh) 電漿處理裝置及電漿處理方法
JP5180121B2 (ja) 基板処理方法
JP5102720B2 (ja) 基板処理方法
CN108531887B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP2010153702A (ja) 基板処理方法
JP2021512504A (ja) マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
JP2010283213A (ja) 基板処理方法
JP5107842B2 (ja) 基板処理方法
WO2022219977A1 (ja) 基板処理方法
JP5344824B2 (ja) レジストパターンの形成方法および記録媒体
TW202315000A (zh) 基板處理裝置、電漿產生裝置、半導體裝置的製造方法及程式
JP2023065305A (ja) 成膜方法及び成膜システム
JP5236716B2 (ja) マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
KR20170045950A (ko) 반도체 장치의 제조방법 및 반도체 공정 챔버의 세정방법
JP2009164151A (ja) レジストパターンの形成方法と残存膜除去処理システムおよび記録媒体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5275093

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250