KR102023810B1 - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR102023810B1
KR102023810B1 KR1020170093347A KR20170093347A KR102023810B1 KR 102023810 B1 KR102023810 B1 KR 102023810B1 KR 1020170093347 A KR1020170093347 A KR 1020170093347A KR 20170093347 A KR20170093347 A KR 20170093347A KR 102023810 B1 KR102023810 B1 KR 102023810B1
Authority
KR
South Korea
Prior art keywords
raw material
gas
film
substrate
forming
Prior art date
Application number
KR1020170093347A
Other languages
English (en)
Other versions
KR20180012216A (ko
Inventor
기미히코 나카타니
히로시 아시하라
하지메 가라사와
가즈히로 하라다
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20180012216A publication Critical patent/KR20180012216A/ko
Application granted granted Critical
Publication of KR102023810B1 publication Critical patent/KR102023810B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 기판 상에 형성하는 막의 단차 피복성을 향상시킨다. 기판에 대하여 옥텟 규칙을 충족하고 제1 열분해 온도를 갖는 제1 원료를 공급하는 공정과, 기판에 대하여 옥텟 규칙을 충족하지 않고 제1 열분해 온도보다도 낮은 제2 열분해 온도를 갖는 제2 원료를 공급하는 공정을 교대로 행하는 사이클을 복수회 반복함으로써, 제1 원료와 제2 원료를 간헐적으로 반응시켜, 기판 상에 막을 형성하는 공정을 갖고, 막을 형성하는 공정에서는, 제1 원료의 공급량을 제2 원료의 공급량보다도 많게 한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SUBSTRATE PROCESSING APPARATUS, AND PROGRAM}
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 기판에 대하여 복수의 원료를 공급해서 이들을 반응시켜, 기판 상에 막을 형성하는 처리가 행하여지는 경우가 있다(예를 들어 특허문헌 1 참조).
일본 특허 공개 제2012-186275호 공보
본 발명의 목적은, 기판 상에 형성하는 막의 단차 피복성을 향상시키는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 형태에 의하면,
기판에 대하여, 옥텟 규칙을 충족하고 제1 열분해 온도를 갖는 제1 원료를 공급하는 공정과,
상기 기판에 대하여, 옥텟 규칙을 충족하지 않고 상기 제1 열분해 온도보다도 낮은 제2 열분해 온도를 갖는 제2 원료를 공급하는 공정,
을 교대로 행하는 사이클을 복수회 반복함으로써, 상기 제1 원료와 상기 제2 원료를 간헐적으로 반응시켜, 상기 기판 상에 막을 형성하는 공정을 갖고,
상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급량을 상기 제2 원료의 공급량보다도 많게 하는 기술이 제공된다.
본 발명에 따르면, 기판 상에 형성하는 막의 단차 피복성을 향상시키는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 종단면도로 도시하는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리 로의 개략 구성도이며, 처리 로 부분을 도 1의 A-A선 단면도로 도시하는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 도시하는 도면이다.
도 4의 (a)는 본 발명의 일 실시 형태의 성막 시퀀스를 도시하는 도면이며, (b)는 그 변형예를 도시하는 도면이다.
도 5의 (a) (b)는 각각, 성막 처리를 실시한 후의 기판의 단면 확대도이다.
도 6의 (a)는 원료 가스의 열분해 특성에 관한 평가 결과를 도시하는 도면이며, (b)는 원료 가스의 공급 비율과 단차 피복성과의 관계에 관한 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 3을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리 로(202)는, 가열 수단(가열 기구)으로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 유지판에 지지됨으로써 수직으로 설치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원 형상으로 반응 용기(처리 용기)를 구성하는 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 통 중공부에는, 처리실(201)이 형성되어 있다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다.
처리실(201) 내에는, 노즐(249a, 249b)이, 반응관(203)의 하부 측벽을 관통하도록 설치되어 있다. 노즐(249a, 249b)에는, 가스 공급관(232a, 232b)이 각각 접속되어 있다.
가스 공급관(232a, 232b)에는, 가스류의 상류 측에서부터 순서대로 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a, 241b) 및 개폐 밸브인 밸브(243a, 243b)가 각각 설치되어 있다. 가스 공급관(232a, 232b)의 밸브(243a, 243b)보다도 하류측에는, 불활성 가스를 공급하는 가스 공급관(232c, 232d)이 각각 접속되어 있다. 가스 공급관(232c, 232d)에는, 가스류의 상류 측에서부터 순서대로 MFC(241c, 241d) 및 밸브(243c, 243d)가 각각 설치되어 있다.
노즐(249a, 249b)은, 도 2에 도시한 바와 같이, 반응관(203)의 내벽과 웨이퍼(200)와의 사이에서의 평면에서 볼 때 원환 형상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 웨이퍼(200)의 배열 방향 상방을 향해서 상승되도록 각각 설치되어 있다. 즉, 노즐(249a, 249b)은, 웨이퍼(200)가 배열되는 웨이퍼 배열 영역의 측방의, 웨이퍼 배열 영역을 수평으로 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 설치되어 있다. 노즐(249a, 249b)의 측면에는, 가스를 공급하는 가스 공급 구멍(250a, 250b)이 각각 형성되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 중심을 향하도록 각각 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 가스 공급 구멍(250a, 250b)은, 반응관(203)의 하부로부터 상부에 걸쳐 복수 형성되어 있다.
가스 공급관(232a)으로부터는, 제1 원료로서, 예를 들어 옥텟 규칙(8 전자 규칙)을 충족하고 소정의 열분해 온도(제1 열분해 온도)를 갖는 가스(제1 원료 가스)가, MFC(241a), 밸브(243a), 노즐(249a)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등이다. 제1 원료 가스로서는, 예를 들어 제14족 원소인 실리콘(Si)을 포함하는 디실란(Si2H6, 약칭: DS) 가스를 사용할 수 있다. DS 가스는, Si 및 수소(H)만으로 구성되는 가스이다. DS 가스의 열분해 온도는, 처리실(201) 내의 압력 조건 등에 따라 변동하는데, 후술하는 성막 스텝의 압력 조건 하에서는 400℃를 초과한다. 그리고 이 압력 조건 하에서는, 처리실(201) 내의 온도가 예를 들어 440 내지 460℃의 범위 내의 온도에 달하면, DS 가스의 열분해가 개시된다. DS 가스는, 후술하는 성막 스텝의 처리 조건 하에서 단독으로는 거의, 또는, 전혀 열분해하지 않지만, 후술하는 제2 원료(TEB)와 반응함으로써 분해하여, Si 소스로서 작용한다.
가스 공급관(232b)으로부터는, 제2 원료로서, 예를 들어 옥텟 규칙을 충족하지 않고 상술한 제1 열분해 온도보다도 낮은 소정의 열분해 온도(제2 열분해 온도)를 갖는 가스(제2 원료 가스)가, MFC(241b), 밸브(243b), 노즐(249b)을 통해서 처리실(201) 내에 공급된다. 제2 원료 가스로서는, 예를 들어 제13족 원소인 붕소(B)를 포함하는 트리에틸보란(B(C2H5)3, 약칭: TEB) 가스를 사용할 수 있다. TEB 가스는, B, 탄소(C) 및 H만으로 구성되는 가스이다. TEB 가스의 열분해 온도는, 처리실(201) 내의 압력 조건 등에 따라 변동하는데, 후술하는 성막 스텝의 압력 조건 하에서는 325℃를 초과한다. 그리고 이 압력 조건 하에서는, 처리실(201) 내의 온도가 예를 들어 340 내지 360℃의 범위 내의 온도에 달하면, TEB 가스의 열분해가 개시된다. TEB 가스는, 후술하는 성막 스텝의 처리 조건 하에서 단독으로는 거의 열분해하지 않거나, 열분해했다고 해도 그 거동은 매우 완화된 것이 되는데, 상술한 제1 원료(DS)와 반응함으로써 분해하여, B 소스, C 소스로서 작용한다.
여기서, 옥텟 규칙이란, 원자의 최외각 전자의 수가 8개이면 화합물이나 이온이 안정적으로 존재한다는 경험 법칙, 즉, 폐각 구조를 가짐으로써 화합물이나 이온의 반응성이 안정된다는 경험 법칙이다.
DS 가스와 같은 옥텟 규칙을 충족하는 가스는, 안정하므로, 처리실(201) 내에 공급되었을 때, 웨이퍼(200)의 표면에의 흡착력이 약해지는 경향, 즉, 웨이퍼(200)의 표면에 흡착되기 어려운 경향이 있다. 또한, 상술한 바와 같이, DS 가스의 열분해 온도는, TEB 가스의 열분해 온도보다도 높으므로, DS 가스는 TEB 가스보다도 열분해하기 어려운 경향이 있다. 이러한 특성에 의해, DS 가스는, TEB 가스보다도, 웨이퍼(200)의 표면에 형성된 트렌치(오목부)의 상부에서의 소비(흡착이나 분해)가 적정하게 억제되어, 트렌치의 저부까지 도착하기 쉬워진다. DS 가스는, TEB 가스보다도, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 단차 피복성을 향상시키기 쉬운 특성을 갖는다고 할 수 있다.
이에 반해, TEB 가스와 같은 옥텟 규칙을 충족하지 않는 가스는, 옥텟 규칙을 충족하도록 반응하는 힘이 강하여, 불안정하므로, 처리실(201) 내에 공급되었을 때, 웨이퍼(200)의 표면에의 흡착력이 강해지는 경향, 즉, 웨이퍼(200)의 표면에 흡착되기 쉬운 경향이 있다. 또한, 상술한 바와 같이, TEB 가스의 열분해 온도는, DS 가스의 열분해 온도보다도 낮으므로, TEB 가스는 DS 가스보다도 열분해하기 쉬운 경향이 있다. 이러한 특성에 의해, TEB 가스는, DS 가스보다도, 웨이퍼(200)의 표면에 형성된 트렌치의 상부에서 소비되기 쉬워, 트렌치의 저부까지 도착하기 어려워진다. TEB 가스는, DS 가스보다도, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 단차 피복성을 저하시키기 쉬운 특성을 갖는다고 할 수 있다.
가스 공급관(232c, 232d)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241c, 241d), 밸브(243c, 243d), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a)에 의해, 제1 원료 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b)에 의해, 제2 원료 공급계가 구성된다. 주로, 가스 공급관(232c, 232d), MFC(241c, 241d), 밸브(243c, 243d)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 하나, 또는, 모든 공급계는, 밸브(243a 내지 243d)나 MFC(241a 내지 241d) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232d) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232d) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243d)의 개폐 동작이나 MFC(241a 내지 241d)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 또는, 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232d) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 공급 시스템의 메인터넌스, 교환, 증설 등을, 집적 유닛 단위로 행하는 것이 가능하도록 구성되어 있다.
반응관(203)에는, 처리실(201) 내의 분위기를 배기하는 배기관(231)이 설치되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 통해서, 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한, 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해, 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
반응관(203)의 하방에는, 반응관(203)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 설치되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 시일 캡(219)의 상면에는, 반응관(203)의 하단과 맞닿는 시일 부재로서의 O링(220)이 설치되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는, 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외에 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를, 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어진다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료로 이루어지는 단열판(218)이 수평 자세로 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 상태를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는, 반응관(203)의 내벽을 따라 설치되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히, 프로그램이라고도 한다. 또한, 프로세스 레시피를, 간단히 레시피라고도 한다. 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크에리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241d), 밸브(243a 내지 243d), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 히터(207), 온도 센서(263), 회전 기구(267), 보트 엘리베이터(115) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용에 따르도록, MFC(241a 내지 241d)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243d)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(예를 들어, 하드 디스크 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리)(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 말을 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 Si, B 및 C를 포함하는 막, 즉, 실리콘 붕탄화막(SiBC막)을 형성하는 시퀀스 예에 대해서, 도 4의 (a)를 사용해서 설명한다. 또한, SiBC막은, Si를 주 원소(소정 원소)로서 포함하는 막이다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4의 (a)에 나타내는 성막 시퀀스에서는, 웨이퍼(200)에 대하여 DS 가스를 공급하는 스텝 1과, 웨이퍼(200)에 대하여 TEB 가스를 공급하는 스텝 2를 교대로 행하는 사이클을 복수회(n회) 반복함으로써, DS 가스와 TEB 가스를 간헐적으로 반응시켜서, 웨이퍼(200) 상에 SiBC막을 형성한다. 성막 처리 시, 웨이퍼(200)에 대한 DS 가스의 공급량은, 웨이퍼(200)에 대한 TEB 가스의 공급량보다도 많게 한다. 본 명세서에서는, 도 4의 (a)에 나타내는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 이하의 변형예 등의 설명에서도, 마찬가지의 표기를 사용하는 것으로 한다.
(DS→TEB)×n⇒SiBC
본 명세서에서 「웨이퍼」라는 말을 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막과의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 말을 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 말을 사용한 경우도, 「웨이퍼」라는 말을 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 웨이퍼(200)로서는, 예를 들어 단결정 Si에 의해 구성되고, 표면에 트렌치 등의 오목부를 갖는 Si 기판을 사용할 수 있다. 웨이퍼(200)의 표면의 일부에는, 예를 들어 실리콘 산화막(SiO막), 실리콘 질화막(SiN막), 실리콘 산질화막(SiON막) 등의 절연막이 형성되어 있어도 된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은, O링(220)을 개재해서 반응관(203)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(진공도)으로 되도록, 진공 펌프(246)에 의해 처리실(201) 내가 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)로 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 성막 온도로 되도록, 히터(207)에 의해 처리실(201) 내가 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 상태가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 가열, 웨이퍼(200)의 회전은, 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 다음 스텝 1, 2를 순차적으로 실행하여, 웨이퍼(200)의 표면에 형성된 트렌치에 대한 SiBC막의 매립을 행한다.
[스텝 1]
이 스텝에서는, 웨이퍼(200)에 대하여 DS 가스를 공급한다. 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 DS 가스를 흘린다. DS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 DS 가스가 공급된다. 이때 동시에 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 N2 가스를 흘린다. N2 가스는, DS 가스와 함께 처리실(201) 내에 공급되어, 배기관(231)으로부터 배기된다. 또한, 노즐(249b) 내에의 DS 가스의 침입을 방지하기 위해서, 밸브(243d)를 개방하여, 가스 공급관(232d) 내에 N2 가스를 흘린다. N2 가스는, 가스 공급관(232b), 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다.
웨이퍼(200)에 대하여 DS 가스를 공급함으로써, 웨이퍼(200)의 표면 상에 DS가 물리 흡착 또는 화학 흡착되어, 웨이퍼(200) 상에 DS 분자의 흡착층(DS 흡착층)이 형성된다. 후술하는 본 스텝의 처리 조건 하에서는, 처리실(201) 내에 공급된 DS 가스는 단독으로는 거의, 또는, 전혀 열분해하지 않는다. 그 때문에, DS 가스는, 트렌치의 상부에서 과잉으로 소비되지 않고, 그 저부에까지 도달한다. 웨이퍼(200) 상에 형성되는 DS 흡착층은, 웨이퍼(200) 면내 전역에 걸쳐, 예를 들어 트렌치의 상부로부터 저부에 걸쳐, 균일한 두께를 갖는 단차 피복성이 높은 연속적인 층이 된다.
DS 흡착층의 형성이 완료되면, 밸브(243a)를 폐쇄하여, DS 가스의 공급을 정지한다. 이때, APC 밸브(244)는 개방한 상태로 하여, 진공 펌프(246)에 의해 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 미반응 또는 상술한 반응에 기여한 후의 가스를 처리실(201) 내로부터 배제한다. 이때, 밸브(243c, 243d)는 개방한 상태로 하여, N2 가스의 처리실(201) 내에의 공급을 유지한다. N2 가스는 퍼지 가스로서 작용한다.
[스텝 2]
스텝 1이 종료된 후, 웨이퍼(200)에 대하여 TEB 가스를 공급한다. 이 스텝에서는, 밸브(243b, 243c, 243d)의 개폐 제어를, 스텝 1에서의 밸브(243a, 243c, 243d)의 개폐 제어와 마찬가지의 수순으로 행함으로써, 가스 공급관(232b) 내에 TEB 가스를 흘린다. 가스 공급관(232b) 내를 흐른 TEB 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)을 통해서 처리실(201) 내에 공급되고, 배기관(231)으로부터 배기된다. 이때, 웨이퍼(200)에 대하여 TEB 가스가 공급된다.
웨이퍼(200)에 대하여 TEB 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 DS 흡착층과 TEB를 반응시켜, 이들을 분해시킬 수 있고, 이에 의해, DS 흡착층에 포함되는 Si와 TEB에 포함되는 B, C를 결합시킬 수 있다. 결과로서, 웨이퍼(200) 상에 형성된 DS 흡착층을, Si, B 및 C를 포함하는 층, 즉, SiBC층으로 개질시킬 수 있다. SiBC층은, Si-B 결합, Si-C 결합, Si-Si 결합을 포함하는 층이 된다. 후술하는 본 스텝의 처리 조건 하에서는, 처리실(201) 내에 공급된 TEB 가스 단독으로의 열분해는 적정하게 억제된다. 또한, 처리 조건에 따라서는, 처리실(201) 내에 공급된 TEB 가스는 단독으로는 거의, 또는, 전혀 열분해하지 않는다. 이러한 처리 조건 하에서는, TEB 가스가 트렌치의 상부에서 과잉으로 소비되는 것을 억제할 수 있어, TEB 가스를 트렌치의 저부에까지 도달시킬 수 있다. 또한, 상술한 바와 같이, 스텝 1에서 형성되는 DS 흡착층은, 트렌치의 상부로부터 저부에 걸쳐 균일한 두께를 갖고 있다. 이들에 의해, 웨이퍼(200) 상에 형성되는 SiBC층은, 웨이퍼(200) 면내 전역에 걸쳐, 예를 들어 트렌치의 상부로부터 저부에 걸쳐, 균일한 두께, 균일한 조성을 갖는 단차 피복성이 높은 연속적인 층이 된다.
SiBC층의 형성이 완료되면, 밸브(243b)를 폐쇄하여, TEB 가스의 공급을 정지한다. 그리고, 스텝 1과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 미반응 또는 상술한 반응에 기여한 후의 가스나 반응 부생성물을 처리실(201) 내로부터 배제한다.
[소정 횟수 실시]
상술한 스텝 1, 2를, 교대로, 즉, 동기시키지 않고 비동시에 행하는 사이클을 복수회(n회(n은 2 이상의 정수)) 행한다. 이에 의해, 웨이퍼(200)의 표면 상에서 DS와 TEB를 간헐적으로 반응시켜, 웨이퍼(200) 상에 소정 막 두께, 소정 조성의 SiBC막을 형성할 수 있다. 상술한 사이클은, 복수회 반복하는 것이 바람직하다. 즉, 1 사이클당 형성되는 SiBC층의 두께를 원하는 막 두께보다도 작게 하여, SiBC층을 적층함으로써 형성되는 막의 막 두께가 원하는 막 두께로 될 때까지, 상술한 사이클을 복수회 반복하는 것이 바람직하다.
이하, 성막 스텝의 처리 조건에 대해서 상세하게 설명한다.
스텝 1에서의 DS 가스의 공급 유량은, 예를 들어 1 내지 2,000sccm의 범위 내의 소정의 유량으로 한다. DS 가스의 공급 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 소정의 시간으로 한다. 스텝 2에서의 TEB 가스의 공급 유량은, 예를 들어 1 내지 1,000sccm의 범위 내의 소정의 유량으로 한다. TEB 가스의 공급 시간은, 예를 들어 1 내지 120초, 바람직하게는 1 내지 60초의 범위 내의 소정의 시간으로 한다. 스텝 1, 2에서, 각 가스 공급관으로부터 공급하는 N2 가스의 공급 유량은, 각각 예를 들어 0 내지 10,000sccm의 범위 내의 소정의 유량으로 한다. N2 가스를 비공급으로 함으로써, 각 원료 가스의 분압을 높이어, 층질을 향상시키는 것이 가능하게 된다.
단, 스텝 1, 2에서는, DS 가스의 공급량에 대한 TEB 가스의 공급량의 비율(TEB/DS 공급 비율)이, 예를 들어 0.1 이상 1 미만으로 되는 조건 하에서, 즉, 웨이퍼(200)에 대한 DS 가스의 공급량이, 웨이퍼(200)에 대한 TEB 가스의 공급량보다도 많아지는 조건 하에서, 각 원료 가스를 공급한다. 또한, TEB/DS 공급 비율은, 예를 들어 0.1 이상 0.5 이하, 바람직하게는 0.1 이상 0.2 이하, 보다 바람직하게는 0.1 이상 0.17 이하로 하는 것이 바람직하다.
TEB/DS 공급 비율이 1 이상으로 되면, 웨이퍼(200) 상에 형성되는 SiBC막의 단차 피복성이 부족한 경우가 있다. TEB/DS 공급 비율을 1 미만으로 함으로써, 이것을 해결하는 것이 가능하게 된다. TEB/DS 공급 비율을 0.5 이하로 함으로써, SiBC막의 단차 피복성을 높이는 것이 가능하게 된다. TEB/DS 공급 비율을 0.2 이하로 함으로써, SiBC막의 단차 피복성을 더욱 높이는 것이 가능하게 된다. TEB/DS 공급 비율을 0.17 이하로 함으로써, SiBC막의 단차 피복성을 한층 더 높이는 것이 가능하게 된다. 또한, 후술하는 바와 같이, TEB/DS 공급 비율을 0.2 이하로 함으로써, SiBC막의 단차 피복성의 향상 효과를 급격하게 높이는 것이 가능하게 된다.
TEB/DS 공급 비율이 0.1 미만으로 되면, 웨이퍼(200) 상에 형성되는 막 중에의 B, C의 첨가량이 부족하여, 이 막을 원하는 조성을 갖는 막으로 하는 것이 곤란해지는 경우가 있다. 또한, 성막 레이트가 작아져, 성막 처리의 생산성이 저하되는 경우도 있다. TEB/DS 공급 비율을 0.1 이상으로 함으로써, 웨이퍼(200) 상에 형성되는 막 중에의 B, C의 첨가량을 증가시켜, 이 막을 원하는 조성을 갖는 막으로 하는 것이 가능하게 된다. 또한, 성막 레이트를 높여, 성막 처리의 생산성을 향상시키는 것도 가능하게 된다.
상술한 TEB/DS 공급 비율을 실현하기 위해서는, 스텝 1에서의 DS 가스의 공급 시간을 스텝 2에서의 TEB 가스의 공급 시간보다도 길게 하거나, 스텝 1에서의 DS 가스의 공급 유량을 스텝 2에서의 TEB 가스의 공급 유량보다도 크게 하거나, 스텝 1에서의 처리실(201) 내의 DS 가스의 분압을 스텝 2에서의 처리실(201) 내의 TEB 가스의 분압보다도 크게 하거나 하는 것이 유효하다. 이들 방법은, 임의로 조합할 수 있다. 또한, 성막 스텝의 진행에 맞추어, 이들 방법을 전환할 수도 있다.
웨이퍼(200)의 온도(성막 온도)는, 예를 들어 250 내지 400℃, 바람직하게는 250 내지 350℃, 보다 바람직하게는 250 내지 325℃의 범위 내의 온도로 한다. 처리실(201) 내의 압력(성막 압력)은, 예를 들어 10 내지 1,000Pa, 바람직하게는 20 내지 200Pa의 범위 내의 압력으로 한다.
성막 온도가 250℃ 미만으로 되거나, 성막 압력이 10Pa 미만으로 되거나 하면, 상술한 성막 처리를 진행시키는 것이 곤란해지는 경우가 있다. 성막 온도를 250℃ 이상으로 하거나, 성막 압력을 10Pa 이상으로 하거나 함으로써, 상술한 성막 처리를 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다. 성막 압력을 20Pa 이상으로 함으로써 성막 레이트를 더 높여, 성막 처리의 생산성을 더욱 향상시키는 것이 가능하게 된다.
성막 온도가 400℃를 초과하거나, 성막 압력이 1,000Pa을 초과하거나 하면, DS 가스나 TEB 가스의 분해의 거동이 격렬하게 되어, SiBC막의 단차 피복성이 악화되는 경우가 있다. 성막 온도를 400℃ 이하로 하거나, 성막 압력을 1,000Pa 이하로 하거나 함으로써, DS 가스의 열분해를 피하거나, TEB 가스의 열분해의 거동을 완화시키거나 할 수 있어, SiBC막의 단차 피복성을 향상시키는 것이 가능하게 된다. 성막 온도를 350℃ 이하로 하거나, 성막 압력을 200Pa 이하로 하거나 함으로써, DS 가스의 열분해를 보다 확실하게 피하고, 또한 TEB 가스의 열분해를 더 억제할 수 있어, SiBC막의 단차 피복성을 더욱 향상시키는 것이 가능하게 된다. 성막 온도를 325℃ 이하로 함으로써, 이러한 효과가 보다 확실하게 얻어져서, SiBC막의 단차 피복성을 한층 더 향상시키는 것이 가능하게 된다.
또한, 상술한 성막 온도(250 내지 400℃의 범위 내의 온도)는, DS 가스의 열분해 온도(제1 열분해 온도)보다도 낮은 온도이며, DS 가스가 처리실(201) 내에 단독으로 존재한 경우에, DS 가스가 열분해하지 않는 온도이다. 또한, 여기에 나타내는 성막 온도 중, 250 내지 325℃의 범위 내의 온도는, TEB 가스의 열분해 온도(제2 열분해 온도)보다도 낮은 온도이며, TEB 가스가 처리실(201) 내에 단독으로 존재한 경우에, TEB 가스가 열분해하지 않는 온도이다.
이러한 저온 조건 하에서도, 상술한 성막 처리를 실용적인 성막 레이트로 진행시키는 것이 가능하게 되는 것은, TEB 가스가 갖는 촉매적 작용 때문이라고 생각된다. TEB 가스는, 웨이퍼(200)의 표면에 흡착된 DS의 분해를 재촉하여, 성막 처리를 촉진시키도록 작용한다. TEB 가스가 촉매로서 작용하는 것은, TEB 분자가 갖는 극성에 의한 것이라 생각된다. 여기서 극성이란, 분자(또는 화학 결합) 내에 존재하는 전기적인 치우침을 의미한다. 극성이 존재하는 상태란, 예를 들어 분자 내에서의 한쪽의 측에서의 전하의 분포가 양으로 되고, 다른 쪽의 측의 전하의 분포가 음으로 되는 등, 분자 내에서의 음양 전하의 분포가 불균등해져 있는 상태, 즉, 분자 내에서의 양전하의 무게 중심과 음전하의 무게 중심이 불일치되어 있는 상태를 의미한다. 제2 원료로서, 제1 원료(DS 가스)와 동등 또는 그 보다도 높은 극성을 갖는 TEB 가스를 사용함으로써, 이 가스를 촉매로서 작용시켜, 상술한 성막 처리를 실용적인 성막 레이트로 진행시키는 것이 가능하게 된다. 또한, 본 실시 형태에서의 TEB 가스는, DS 가스와 반응함으로써 분해하여, 그 자신이 반응의 전후에서 변화한다. 따라서, 본 실시 형태의 반응계에서의 TEB 가스는, 촉매적인 작용을 하는데, 엄밀하게는 촉매와는 상이한 의사 촉매로서 생각할 수 있다.
제1 원료로서는, DS 가스 외에, 모노실란(SiH4, 약칭: MS) 가스, 트리실란(Si3H8) 가스, 테트라실란(Si4H10) 등의 일반식 SinH2n +2(n은 1 이상의 정수)로 표현되는 가스, 즉, 수소화규소 가스를 사용할 수 있다. 또한, 제1 원료로서는, 모노메틸실란(SiH3CH3, 약칭: MMS) 가스, 디메틸실란(SiH2(CH3)2, 약칭: DMS) 가스, 모노에틸실란(SiH3C2H5, 약칭: MES) 가스, 비닐실란(SiH3C2H3, 약칭: VS) 가스, 모노메틸디실란(SiH3SiH2CH3, 약칭: MMDS) 가스, 헥사메틸디실란((CH3)3-Si-Si-(CH3)3, 약칭: HMDS) 가스, 1,4-디실라부탄(SiH3CH2CH2SiH3, 약칭: 1,4-DSB) 가스, 1,3-디실라부탄(SiH3CH2SiH2CH3, 약칭: 1,3-DSB) 가스, 1,3,5-트리실라펜탄(SiH3CH2SiH2CH2SiH3, 약칭: 1,3,5-TSP) 가스 등의 알킬실란계 가스, 즉, Si, C 및 H만으로 구성되는 가스를 사용할 수도 있다. 또한, 제1 원료로서는, 비스터셔리부틸아미노실란(SiH2[NH(C4H9)]2, 약칭: BTBAS) 가스, 트리스디메틸아미노실란(SiH[N(CH3)2]3, 약칭: 3DMAS) 가스, 트리시릴아민((SiH3)3N, 약칭: TSA) 가스 등의 아미노실란계 가스를 사용할 수 있다. 또한, 제1 원료 가스로서 아미노실란계 가스와 같은 N을 포함하는 가스를 사용한 경우, 웨이퍼(200) 상에 형성하는 막 중에 N을 첨가할 수 있어, 이 막을 SiBCN막으로 하는 것이 가능하게 된다.
제2 원료로서는, TEB 가스 외에, 트리메틸보란(B(CH3)3, 약칭: TMB) 가스, 트리프로필보란(B(C3H7)3, 약칭: TPB) 가스, 트리부틸보란(B(C4H9)3, 약칭: TBB) 가스 등의 화학식 BR3(R은 알킬기)으로 표현되는 가스, 즉, 알킬보란계 가스를 사용할 수 있다. 또한, 제2 원료로서는, 트리플루오로보란(BF3) 가스, 트리클로로보란(BCl3) 가스, 트리브로모보란(BBr3) 가스, 트리요오드보란(BI3) 가스 등의 할로보란계 가스를 사용할 수도 있다. 또한, 제2 원료로서는, 트리스디메틸아미노보란(B(N(CH3)2)3, 약칭: TDMAB) 가스, 트리스디에틸아미노보란(B(N(C2H5)2)3, 약칭: TDEAB) 가스, 트리스디프로필아미노보란(B(N(C3H7)2)3, 약칭: TDPAB) 가스, 트리스디부틸아미노보란(B(N(C4H9)2)3, 약칭: TDBAB) 가스 등의 화학식 B(NR2)3으로 표현되는 가스, 즉, 아미노보란계 가스를 사용할 수도 있다. 또한, 제2 원료로서는, 붕산트리메틸(B(OCH3)3, 약칭: TMOB) 가스, 붕산트리에틸(B(OC2H5)3, 약칭: TEOB) 가스, 붕산트리프로필(B(OC3H7)3, 약칭: TPOB) 가스, 붕산트리부틸(B(OC4H9)3, 약칭: TBOB) 가스 등의 화학식 B(OR)3으로 표현되는 가스, 즉, 알콕시보란계 가스를 사용할 수도 있다. 또한, 제2 원료 가스로서 아미노보란계 가스와 같은 N을 포함하는 가스를 사용한 경우, 웨이퍼(200) 상에 형성하는 막 중에 N을 첨가할 수 있고, 이 막을 SiBCN막으로 하는 것이 가능하게 된다. 또한, 제2 원료 가스로서 알콕시보란계 가스와 같은 O를 포함하는 가스를 사용한 경우, 웨이퍼(200) 상에 형성하는 막 중에 O를 첨가할 수 있어, 이 막을 SiBOC막으로 하는 것이 가능하게 된다.
극성이 작은 원료 가스는, 처리실(201) 내에 공급되었을 때, 웨이퍼(200)의 표면에 형성된 트렌치의 상부에의 흡착이 적정하게 억제되어, 트렌치의 저부까지 도착하기 쉬워진다. 그 때문에, 극성이 작은 원료 가스는, 극성이 큰 원료 가스에 비해, 웨이퍼(200) 상에 형성되는 막의 단차 피복성을 향상시키기 쉬운 특성을 갖는다고 할 수 있다. 이에 반해, 극성이 큰 원료 가스는, 처리실(201) 내에 공급되었을 때, 웨이퍼(200)의 표면에 형성된 트렌치의 상부에서 과잉으로 흡착되어, 트렌치의 저부까지 도착하기 어려워진다. 그 때문에, 극성이 큰 원료 가스는, 극성이 작은 원료 가스보다도, 웨이퍼(200) 상에 형성되는 막의 단차 피복성을 저하시키기 쉬운 특성을 갖는다고 할 수 있다.
이와 같이, 극성이 작은 가스는, 적어도 웨이퍼(200) 상에 형성되는 막의 단차 피복성에 관하여, 상술한 옥텟 규칙을 충족하는 가스와 유사한 특성을 갖고 있다고 생각할 수 있다. 또한, 극성이 큰 가스는, 적어도 웨이퍼(200) 상에 형성되는 막의 단차 피복성에 관하여, 상술한 옥텟 규칙을 충족하지 않는 가스와 유사한 특성을 갖고 있다고 생각할 수 있다.
불활성 가스로서는, N2 가스 외에, 예를 들어 Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다.
(애프터 퍼지 및 대기압 복귀)
SiBC막의 형성이 완료되면, 가스 공급관(232c, 232d) 각각으로부터 N2 가스를 처리실(201) 내에 공급하고, 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 불활성 가스로 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 반응관(203)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가, 보트(217)에 지지된 상태에서, 반응관(203)의 하단으로부터 반응관(203)의 외부에 반출된다(보트 언로드). 처리가 끝난 웨이퍼(200)는, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과가 얻어진다.
(a) 상술한 바와 같이, 옥텟 규칙을 충족하는 DS 가스는, 옥텟 규칙을 충족하지 않는 TEB 가스에 비해, 안정되고 웨이퍼(200)의 표면에 흡착되기 어려운 특성이 있다. 또한, DS 가스는, TEB 가스에 비해, 열분해하기 어려운 특성이 있다. 이러한 특성에 의해, DS 가스는, TEB 가스에 비해, 웨이퍼(200)의 표면에 공급되었을 때 트렌치의 저부까지 도착하기 쉬워, 웨이퍼(200) 상에 형성되는 막의 면내 막 두께 균일성이나 단차 피복성을 향상시키기 쉽다. 본 실시 형태와 같이, 성막 스텝에서의 DS 가스의 공급량을, 성막 스텝에서의 TEB 가스의 공급량보다도 많게 함(DS 가스의 공급량>TEB 가스의 공급량으로 함)으로써, 웨이퍼(200) 상에 형성되는 SiBC막의 막 두께 균일성이나 단차 피복성을 향상시키는 것이 가능하게 된다.
도 5의 (a)에, 표면에 트렌치가 형성된 웨이퍼에 대하여 DS 가스의 공급량≤TEB 가스의 공급량의 조건 하에서 이들 가스를 교대로 공급함으로써 형성된 SiBC막의 단면 구성도를 나타낸다. 또한, 도 5의 (b)에, 마찬가지로 구성된 웨이퍼에 대하여 DS 가스의 공급량>TEB 가스의 공급량의 조건 하에서 이들 가스를 교대로 공급함으로써 형성된 SiBC막의 단면 구성도를 나타낸다. 이들을 비교하면 알 수 있는 바와 같이, DS 가스의 공급량≤TEB 가스의 공급량으로 하면, 트렌치의 저부에서 성막 처리가 진행되기 어려워져, SiBC막의 면내 막 두께 균일성이나 단차 피복성이 손상되어버리는 경우가 있다. DS 가스의 공급량>TEB 가스의 공급량으로 함으로써, 트렌치의 상부로부터 저부에 걸쳐 균등한 레이트로 성막 처리를 진행시킬 수 있어, SiBC막의 면내 막 두께 균일성이나 단차 피복성을 향상시키는 것이 가능하게 된다. 이 성막 처리를 더욱 계속해서 행함으로써, 트렌치에 대한 SiBC막의 매립을, 트렌치 내에 보이드 등을 발생시키지 않고, 확실하게 행하는 것이 가능하게 된다.
(b) TEB 가스의 촉매적 작용에 의해, SiBC막의 형성을, 예를 들어 250 내지 400℃, 바람직하게는 250 내지 350℃, 보다 바람직하게는 250 내지 325℃의 범위 내의 저온 조건 하에서 행하는 것이 가능하게 된다. 이에 의해, 웨이퍼(200)의 열 이력을 양호하게 제어하는 것이 가능하게 된다. 본 방법은, 반도체 장치의 제조 공정 중에서도, 성막 온도의 저온화가 요구되는 공정(예를 들어 미들 엔드)에서, 특히 유효해진다.
(c) 성막 스텝을, 처리실(201) 내에 DS 가스가 단독으로 존재한 경우에 DS 가스가 열분해하지 않는 온도 조건 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 SiBC막의 면내 막 두께 균일성이나 단차 피복성을 더욱 높이는 것이 가능하게 된다. 이것은, DS 가스의 열분해 온도(예를 들어 440 내지 460℃)보다도 낮은 온도 조건 하, 예를 들어 250 내지 400℃, 바람직하게는 250 내지 350℃의 온도 조건 하에서 성막 스텝을 행함으로써, 처리실(201) 내에서의 DS 가스의 단독으로의 열분해를 방지하여, 트렌치의 저부에까지 DS 가스를 확실하게 도달시키는 것이 가능하게 되기 때문이다.
(d) 성막 스텝을, 처리실(201) 내에 TEB 가스가 단독으로 존재한 경우에 TEB 가스가 열분해하지 않는 온도 조건 하에서 행함으로써, 웨이퍼(200) 상에 형성되는 SiBC막의 면내 막 두께 균일성이나 단차 피복성을 더 높이는 것이 가능하게 된다. 이것은, TEB 가스의 열분해 온도(예를 들어 340 내지 360℃)보다도 낮은 온도 조건 하, 예를 들어 250 내지 325℃의 온도 조건 하에서 행함으로써, 처리실(201) 내에서의 TEB 가스의 단독으로의 열분해를 방지하여, 트렌치의 저부에까지 TEB 가스를 확실하게 도달시키는 것이 가능하게 되기 때문이다.
(e) 웨이퍼(200) 상에 형성하는 막 중에 B나 C를 첨가함으로써, 이 막을, 에칭 내성 등의 가공 내성이 우수한 막으로 하는 것이 가능하게 된다.
(f) DS 가스와 TEB 가스를, 그들 사이에 처리실(201) 내의 퍼지를 두고 교대로 공급함으로써, 이들 가스를 표면 반응이 지배적인 조건 하에서 적정하게 반응시킬 수 있어, 막 두께의 제어성을 향상시키는 것이 가능하게 된다. 또한, 처리실(201) 내에서의 파티클의 발생을 억제할 수 있어, 성막 처리의 품질을 향상시키는 것이 가능하게 된다.
(g) 상술한 효과는, 제1 원료로서 DS 가스 이외의 실란계 가스를 사용하는 경우나, 제2 원료로서 TEB 가스 이외의 보란계 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태에서의 성막 시퀀스는, 상기에 나타낸 형태에 한정되지 않고, 이하에 나타내는 변형예와 같이 변경할 수 있다.
(변형예 1)
도 4의 (b)나 이하에 나타내는 성막 시퀀스와 같이, 웨이퍼(200)에 대하여 TEB 가스를 공급하는 스텝과, 웨이퍼(200)에 대하여 DS 가스를 공급하는 스텝을 이 순서대로 교대로 행하는 사이클을 복수회(n회) 반복하도록 해도 된다. 즉, TEB 가스, DS 가스의 공급 순서는 바꾸어도 된다. 각 스텝에서의 처리 조건, 처리 수순은, 가스의 공급 순서를 제외하고, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지로 한다. 즉, 성막 처리 시, 웨이퍼(200)에 대한 DS 가스의 공급량을, 웨이퍼(200)에 대한 TEB 가스의 공급량보다도 많게 한다.
(TEB→DS)×n⇒SiBC
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 흡착성이 비교적 낮은 DS 가스의 공급보다도, 흡착성이 비교적 높은 TEB 가스의 공급을 먼저(최초로) 행하는 본 변형예가, 도 4의 (a)에 나타내는 성막 시퀀스보다도, 첫회의 사이클에서 더 효율적으로 성막 처리를 진행시키는 것이 가능하게 되는 점에서, 유리하다. 한편, 트렌치의 저부까지 도착하기 어려운 TEB 가스의 공급보다도, 트렌치의 저부까지 도착하기 쉬운 DS 가스의 공급을 먼저(최초로) 행하는 도 4의 (a)에 나타내는 성막 시퀀스가, 본 변형예보다도, 웨이퍼(200) 상에 형성하는 막의 면내 막 두께 균일성이나 단차 피복성을 더 향상시키기 쉬워지는 점에서, 유리하다.
(변형예 2)
이하에 나타내는 성막 시퀀스와 같이, SiBC막의 형성을 개시하기 전에 웨이퍼(200)에 대하여 DS 가스를 소정 횟수(m회(m은 1 이상의 정수)) 공급함으로써, 웨이퍼(200) 상에 시드층을 미리 형성하도록 해도 된다. 또한, 시드층을 형성할 때, DS 가스 대신에 디클로로실란(SiH2Cl2, 약칭: DCS) 가스 등의 할로실란 가스를 사용해도 된다. 또한, 웨이퍼(200)에 대하여 DCS 가스와 DS 가스를 교대로 공급하는 사이클을 소정 횟수(m회) 행함으로써, 시드층을 형성하도록 해도 된다.
DS×m→(DS→TEB)×n⇒SiBC/시드층
DCS×m→(DS→TEB)×n⇒SiBC/시드층
(DCS→DS)×m→(DS→TEB)×n⇒SiBC/시드층
본 변형예에서도, 도 4의 (a)에 나타내는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, SiBC막의 형성을 개시하기 전에 시드층을 미리 형성함으로써, SiBC막의 면내 막 두께 균일성이나 단차 피복성을 더욱 향상시키는 것이 가능하게 된다. 웨이퍼(200)의 표면의 일부에 SiO막 등의 절연막이 형성되어 있는 경우에는, 시드층을 형성할 때, DS 가스 대신에, 또는, DS 가스에 더해서 DCS 가스를 사용하는 것이 바람직하다. 이 경우, DCS 가스에 소정의 트리트먼트 효과(하지의 클리닝 효과)를 발휘시킬 수 있어, 시드층의 형성을 효율적으로 행하는 것이 가능하게 된다. 또한, 시드층을 연속층으로 하는 것이 용이하게 되어, 결과적으로, SiBC막의 면내 막 두께 균일성이나 단차 피복성을 더욱 향상시키는 것이 가능하게 된다. DCS 가스와 같은 할로실란 가스 대신에 염화수소(HCl) 가스나 염소(Cl2) 가스를 사용해도 된다.
<본 발명의 다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되는 것은 아니며, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하고, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라, 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치로 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식의 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식의 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리 로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이러한 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 성막을 행할 수 있어, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
상술한 실시 형태의 방법에 의해 형성한 SiBC막은, 하드 마스크나 에칭 스토퍼층으로서, 또는, MEOL(Middle End Of Line)의 매립층으로서, 적합하게 사용하는 것이 가능하다.
상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 또한, 이때의 처리 조건은, 예를 들어 상술한 실시 형태와 마찬가지의 처리 조건으로 할 수 있다.
[실시예]
이하, 상술한 실시 형태나 변형예에서 얻어지는 효과를 뒷받침하는 실험 결과에 대해서 설명한다.
(DS, TEB의 열분해 온도)
제1 평가로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 가열된 웨이퍼에 대하여 DS 가스를 단독으로 공급하였다. 웨이퍼의 온도는 400, 425, 450, 475℃로 하였다. 다른 처리 조건은, 상술한 실시 형태에서의 처리 조건과 마찬가지로 하였다. 또한, 제2 평가로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 가열된 웨이퍼에 대하여 TEB 가스를 단독으로 공급하였다. 웨이퍼의 온도는 325, 350, 375, 400℃로 하였다. 다른 처리 조건은, 제1 평가에서의 처리 조건과 마찬가지로 하였다.
그리고, DS 가스나 TEB 가스의 열분해에 의해 웨이퍼 상에 퇴적된 막의 데포지션 레이트를 각각 측정하였다. 도 6의 (a)의 횡축은 웨이퍼의 온도를, 종축은 막의 데포지션 레이트(Å/min)를 각각 나타내고 있다. 도면 중 ◆ 표시는 제1 평가의 측정 결과를, ■ 표시는 제2 평가의 측정 결과를 각각 나타내고 있다. 도 6의 (a)에서는, 종축의 값이 클수록, 원료가 활발하게 열분해하는 것을 의미하고 있다.
도 6의 (a)에 의하면, 웨이퍼에 대하여 DS 가스를 단독으로 공급한 제1 평가에서는, 400, 425℃의 온도 조건에서는 웨이퍼 상에 막이 퇴적되지 않고, 450, 475℃의 온도 조건에서 웨이퍼 상에의 막의 퇴적이 진행되는 것을 알 수 있다. 또한, 웨이퍼에 대하여 TEB 가스를 단독으로 공급한 제2 평가에서는, 325℃의 온도 조건에서는 웨이퍼 상에 막이 퇴적되지 않고, 350, 375, 400℃의 온도 조건에서 웨이퍼 상에의 막의 퇴적이 진행되는 것을 알 수 있다. 이러한 점에서, 도 4의 (a)에 나타내는 성막 시퀀스를, 예를 들어 250 내지 400℃, 바람직하게는 250 내지 350℃의 온도 조건 하에서 행함으로써, 처리실 내에서의 DS 가스의 단독으로의 열분해를 방지할 수 있음을 알 수 있다. 또한, 도 4의 (a)에 나타내는 성막 시퀀스를, 예를 들어 250 내지 325℃의 온도 조건 하에서 행함으로써, 처리실 내에서의 DS 가스의 단독으로의 열분해를 방지할 수 있을 뿐 아니라, TEB 가스의 단독으로의 열분해를 방지할 수 있음도 알 수 있다.
(단차 피복성)
제3 평가로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 도 4의 (a)에 나타내는 성막 시퀀스에 의해, 표면에 트렌치가 형성된 웨이퍼 상에 SiBC막을 형성하였다. TEB/DS 공급 비율은 0.17, 0.2, 0.5로 하였다. 다른 처리 조건은, 상술한 실시 형태에서의 처리 조건과 마찬가지로 하였다. 또한, 제4 평가로서, 도 1에 도시하는 기판 처리 장치를 사용하여, 표면에 트렌치가 형성된 웨이퍼에 대하여 DS 가스와 TEB 가스를 동시에 공급함으로써, 웨이퍼 상에 SiBC막을 형성하는 처리를 행하였다. TEB/DS 공급 비율은 1로 하였다. 다른 처리 조건은, 제3 평가에서의 처리 조건과 마찬가지로 하였다.
그리고, 웨이퍼 상에 형성된 SiBC막의 단차 피복성을 평가하였다. 도 6의 (b)의 횡축은 제3 평가에서의 TEB/DS 공급 비율을, 종축은 막의 단차 피복성(％)을 각각 나타내고 있다. 도면 중 ◆ 표시는 제3 평가의 측정 결과를, 파선은 제4 평가의 측정 결과를 각각 나타내고 있다. 또한, 도 6의 (b)에서는, 종축의 값이 클수록, 단차 피복성이 양호한 것을 의미하고 있다.
도 6의 (b)에 의하면, DS 가스와 TEB 가스를 교대로 공급하는 제3 평가가, 이들 가스를 동시에 공급하는 제4 평가보다도, SiBC막의 단차 피복성이 더 양호한 것을 알 수 있다. 또한, TEB/DS 공급 비율을 작게 할수록, 즉, DS 가스의 공급량을 TEB 가스의 공급량보다도 많게 할수록, SiBC막의 단차 피복성이 향상되는 것도 알 수 있다. 또한, TEB/DS 공급 비율을 0.2에서 0.17로 감소시켰을 때는, TEB/DS 공급 비율을 0.5에서 0.2로 감소시켰을 때와 비교하여, 단차 피복성의 향상 효과가 현저하게(비연속으로) 높아지는 것도 알 수 있다(도면 중의 일점 쇄선의 기울기를 참조). 즉, TEB/DS 공급 비율을 0.2 이하로 함으로써, 단차 피복성의 향상 효과를 급격하게 높이는 것이 가능하게 됨을 알 수 있다.
200 : 웨이퍼(기판) 201 : 처리실

Claims (20)

  1. 기판에 대하여 옥텟 규칙을 충족하고 제1 열분해 온도를 갖는 제1 원료를 공급하는 공정과,
    상기 기판에 대하여 옥텟 규칙을 충족하지 않고 제2 열분해 온도를 갖고, 상기 제1 원료의 극성과 동등 또는 그 보다도 높은 극성을 갖는 제2 원료를 공급하는 공정
    을 교대로 행하는 사이클을 복수회 반복함으로써, 상기 제1 원료와 상기 제2 원료를 간헐적으로 반응시켜, 상기 기판 상에 막을 형성하는 공정을 포함하고,
    상기 막을 형성하는 공정에서는, 상기 제2 열분해 온도는 상기 제1 열분해 온도보다도 낮고, 상기 제1 원료의 공급량을 상기 제2 원료의 공급량보다도 많게 하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급 시간을 상기 제2 원료의 공급 시간보다도 길게 하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급 유량을 상기 제2 원료의 공급 유량보다도 크게 하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 분압을 상기 제2 원료의 분압보다도 크게 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료는 기체 상태이며,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급량에 대한 상기 제2 원료의 공급량의 비율을, 0.5 이하로 하는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료는 기체 상태이며,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급량에 대한 상기 제2 원료의 공급량의 비율을, 0.2 이하로 하는, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 제1 원료 및 상기 제2 원료는 기체 상태이며,
    상기 막을 형성하는 공정에서는, 상기 제1 원료의 공급량에 대한 상기 제2 원료의 공급량의 비율을, 0.17 이하로 하는, 반도체 장치의 제조 방법.
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 원료는 제14족 원소를 포함하고, 상기 제2 원료는 제13족 원소를 포함하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 제1 원료는 실리콘을 포함하고, 상기 제2 원료는 붕소를 포함하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 막을 형성하는 공정은, 상기 제1 원료가 단독으로 존재한 경우에 상기 제1 원료가 열분해하지 않는 조건 하에서 행하여지는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 막을 형성하는 공정은, 250℃ 이상 400℃ 이하의 온도 하에서 행하여지는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서,
    상기 막을 형성하는 공정은, 상기 제2 원료가 단독으로 존재한 경우에 상기 제2 원료가 열분해하지 않는 조건 하에서 행하여지는, 반도체 장치의 제조 방법.
  14. 제1항에 있어서,
    상기 막을 형성하는 공정은, 250℃ 이상 325℃ 이하의 온도 하에서 행하여지는, 반도체 장치의 제조 방법.
  15. 제1항에 있어서,
    상기 기판은 표면에 오목부를 포함하는, 반도체 장치의 제조 방법.
  16. 제15항에 있어서,
    상기 막을 형성하는 공정에서는, 상기 오목부에 대한 상기 막의 매립을 행하는, 반도체 장치의 제조 방법.
  17. 기판에 대하여 처리가 행하여지는 처리실과,
    상기 처리실 내의 기판에 대하여 옥텟 규칙을 충족하고 제1 열분해 온도를 갖는 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내의 기판에 대하여 옥텟 규칙을 충족하지 않고 제2 열분해 온도를 갖고, 상기 제1 원료의 극성과 동등 또는 그 보다도 높은 극성을 갖는 제2 원료를 공급하는 제2 원료 공급계와,
    상기 처리실 내에서, 기판에 대하여 상기 제1 원료를 공급하는 처리와, 상기 기판에 대하여 상기 제2 원료를 공급하는 처리를 교대로 행하는 사이클을 복수회 반복함으로써, 상기 제1 원료와 상기 제2 원료를 간헐적으로 반응시켜, 상기 기판 상에 막을 형성하는 처리를 행하게 하고, 상기 막을 형성하는 처리에서는, 상기 제2 열분해 온도는 상기 제1 열분해 온도보다도 낮고, 상기 제1 원료의 공급량을 상기 제2 원료의 공급량보다도 많게 하여, 상기 제1 원료 공급계 및 제2 원료 공급계를 제어하도록 구성되는 제어부
    를 포함하는 기판 처리 장치.
  18. 기판 처리 장치의 처리실 내에서,
    기판에 대하여 옥텟 규칙을 충족하고 제1 열분해 온도를 갖는 제1 원료를 공급하는 단계와,
    상기 기판에 대하여 옥텟 규칙을 충족하지 않고 제2 열분해 온도를 갖고, 상기 제1 원료의 극성과 동등 또는 그 보다도 높은 극성을 갖는 제2 원료를 공급하는 단계
    를 교대로 행하는 사이클을 복수회 반복함으로써, 상기 제1 원료와 상기 제2 원료를 간헐적으로 반응시켜, 상기 기판 상에 막을 형성하는 단계와,
    상기 막을 형성하는 단계에서, 상기 제2 열분해 온도를 상기 제1 열분해 온도보다도 낮게 하고, 상기 제1 원료의 공급량을 상기 제2 원료의 공급량보다도 많게 하는 단계
    를 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는, 컴퓨터 판독 가능한 기록 매체에 기록된 프로그램.
  19. 제1항 내지 제7항 및 제9항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 원료는, 수소화규소 가스, 알킬실란계 가스 및 아미노실란계 가스 중 적어도 하나를 포함하고, 상기 제2 원료는, 알킬보란계 가스, 할로보란계 가스, 아미노보란계 가스, 알콕시보란계 가스 중 적어도 하나를 포함하는, 반도체 장치의 제조 방법.
  20. 제1항 내지 제7항 및 제9항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 원료는, 수소화규소 가스를 포함하고, 상기 제2 원료는, 알킬보란계 가스를 포함하는, 반도체 장치의 제조 방법.
KR1020170093347A 2016-07-26 2017-07-24 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR102023810B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016146506A JP6613213B2 (ja) 2016-07-26 2016-07-26 半導体装置の製造方法、基板処理装置、およびプログラム
JPJP-P-2016-146506 2016-07-26

Publications (2)

Publication Number Publication Date
KR20180012216A KR20180012216A (ko) 2018-02-05
KR102023810B1 true KR102023810B1 (ko) 2019-11-04

Family

ID=61010009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170093347A KR102023810B1 (ko) 2016-07-26 2017-07-24 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (4)

Country Link
US (1) US10720324B2 (ko)
JP (1) JP6613213B2 (ko)
KR (1) KR102023810B1 (ko)
CN (1) CN107658210B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471028B1 (ko) * 2018-04-27 2022-11-28 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6957442B2 (ja) * 2018-11-30 2021-11-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
WO2021053756A1 (ja) * 2019-09-18 2021-03-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP7076490B2 (ja) 2020-03-24 2022-05-27 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219105A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
US20160196970A1 (en) * 2011-11-04 2016-07-07 Asm International N.V. Methods for forming doped silicon oxide thin films

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041609B2 (en) * 2002-08-28 2006-05-09 Micron Technology, Inc. Systems and methods for forming metal oxides using alcohols
JP4595702B2 (ja) * 2004-07-15 2010-12-08 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
US7749879B2 (en) * 2006-08-03 2010-07-06 Micron Technology, Inc. ALD of silicon films on germanium
JP2010141223A (ja) 2008-12-15 2010-06-24 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP4967066B2 (ja) 2010-04-27 2012-07-04 東京エレクトロン株式会社 アモルファスシリコン膜の成膜方法および成膜装置
JP5330563B2 (ja) * 2010-04-27 2013-10-30 東京エレクトロン株式会社 成膜装置
JP5696530B2 (ja) * 2010-05-01 2015-04-08 東京エレクトロン株式会社 薄膜の形成方法及び成膜装置
CN103154188B (zh) * 2010-10-06 2015-05-20 夏普株式会社 发光材料
JP2012186275A (ja) 2011-03-04 2012-09-27 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP5699980B2 (ja) 2011-06-16 2015-04-15 東京エレクトロン株式会社 成膜方法及び成膜装置
JP6022274B2 (ja) * 2012-09-18 2016-11-09 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6347544B2 (ja) 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5886381B2 (ja) * 2014-07-23 2016-03-16 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
JP6490374B2 (ja) * 2014-09-24 2019-03-27 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010219105A (ja) * 2009-03-13 2010-09-30 Tokyo Electron Ltd 基板処理方法
US20160196970A1 (en) * 2011-11-04 2016-07-07 Asm International N.V. Methods for forming doped silicon oxide thin films

Also Published As

Publication number Publication date
US20180033607A1 (en) 2018-02-01
CN107658210A (zh) 2018-02-02
JP6613213B2 (ja) 2019-11-27
CN107658210B (zh) 2021-10-01
US10720324B2 (en) 2020-07-21
KR20180012216A (ko) 2018-02-05
JP2018018896A (ja) 2018-02-01

Similar Documents

Publication Publication Date Title
JP6247095B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9691606B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR101527465B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6778144B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR101749398B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101977522B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6192147B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102203745B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 컴퓨터 프로그램 및 반응관
KR102023810B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
US9196476B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
KR101998463B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 기록 매체 및 프로그램
KR20160040101A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR101549777B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6254848B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
CN111739779A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
US10032629B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US10720325B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
US20240047180A1 (en) Substrate processing apparatus, method of processing substrate, method of manufacturing semiconductor device and recording medium
KR20240041869A (ko) 처리 방법, 반도체 장치의 제조 방법, 처리 장치 및 프로그램

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant