JP2021512504A - マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御 - Google Patents

マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御 Download PDF

Info

Publication number
JP2021512504A
JP2021512504A JP2020561576A JP2020561576A JP2021512504A JP 2021512504 A JP2021512504 A JP 2021512504A JP 2020561576 A JP2020561576 A JP 2020561576A JP 2020561576 A JP2020561576 A JP 2020561576A JP 2021512504 A JP2021512504 A JP 2021512504A
Authority
JP
Japan
Prior art keywords
oxidation
substrate
silicon oxide
plasma
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020561576A
Other languages
English (en)
Other versions
JPWO2019147583A5 (ja
JP7334185B2 (ja
Inventor
アバチェフ・ミルザファー
フー・チェン
ヤナグチ・ヨウコ
エップラー・アーロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of JP2021512504A publication Critical patent/JP2021512504A/ja
Publication of JPWO2019147583A5 publication Critical patent/JPWO2019147583A5/ja
Application granted granted Critical
Publication of JP7334185B2 publication Critical patent/JP7334185B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

マルチプルパターンニング処理で原子層堆積（ＡＬＤ）を使用してスペーサプロファイルを制御するための方法および装置について本明細書で記述する。基板のパターン形成されたコア材料およびターゲット層の全面にわたりマルチプルパターンニング方式で酸化ケイ素スペーサを堆積させる。酸化時間、プラズマ電力、および基板温度を含む第１の酸化条件の下で複数のＡＬＤサイクルにより第１の厚さの酸化ケイ素スペーサを堆積させる。第２の酸化条件の下で複数のＡＬＤサイクルにより第２の厚さの酸化ケイ素スペーサを堆積させ、第２の酸化条件は１つまたは複数のパラメータだけ第１の酸化条件と異なる。パターン形成されたコア材料をエッチングした後、得られる酸化ケイ素スペーサのプロファイルは、第１の酸化条件および第２の酸化条件に少なくとも一部は依存する。【選択図】図７Ｄ

Description

（関連出願の相互参照）
本出願は、事実上全体が参照により本明細書に組み入れられる、２０１８年１月２６日に提出された、「ＳＰＡＣＥＲ ＰＲＯＦＩＬＥ ＣＯＮＴＲＯＬ ＵＳＩＮＧ ＡＴＯＭＩＣ ＬＡＹＥＲ ＤＥＰＯＳＩＴＩＯＮ ＩＮ Ａ ＭＵＬＴＩＰＬＥ ＰＡＴＴＥＲＮＩＮＧ ＰＲＯＣＥＳＳ（マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御）」と題する米国特許出願公開第１５／８８１，５０６号明細書の優先権の利益を主張する。
本開示は、一般に半導体素子製造でのマルチプルパターンニング処理に関し、より詳細にはマルチプルパターンニング処理での原子層堆積を使用するスペーサおよびマスクのプロファイル制御に関する。
先進的集積回路の製作は、半導体の大量生産で小さな特徴のパターン形成を伴うことが多い。マルチプルパターンニング技法は、１９３ｎｍ液浸リソグラフィなどのリソグラフィ技法に基づき特徴サイズのスケール変更を可能にしてよい。自己整列２重パターン形成は、マルチプルパターンニング技法のある例である。
本開示は、複数のスペーサの傾きを制御するための方法に関係する。方法は、プラズマチャンバ内で、パターン形成されたコア材料およびパターン形成されたコア材料の下にあるターゲット層を含む基板上に原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＡＬＤ）により第１の厚さの酸化ケイ素スペーサ層を堆積させるステップと、プラズマチャンバ内で、基板上にＡＬＤにより第２の厚さの酸化ケイ素スペーサ層を堆積させるステップとを含む。ＡＬＤにより第１の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第１の照射量のシリコン含有前駆物質に基板を暴露するステップ、および第１の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含む。ＡＬＤにより第２の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第２の照射量のシリコン含有前駆物質に基板を暴露するステップ、および第２の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含み、第２の酸化条件は、第１の酸化条件と異なる。方法は、プラズマチャンバ内で、パターン形成されたコア材料をエッチングして、酸化ケイ素スペーサ層からターゲット層用のマスクの役割を果たす複数のスペーサを形成するステップをさらに含む。
いくつかの実装形態では、第２の酸化条件は、（１）酸化時間、（２）無線周波数（ｒａｄｉｏ−ｆｒｅｑｕｅｎｃｙ、ＲＦ）電力、および（３）基板温度のうちの１つまたは複数だけ第１の酸化条件と異なる。いくつかの実装形態では、第２の酸化条件は、第２の酸化時間および第２のＲＦ電力を含み、第１の酸化条件は、第１の酸化時間および第１のＲＦ電力を含み、第２の酸化時間は、第１の酸化時間よりも長く、第２のＲＦ電力は、第１のＲＦ電力よりも大きい。いくつかの実装形態では、第２の酸化条件は、第２の酸化時間および第２のＲＦ電力を含み、第１の酸化条件は、第１の酸化時間および第１のＲＦ電力を含み、第２の酸化時間は、第１の酸化時間よりも短く、第２のＲＦ電力は、第１のＲＦ電力よりも小さい。いくつかの実装形態では、第２の酸化条件は、第２の基板温度を含み、第１の酸化条件は、第１の基板温度を含み、第２の基板温度は、第１の基板温度と異なる。方法は、基板支持物の温度を第１の基板温度から第２の基板温度へ傾斜させるステップをさらに含んでよい。いくつかの実装形態では、第１の厚さの酸化ケイ素スペーサ層を堆積させるステップの動作、第２の厚さの酸化ケイ素スペーサ層を堆積させるステップの動作、およびパターン形成されたコア材料をエッチングするステップの動作は、動作の間に真空破壊を導入することなくプラズマチャンバ内で行われる。いくつかの実装形態では、プラズマチャンバ内の圧力は、約１ｍＴｏｒｒ（１３３．３２２ｍＰａ）〜約１００ｍＴｏｒｒ（１３３３２．２ｍＰａ）の間である。いくつかの実装形態では、第１の厚さの酸化ケイ素スペーサ層を堆積させるステップは、（ｉ）第１の照射量のシリコン含有前駆物質に基板を暴露するステップ、および（ｉｉ）第１の酸化条件の下で酸化剤のプラズマに基板を暴露するステップからなるＸ回のサイクルを適用するステップを含み、第２の厚さの酸化ケイ素スペーサ層を堆積させるステップは、（ｉｉｉ）第２の照射量のケイ素含有前駆物質に基板を暴露するステップ、および（ｉｖ）第２の酸化条件の下で酸化剤のプラズマに基板を暴露するステップからなるＹ回のサイクルを適用するステップを含み、ＸおよびＹは、互いに異なる整数値である。第１の酸化条件は、第１の酸化時間を含んでよく、第２の酸化条件は、第２の酸化時間を含んでよく、第１の酸化時間は、Ｘ回のサイクルにわたり徐々に変化し、第２の酸化時間は、Ｙ回のサイクルにわたり徐々に変化する。いくつかの実装形態では、第１の酸化条件は、第１のＲＦ電力を含んでよく、第２の酸化条件は、第２のＲＦ電力を含んでよく、第１のＲＦ電力は、Ｘ回のサイクルにわたり徐々に変化し、第２のＲＦ電力は、Ｙ回のサイクルにわたり徐々に変化する。いくつかの実装形態では、複数のスペーサの各々の上側部分は、第１の酸化条件および第２の酸化条件に少なくとも一部は依存する傾きを有する。
本開示はまた、複数の酸化ケイ素スペーサの傾きを制御するための装置に関係する。装置は、プラズマチャンバと、プラズマチャンバにＲＦ電力を与えるように構成された、プラズマチャンバに連結されたＲＦ電源と、パターン形成されたコア材料およびパターン形成されたコア材料の下にあるターゲット層を含む基板をプラズマチャンバ内で支持するための基板支持物と、コントローラとを含む。コントローラは、（ｉ）プラズマチャンバ内で、基板上に原子層堆積（ＡＬＤ）により第１の厚さの酸化ケイ素スペーサ層を堆積させる動作であって、ＡＬＤにより第１の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第１の照射量のケイ素含有前駆物質に基板を暴露するステップ、および第１の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含む動作と、（ｉｉ）プラズマチャンバ内で、第１の厚さの酸化ケイ素スペーサ層上にＡＬＤにより第２の厚さの酸化ケイ素スペーサ層を堆積させる動作であって、ＡＬＤにより第２の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第２の照射量のケイ素含有前駆物質に基板を暴露するステップ、および第２の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含み、第２の酸化条件は、第１の酸化条件と異なる動作と、（ｉｉｉ）プラズマチャンバ内で、パターン形成されたコア材料をエッチングして、酸化ケイ素スペーサ層からターゲット層用のマスクの役割を果たす複数の酸化ケイ素スペーサを形成する動作とを遂行するための命令を提供するように構成される。
いくつかの実装形態では、第２の酸化条件は、（１）酸化時間、（２）無線周波数（ＲＦ）電力、および（３）基板温度のうちの１つまたは複数だけ第１の酸化条件と異なる。いくつかの実装形態では、複数の酸化ケイ素スペーサの各々の上側部分は、第１の酸化条件および第２の酸化条件に少なくとも一部は依存する傾きを有する。
これらおよび他の様態について、図面を参照して以下でさらに記述する。
いくつかの実装形態による、エッチングおよびＡＬＤの動作を遂行するための例示する処理装置の概略図である。
いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。 いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。
酸化ケイ素膜を堆積させるときの、複数のＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。
いくつかの実装形態による、第１の酸化条件の下で酸化ケイ素膜を堆積させるときの、単一ＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。
いくつかの実装形態による、第２の酸化条件の下で酸化ケイ素膜を堆積させるときの、単一ＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。
いくつかの実装形態による、ＡＬＤおよびエッチングにより複数の酸化ケイ素スペーサを形成するための例示する方法の流れ図を示す。
いくつかの実装形態による、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。
いくつかの実装形態による、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。
いくつかの実装形態による、垂直のプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、垂直のプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、垂直のプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。 いくつかの実装形態による、垂直のプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな局面の略図である。
いくつかの実装形態による、マルチプルパターンニング方式で複数の酸化ケイ素スペーサを形成するための方法のさまざまな動作を描く処理の流れ図を示す。
無定形炭素コアを除去した後の、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。
無定形炭素コアを除去した後の、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。
スピンオン炭素コア（ｓｐｉｎ−ｏｎ ｃａｒｂｏｎ ｃｏｒｅ）を除去した後の、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。
スピンオン炭素コアを除去した後の、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。
はじめに
以下の記述では、提示する実施形態を十分に理解することができるようにするために、数多くの具体的な詳細について示す。開示する実施形態は、これらの具体的な詳細の一部またはすべてなしに実施されてよい。他の実例では、開示する実施形態を不必要に不明瞭にしないために、周知の処理動作について詳細に記述しなかった。開示する実施形態について具体的実施形態と関連づけて記述するが、その一方で、開示する実施形態に限定することを意図するものではないことを理解されよう。
本開示では、「半導体ウエハ」、「ウエハ」、「基板」、「ウエハ基板」、および「部分的に製作された集積回路」という用語を交換可能に使用する。当業者は、「部分的に製作された集積回路」という用語が、その上で集積回路を製作する多くの局面のいずれかの間にあるシリコンウエハを指す可能性があることを理解されよう。半導体素子業界で使用するウエハまたは基板は、典型的には２００ｍｍ、または３００ｍｍ、または４５０ｍｍの直径を有する。以下の詳細な記述は、本開示がウエハ上で実装されると仮定する。しかしながら、本開示は、そのように限定されるわけではない。加工物は、さまざまな形状、サイズ、および材料からなってよい。半導体ウエハに加えて、本開示を利用してよい他の加工物は、プリント回路基板などのようなさまざまな物品を含む。
一体型エッチング／ＡＬＤ処理装置
特徴サイズが縮小し、ピッチがより小さくなり、相補型金属酸化膜半導体（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ−ｏｘｉｄｅ −ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＣＭＯＳ）技術がより小さなノードにスケール変更するにつれて、薄く等角な堆積技術は、重要性を増し続ける。原子層堆積（ＡＬＤ）が等角な薄膜を堆積させるのに最適な膜形成技法であるのは、ＡＬＤが、膜形成化学反応自体の前に基板表面の上に吸収されてよい（すなわち、吸収制限層を形成する）１つまたは複数の前駆物質反応物の量により厚さが制限される、材料の単一薄層を堆積させるという事実に起因する。ＡＬＤにより形成される各層は薄く、等角であり、得られる膜は、下にある素子構造物および特徴の形状に事実上一致する。
従来、ＡＬＤおよびエッチングの処理は、別個のツールまたはプラットフォームで遂行される。たとえば、ＡＬＤチャンバは、エッチング処理を行わず、エッチングチャンバは、ＡＬＤ処理を行わない。堆積処理を行うプラズマ・エッチング・チャンバは、プラズマ誘起堆積処理を使用して、アスペクト比に依存する非等角な膜を形成する。
図１は、いくつかの実装形態による、エッチングおよびＡＬＤの動作を遂行するための例示する処理装置の概略図である。処理装置１００は、誘導結合プラズマ処理装置であってよい。処理装置１００は、プラズマ・エッチング・チャンバなどのプラズマチャンバ１３２を含む。いくつかの実装形態では、カリフォルニア州フリーモントのＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ（ラムリサーチ）により製造されたＫｉｙｏ（登録商標）反応器は、プラズマ・エッチング・チャンバとして使用してよい適切な反応器の例である。
エッチングおよびＡＬＤの動作を遂行するための処理装置１００に関する詳細は、事実上全体が参照により本明細書に組み入れられる、Ｚｈｏｕ ｅｔ ａｌ．による２０１７年８月４日に提出された、「ＩＮＴＥＧＲＡＴＥＤ ＡＴＯＭＩＣ ＬＡＹＥＲ ＰＡＳＳＩＶＡＴＩＯＮ ＩＮ ＴＣＰ ＥＴＣＨ ＣＨＡＭＢＥＲ ＡＮＤ ＩＮ−ＳＩＴＵ ＥＴＣＨ−ＡＬＰ ＭＥＴＨＯＤ（一体化されたＴＣＰエッチングチャン内原子層不動態化およびインサイチュエッチング−ＡＬＰ法）」と題する米国特許出願第１５／６６９，８７１号明細書に記述されている。
プラズマチャンバ１３２は、チャンバ壁１１４および窓１０６により画定されてよいチャンバ全体構造を含んでよい。石英または他の誘電体材料から窓１０６を製作してよい。いくつかの実装形態では、プラズマチャンバ１３２は、プラズマチャンバ１３２内部に配置された基板支持物１１６を含む。いくつかの実装形態では、基板支持物１１６は、堆積／エッチング処理が遂行される基板１１２を支持するための静電チャックである。静電チャックは、基板１１２のチャッキングおよびデチャッキング用の静電電極を含む。この目的のためにフィルタおよびＤＣクランプ電源（図示せず）を提供してよい。さらにまた、基板支持物１１６から離して基板１１２を持ち上げるための他の制御システムを提供してよい。基板支持物１１６は、基板１１２を受け入れて保持するように構成される。
いくつかの実装形態では、基板支持物１１６は、基板１１２を加熱するためのヒータ（図示せず）を含んでよい。基板支持物１１６は、約−２０℃〜約１５０℃などの高温で動作してよい。温度は、処理動作および特有のレシピに依存する。いくつかの実装形態では、プラズマチャンバ１３２はまた、約１ｍＴｏｒｒ（１３３．３２２ｍＰａ）〜約１Ｔｏｒｒ（１３３．３２２Ｐａ）の間の圧力などの一定の圧力で動作してよい。
いくつかの実装形態では、処理装置１００は、基板支持物１１６にバイアスをかける／基板支持物１１６を帯電させるため使用してよい無線周波数（ＲＦ）電源１２０を含んでよい。ＲＦ電源１２０は、１つまたは複数のＲＦ発生器により画定されてよい。複数のＲＦ発生器を提供する場合、異なる周波数を使用して、さまざまな調整特性を実現してよい。バイアス整合回路１１８は、ＲＦ電源１２０と基板支持物１１６の間に連結される。このようにして、ＲＦ電源１２０は、基板支持物１１６に接続される。
コイル１３４を窓１０６の上方に位置決めする。コイル１３４は、導電性材料から製作されてよく、少なくとも完全な１巻きを含む。図１に示すコイル１３４は、少なくとも３巻きを含む。ＲＦ電源１２１は、コイル１３４にＲＦ電力を供給するように構成される。整合回路１０２は、ＲＦ電源１２１とコイル１３４の間に連結される。このようにして、ＲＦ電源１２１は、コイル１３４に接続される。いくつかの実装形態では、任意選択のファラデー遮蔽（図示せず）をコイル１３４と窓１０６の間に位置決めする。ファラデー遮蔽は、コイル１３４に対して空間的に離した関係で維持されてよい。ファラデー遮蔽は、窓１０６の真上に配置されてよい。ファラデー遮蔽は、金属または他の種がプラズマチャンバ１３２の誘電体窓１０６上に堆積するのを防止してよい。
ＲＦ電源１２１からコイル１３４にＲＦ電力を供給して、コイル１３４を通してＲＦ電流が流れるようにする。コイル１３４を通して流れるＲＦ電流は、コイル１３４の周りに電磁場を発生させてよい。電磁場は、プラズマチャンバ１３２内部で、プラズマチャンバ１３２内に存在する１つまたは複数のガスに作用して、プラズマを作り出す誘導電流を発生させる。プラズマから得られるさまざまなイオンおよび／またはラジカルは、基板１１２と相互作用して、堆積またはエッチングの動作を遂行してよい。
いくつかの実装形態では、処理装置１００は、プラズマチャンバ１３２を上側部分および下側部分に分割するために使用してよいプラズマグリッド（図示せず）を任意選択で含む。プラズマグリッドを使用して、プラズマチャンバ１３２の下側部分の中に入る熱い電極の量を制限してよい。いくつかの実装形態では、処理装置１００は、プラズマチャンバ１３２の下側部分に存在するプラズマがイオン−イオンプラズマであり、かつプラズマチャンバ１３２の上側部分に存在するプラズマが電子−イオンプラズマであるように動作するように設計される。
処理ガスは、プラズマチャンバ１３２の最上部から第１のガスインジェクタ１０４を通して、および／またはプラズマチャンバ１３２の側面から第２のガスインジェクタ１１０を通して、プラズマチャンバ１３２の中に導入されてよい。処理ガスは、処理装置１００の上流にある個体供給源気化器（図示せず）内で気化させてよい気化した液体前駆物質または気化した固体前駆物質を含んでよい。第１のガスインジェクタ１０４および／または第２のガスインジェクタ１１０を通して、１つまたは複数の反応物ガスを供給してよい。いくつかの実装形態では、ガスインジェクタ１０４、１１０をシャワーヘッドと置換してよい。さまざまなタイプの動作用プラズマチャンバ１３２に異なるガスを供給するために追加の、または他のガス供給を提供してよいことが理解されよう。
プラズマチャンバ１３２の中に１つまたは複数のガスを注入するさまざまな手段は、処理ガス、気化した液体前駆物質、および／または気化した固体前駆物質がさまざまな場所からプラズマチャンバ１３２の中に提供されてよいことを示す。いくつかの実装形態では、第１のガスインジェクタ１０４だけを使用する。いくつかの実装形態では、第２のガスインジェクタ１１０だけを使用する。いくつかの他の実装形態では、第１のガスインジェクタ１０４と第２のガスインジェクタ１１０の両方を使用する。いくつかの実装形態では、多岐管１２２は、異なるガス管の各々にどのガスを供給するかを制御する。多岐管１２２は、異なるガス管のいずれからも任意のタイプのガス（反応物、キャリア、前駆物質など）を提供できるようにする。いくつかの実装形態では、キャリアガスは、酸素（Ｏ2）、窒素（Ｎ2）、アルゴン（Ａｒ）、およびヘリウム（Ｈｅ）などのガスを含むことができる。ガスは、混合することなくプラズマチャンバ１３２の中に導入されてよい、またはプラズマチャンバ１３２の中に導入する前に他のガスと混合されてよい。
配送システム１２８内のそれぞれの配送システムからの出力を選択する、切り替える、および／または混合するために多岐管１２２を使用してよい。配送システム１２８は、いくつかの実装形態では、エッチングガス配送システム１２７および液体配送システム１２９を含んでよい。エッチングガス配送システム１２７は、エッチング液ガスを出力するように構成されてよい。エッチング液ガスの例は、塩素（Ｃｌ2）、臭化水素（ＨＢｒ）、および六フッ化硫黄（ＳＦ6）を含むが、それらに限定されない。液体配送システム１２９は、蒸気の形態で配送される気化した液体前駆物質をＡＬＤ処理で提供するように構成されてよい。気化した液体前駆物質は、プラズマチャンバ１３２の中に導入されてよく、基板１１２の表面上で吸収されてよい。吸収された前駆物質は、プラズマを使用して、吸収制限量の膜を形成するように変換されてよい。例示する液体前駆物質は、式ＣxＨyＮzＯaＳｉbの形式の化学組成を有してよい。
真空ポンプ１３０をプラズマチャンバ１３２に接続して、真空ポンプ１３０を使用して、プラズマチャンバ１３２から処理ガスを外に抜き取って、プラズマチャンバ１３２内部で一定の圧力を維持してよい。排出ポンプ１２４と真空ポンプ１３０の間に弁１２６を配置して、プラズマチャンバ１３２に適用される真空吸引の量を制御してよい。いくつかの実装形態では、真空ポンプ１３０は、１段または２段の機械式ドライポンプおよび／またはターボ分子ポンプとすることができる。いくつかの実装形態では、毎回ＡＬＤ処理が完了した後に真空ポンプ１３０を活動化して、プラズマチャンバ１３２をパージしてよい。
クリーンルームまたは製作施設に据え付けるとき、処理装置１００を施設（図示せず）に連結してよい。施設は、処理ガス、真空、温度制御、および環境粒子制御を提供する配管を含む。これらの施設は、対象となる製作施設に据え付けられたとき、処理装置１００に連結されてよい。追加で、処理装置１００は、ロボット工学が自動制御機械を使用してプラズマチャンバ１３２の中に、およびプラズマチャンバ１３２から外に、基板を移送できるようにする移送チャンバに連結されてよい。
いくつかの実施形態では、システムコントローラ１０８（１つまたは複数の物理コントローラまたは論理コントローラを含んでよい）は、処理装置１００の動作の一部またはすべてを制御する。システムコントローラ１０８は、１つまたは複数の記憶素子、および１つまたは複数のプロセッサを含んでよい。プロセッサは、中央処理装置（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ、ＣＰＵ）またはコンピュータ、アナログおよび／またはデジタルの入力／出力接続、ステップモータ・コントローラ・ボード、ならびに他の類似する構成要素を含んでよい。該当する制御動作を実装するための命令は、プロセッサ上で実行される。これらの命令は、システムコントローラ１０８に関連する記憶素子上に記憶されてよく、ネットワークを介して提供されてよい。ある種の実装形態では、システムコントローラ１０８は、システム制御ソフトウェアを実行する。
システムコントローラソフトウェアは、以下のチャンバ動作条件、すなわち、ガスの混合物および／または組成、チャンバ圧力、チャンバ温度、ウエハ／ウエハ支持物の温度、基板に加えるバイアス（さまざまな実装形態では、ゼロであってよい）、コイルまたは他のプラズマ発生構成要素に加える周波数および電力、基板の位置、基板の移動速度、ならびにツールが遂行する特定の処理の他のパラメータのうちの任意の１つまたは複数の適用タイミングおよび／または大きさを制御するための命令を含んでよい。システム制御ソフトウェアは、任意の適切な方法で構成されてよい。たとえば、さまざまな１つまたは複数の処理を行うために必要な処理ツール構成要素の動作を制御するために、さまざまな処理ツール構成要素のサブルーチンまたは制御オブジェクトを書いてよい。システム制御ソフトウェアは、任意の適切なコンピュータ可読プログラミング言語で符号化されてよい。
いくつかの実装形態では、システム制御ソフトウェアは、上記で記述したさまざまなパラメータを制御するために入力／出力制御（ｉｎｐｕｔ／ｏｕｔｐｕｔ ｃｏｎｔｒｏｌ、ＩＯＣ）順序付け命令を含む。たとえば、半導体製作処理の各段階は、システムコントローラ１０８により実行するための１つまたは複数の命令を含んでよい。ある段階に関する処理条件を設定するための命令は、たとえば対応するレシピ段階に含まれてよい。いくつかの実装形態では、レシピ段階は、連続的に配列されてよく、その結果、ドーピング処理でのステップは、その処理段階に関して一定の順序で実行される。たとえば、レシピは、エッチング動作を遂行して、エッチング動作の各々の間に遂行する１つまたは複数のサイクルのＡＬＤ処理を含むように構成されてよい。
いくつかの実装形態では、コントローラ１０８は、（ｉ）プラズマチャンバ１３２内で、パターン形成されたコア材料およびコア材料の下にあるターゲット層を含む基板１１２上にＡＬＤにより第１の厚さの酸化ケイ素スペーサ層を堆積させる動作であって、第１の厚さを堆積させるステップは、第１の照射量のケイ素含有前駆物質に基板１１２を暴露するステップ、および第１の酸化条件の下で酸化剤のプラズマに基板１１２を暴露するステップを含む動作と、（ｉｉ）プラズマチャンバ１３２内で、基板１１２の上にＡＬＤにより第２の厚さの酸化ケイ素スペーサ層を堆積させる動作であって、第２の厚さを堆積させるステップは、第２の照射量のケイ素含有前駆物質に基板１１２を暴露するステップ、および第２の酸化条件の下で酸化剤のプラズマに基板１１２を暴露するステップを含み、第２の酸化条件は、第１の酸化条件と異なる動作と、（ｉｉｉ）プラズマチャンバ１３２内で、パターン形成されたコア材料をエッチングして、酸化ケイ素スペーサ層からターゲット層用のマスクの役割を果たす複数の酸化ケイ素スペーサを形成する動作のうちの１つまたは複数を遂行するための命令を用いて構成される。いくつかの実装形態では、第２の酸化条件は、（１）酸化時間、（２）ＲＦ電力、および（３）基板温度のうちの１つまたは複数だけ第１の酸化条件と異なる。いくつかの実装形態では、複数の酸化ケイ素スペーサの各々の上側部分は、第１の酸化条件および第２の酸化条件に少なくとも一部は依存する傾きを有する。いくつかの実装形態では、システムコントローラ１０８は、第１の酸化条件から第２の酸化条件へ酸化時間、ＲＦ電力、または基板温度のうちの少なくとも１つを、時間をかけて傾斜させるための命令を用いて構成される。
いくつかの実施形態では、他のコンピュータソフトウェアおよび／またはプログラムを採用してよい。この目的のためのプログラムまたはプログラムのセクションの例は、基板位置決めプログラム、処理ガス組成制御プログラム、圧力制御プロフラム、ヒータ制御プログラム、およびＲＦ電源制御プログラムを含む。
いくつかの事例では、システムコントローラ１０８は、ガス濃度、基板の動き、ならびに／またはコイル１３４および／もしくは基板支持物１１６に供給する電力を制御する。システムコントローラ１０８は、たとえば１つまたは複数の適正濃度で１つまたは複数の必要な反応物を提供する１つまたは複数の注入ガス流を作り出す、関連する弁を開閉することによりガス濃度を制御してよい。基板の動きは、たとえば基板位置決めシステムに指示して、望み通りに動かすことにより制御されてよい。コイル１３４および／または基板支持物１１６に供給する電力は、特定のＲＦ電力レベルを提供するように制御されてよい。グリッドを使用する場合、システムコントローラ１０８によりＲＦ電力を調節して、プラズマチャンバ１３２の上側部分に電子−イオンプラズマを、プラズマチャンバ１３２の下側部分にイオン−イオンプラズマを生み出してよい。さらに、システムコントローラ１０８は、プラズマチャンバ１３２の下側部分に電子−イオンプラズマが形成されないような条件の下で基板支持物１１６に電力を供給するように構成されてよい。
システムコントローラ１０８は、センサ出力に基づき（たとえば、電力、電位、圧力などが一定のしきい値に到達したとき）、動作の（たとえば、処理の一定のタイミングで弁を開く）タイミングに基づき、またはユーザから受信した命令に基づき、これらまたは他の様態を制御してよい。
いくつかの実装形態では、システムコントローラ１０８は、上述の例の一部であってよいシステムの一部である。そのようなシステムは、１つもしくは複数の処理ツール、１つもしくは複数のチャンバ、処理するための１つもしくは複数のプラットフォーム、および／または特有の処理構成要素（ウエハペダル、ガス流システムなど）を含む半導体処理設備を備えることができる。これらのシステムは、半導体ウエハまたは半導体基板を処理する前、その間、およびその後に自身の動作を制御するための電子機器と一体化されてよい。電子機器は、１つまたは複数のシステムのさまざまな構成要素または下位区分を制御してよい「コントローラ」と呼ばれることがある。システムコントローラ１０８は、処理要件および／またはシステムのタイプに応じて、処理ガスの配送、温度設定（たとえば、加熱および／または冷却）、圧力設定、真空設定、電力設定、ＲＦ発生器設定、ＲＦ整合回路設定、周波数設定、流量設定、流体配送設定、位置および動作の設定、ツールおよび他の移送ツールの中への、およびそこから外への基板移送、ならびに／または特有のシステムに接続する、もしくはそれと連動するロードロックを含む、本明細書で開示する処理のいずれも制御するようにプログラムされてよい。
大まかに言って、システムコントローラ１０８は、さまざまな集積回路、論理回路、メモリ、および／または命令を受け取り、命令を発行し、動作を制御し、洗浄動作を可能にし、エンドポイント測定を可能にするなどを行うソフトウェアを有する電子回路として規定されてよい。集積回路は、プログラム命令を記憶するファームウェアの形をとるチップ、デジタル・シグナル・プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ、ＤＳＰ）、特定用途向け集積回路（ａｐｐｌｉｃａｔｉｏｎ ｓｐｅｃｉｆｉｃ ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ、ＡＳＩＣ）として規定されるチップ、および／またはプログラム命令（たとえば、ソフトウェア）を実行する１つもしくは複数のマイクロプロセッサもしくはマイクロコントローラを含んでよい。プログラム命令は、半導体基板上での、もしくは半導体基板のための、またはシステムに対する特定の処理を行うための動作パラメータを規定するさまざまな個々の設定（またはプログラムファイル）の形でシステムコントローラ１０８に伝達される命令であってよい。動作パラメータは、いくつかの実施形態では、１つもしくは複数の層、材料、金属、酸化物、ケイ素、酸化ケイ素、表面、回路、および／または基板のダイを製作する間、１つまたは複数の処理ステップを達成するために処理技術者により規定されるレシピの一部であってよい。
システムコントローラ１０８は、いくつかの実装形態では、システムと一体化された、システムに連結された、システムに他の方法でネットワーク化された、またはそれらを組み合わせたコンピュータの一部であってよい、またはそのコンピュータに連結されてよい。たとえば、コントローラ１０８は、「クラウド」の中にあってよい、または半導体工場のホスト・コンピュータ・システムのすべて、もしくは一部であってよく、これにより、基板処理の遠隔アクセスを可能にすることができる。コンピュータは、製作動作の現在の進展を監視し、過去の製作動作の履歴を調べ、複数の製作動作から傾向または性能指標を調べるためにシステムへの遠隔アクセスを可能にして、現在の処理のパラメータを変更して、現在の処理に続く処理ステップを設定してよい、または新しい処理を開始してよい。いくつかの例では、遠隔コンピュータ（たとえば、サーバ）は、ローカルネットワークまたはインターネットを含んでよいネットワークを介してシステムに処理レシピを提供することができる。遠隔コンピュータは、パラメータおよび／または設定の入力またはプログラミングを可能にするユーザインタフェースを含んでよく、パラメータおよび／または設定は、次いで遠隔コンピュータからシステムに伝達される。いくつかの例では、システムコントローラ１０８は、１つまたは複数の動作中に遂行すべき処理ステップごとにパラメータを指定するデータの形をとる命令を受け取る。パラメータは、遂行すべき処理のタイプ、およびシステムコントローラ１０８が連動する、または制御するように構成されたツールのタイプに特有であってよいことを理解されたい。したがって、上記で記述したように、システムコントローラ１０８は、本明細書で記述する処理および制御などの共通の目的に向かって一緒にネットワーク化され、作動する１つまたは複数の別個のコントローラを備えることによるなど、分散させられてよい。そのような目的のための分散システムコントローラ１０８のある例は、チャンバ上の処理を制御するために組み合わせる、（プラットフォームレベルで、または遠隔コンピュータの一部としてなど）遠隔に位置する１つまたは複数の集積回路と通信状態にあるチャンバ上の１つまたは複数の集積回路である。
限定することなく、例示するシステムは、プラズマ・エッチング・チャンバまたはモジュール、堆積チャンバまたはモジュール、スピン・リンス・チャンバまたはモジュール、金属メッキチャンバまたはモジュール、洗浄チャンバまたはモジュール、ベベル縁部エッチングチャンバまたはモジュール、物理蒸着法（ｐｈｙｓｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＶＤ）チャンバまたはモジュール、化学蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＣＶＤ）チャンバまたはモジュール、原子層堆積（ＡＬＤ）チャンバまたはモジュール、原子層エッチング（ａｔｏｍｉｃ ｌａｙｅｒ ｅｔｃｈ、ＡＬＥ）チャンバまたはモジュール、イオン注入チャンバまたはモジュール、トラックチャンバまたはモジュール、ならびに半導体基板の製作および／もしくは製造に関連づけられてよい、またはそれで使用されてよい、任意の他の半導体処理システムを含んでよい。
上記で指摘したように、ツールにより遂行すべき１つまたは複数の処理ステップに応じて、システムコントローラ１０８は、他のツール回路もしくはモジュール、他のツール構成要素、クラスタツール、他のツールインタフェース、近接したツール、隣接するツール、工場全体に位置するツール、メインコンピュータ、別のシステムコントローラ１０８、または半導体製造工場内のツールの場所および／またはロードポートとの間で基板の容器を運ぶ材料搬送で使用するツールのうちの１つまたは複数と通信してよい。
マルチプルパターンニング
技術の進歩は、半導体素子で、縮小する素子特徴およびより小さなピッチの需要を増大させてきた。さまざまなパターン形成技法および方法を採用して、より小さな素子特徴およびより小さなピッチを達成してきたが、一定の限界に達することが多い。たとえば、高分解能のフォトリソグラフィを使用して、より小さな特徴を印刷して、より小さな限界寸法（ｃｒｉｔｉｃａｌ ｄｉｍｅｎｓｉｏｎ、ＣＤ）を得てよいが、高分解能のフォトリソグラフィは、一定の限界（たとえば、４０ｎｍ以下）を超える特徴を印刷することができないことがあるので、ピッチはその限界を超えないことがある。
一般的に言って、フォトリソグラフィを使用して達成される分解能は、波長に依存する。フォトレジストマスクは、波長に依存する光学的性質を有し、より長い波長の光に暴露されたより長い波長のフォトレジストマスクは、より大きな理論的ＣＤを有し、より短い波長の光に暴露されたより短い波長のマスクは、より短い理論的ＣＤを有する。しかしながら、より短い波長のフォトレジストマスクは、より長い波長のフォトレジストマスクと比較してさらに別の難題を提示することがある。たとえば、より短い波長のフォトレジストマスクは、より長い波長のフォトレジストマスクほど高い選択制を有しないことがあり、プラズマエッチング条件の下でより容易に変形することがある。小さな特徴を作り出すトリミングステップとフォトリソグラフィを任意選択で組み合わせた場合でさえ、作り出されるものは、小さなピッチを有してよいわけでは必ずしもない。
マルチプルパターンニングを使用して、その光学的限界を超えてリソグラフィ技術を拡張してきた。２重パターン形成（ｄｏｕｂｌｅ ｐａｔｔｅｒｎｉｎｇ）および４重パターン形成（ｑｕａｄ ｐａｔｔｅｒｎｉｎｇ）は、その光学的限界を超えてリソグラフィ技術を拡張するために使用される例示する技術であり、２重パターン形成は、今では約８０ｎｍ未満のピッチを得るために業界で広く使用されている。たとえば、１つまたは複数の線から約１００ｎｍのピッチを作り出す場合、２重パターン形成は、線の数を増やして、ピッチを２倍に細かくして約５０ｎｍするように、１つまたは複数の線を縮小させて、スペーサを堆積させて、スペーサをエッチバックしてよい。これを「ピッチ２重化（ｐｉｔｃｈ ｄｏｕｂｌｉｎｇ）」と呼ぶことができ、増大した数の線を、後続のマスクまたはハードマスクとして使用することができる。
現在の２重パターン形成技術は、２つのマスキングステップを伴う側壁スペーサを使用して、トレンチをパターン形成することが多い。正と負の両方の２重パターン形成処理での２重パターン形成、詳細には線パターン形成の方法は、スペーサおよびマスクの使用を伴っていた。スペーサは、パターン形成されたコア上に原子層堆積（ＡＬＤ）またはプラズマ強化原子層堆積（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＡＬＤ）により堆積させることができ、より小さなピッチパターンを生み出すために使用されてよい。素子が縮小し、ピッチが低下するにつれて、スペーサの傾斜、線の曲がり、およびパターン形成されたスペーサの崩壊などの問題が生じ、これらは、素子性能を低下させ、素子故障にさえつながる可能性がある。
図２Ａ〜図２Ｉは、いくつかの実装形態による、例示するマルチプルパターンニング方式での基板の略図である。図２Ａは、第１の層２０３、第１の層２０３の下にある第２の層２０５、および第２の層２０５の下にある第３の層２０７の上にリソグラフィで画定された、またはパターン形成されたコア２０１を有する基板を示す。いくつかの実装形態では、第１の層２０３はまた、第２のコア２０３とも呼ばれることがあり、第２の層２０５はまた、ターゲット層２０５とも呼ばれることがある。本明細書で記述するように、半導体処理に適した多層積層はまた、エッチング停止層、キャップ層、および他の下層などの他の層を含んでよいことを当業者は認識されよう。
図２Ａに示すように、パターン形成されたコア２０１は、フォトレジストであってよい、または無定形炭素材料または無定形ケイ素材料を含んでよい。パターン形成されたコア２０１は、プラズマ強化化学蒸着法（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、ＰＥＣＶＤ）などの任意の適切な堆積技法により第１の層２０３の上に堆積させられてよく、堆積技法は、堆積チャンバ内で、炭化水素前駆物質などの堆積ガスからプラズマを発生させるステップを伴ってよい。たとえば、炭化水素前駆物質は、式ＣxＨyにより規定されてよく、式中、ｘは２〜１０の間の整数であり、ｙは２〜２４の間の整数である。いくつかの実装形態では、パターン形成されたコア２０１は、フォトレジストなどのコア材料を含んでよい。いくつかの実装形態では、パターン形成されたコア２０１は、スピンオン炭素、ダイヤモンド状炭素、またはギャップ充填灰化可能ハードマスクであるコア材料を含んでよい。高周波（ｈｉｇｈ ｆｒｅｑｕｅｎｃｙ、ＨＦ）電力および低周波（ｌｏｗ ｆｒｅｑｕｅｎｃｙ、ＬＦ）電力を含む２重無線周波数（ＲＦ）プラズマ供給源を使用してよい。
第１の層２０３、第２の層２０５、または第３の層２０７は、最終的にマルチプルパターンニング処理でパターン形成されるターゲット層であってよい。ターゲット層は、半導体層、誘電体層、または他の層であってよく、たとえばケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ2）、窒化ケイ素（Ｓｉ3Ｎ4）、または窒化チタン（ＴｉＮ）から作られてよい。ターゲット層は、ＡＬＤ、ＰＥＡＬＤ、化学蒸着法（ＣＶＤ）、または他の適切な堆積技法により堆積させられてよい。
図２Ｂでは、パターン形成されたコア２０１の全面にわたって第１の等角膜２０９が堆積させられている。第１の等角膜２０９は、いくつかの実装形態では、ＡＬＤまたはＰＥＡＬＤにより堆積させられてよい。図２Ｃに示すように、第１の等角膜２０９を特定の方向にエッチングして、第１のスペーサ２１９を形成してよい。第１のスペーサ２１９は、酸化ケイ素（ＳｉＯ2）もしくは酸化チタン（ＴｉＯ2）などの酸化物であってよい、または窒化ケイ素（Ｓｉ3Ｎ4）などの窒化物であってよい。第１のスペーサ２１９のパターンを使用して、後続の層をパターン形成する。用語「スペーサ」は、本明細書で使用するとき、コア材料に近接するマスク材料を意味することが理解されよう。図２Ｄでは、パターン形成されたコア２０１を選択的にエッチングし、自立する第１のスペーサ２１９が基板上に残る。選択的除去または選択的エッチングは、本明細書で使用するとき、一方の材料を別の材料に対して選択的にエッチングすることとして規定される。たとえば、図２Ｄでは、パターン形成されたコア２０１は、第１のスペーサ２１９に対して選択的にエッチングされる。いくつかの実装形態では、第１の材料が第２の材料に対して選択的にエッチングされる場合、所与の継続期間、第１の材料が第２の材料よりも多くエッチングされるように第１の材料のエッチング速度は、第２の材料のエッチング速度よりも速いことが理解されよう。
第１のスペーサ２１９のパターンは、約５０ｎｍ以下であってよい所望のピッチを有してよい。図２Ｅでは、第１の層２０３は、パターン形成された第１の層２１９をマスクとして使用してエッチングされ、それにより第１の層２０３にパターンを移して、パターン形成された第１の層２１３を形成する。パターン形成された第１の層２１３は、第１の層２０３をエッチングするが、パターン形成された第１のスペーサ２１９をエッチングしないように適した化学物質を使用してエッチングされてよい。いくつかの実装形態では、パターン形成された第１の層２１３は、無定形炭素層、無定形ケイ素層、またはフォトレジスト、たとえばポリ（メチルメタクリレート）またはポリ（メチルグルタイミド）（ｐｏｌｙ（ｍｅｔｈｙｌ ｇｌｕｔａｒｉｍｉｄｅ）、ＰＭＧＩ）またはフェノールホルムアルデヒド樹脂であってよい。図２Ｆでは、第１のスペーサ２１９を選択的に除去して、パターン形成された第１の層２１３が残っている。一例では、フルオロカーボンに基づくプラズマを使用して第１のスペーサ２１９を除去してよい。パターン形成された第１の層２１３は、より小さなＣＤを伴う特徴を形成するために、より小さなＣＤを伴うマスクを提供してよい。しかしながら、パターン形成された第１の層２１３は、代わりに後続のパターン形成のための第２のコア材料を提供してよい。図２Ｇでは、パターン形成された第１の層２１３（たとえば、第２のコア材料）の全面にわたって第２の等角膜２２０を堆積させてよい。第２の等角膜２２０は、ＡＬＤまたはＰＥＡＬＤにより堆積させた誘電体材料であってよい。たとえば、第２の等角膜２２０は、酸化ケイ素であってよい。いくつかの実装形態では、第２の等角膜２２０は、第１の等角膜２０９の組成と同じ、または類似の組成を有してよい。図２Ｈでは、第２の等角膜２２０を特定の方向にエッチングして、パターン形成された第１の層２１３を側面に配置する第２のスペーサ２２１を形成する。図２Ｉでは、パターン形成された第１の層２１３を選択的に除去して、自立する第２のスペーサ２２１を残す。この場合、図２Ｄでパターン形成されたコア２０１をエッチングするのと同じ、またはそれに類似する化学物質を使用して、パターン形成された第１の層２１３をエッチングしてよい。パターン形成された第２のスペーサ２２１は、さらにより小さなピッチを伴う特徴を形成するために、さらにより小さなＣＤを伴うマスクを提供してよい。
現在の方法および技法は、スペーサ間のコア材料および／またはギャップ充填材料を除去するための複数の後続の処理ステップでの機械的変形に耐えることができるスペーサ（たとえば、第１のスペーサ２１９および第２のスペーサ２２１）を形成するのに不十分であることがある。スペーサとして代替材料を使用してよいが、酸化ケイ素（ＳｉＯ2）に関する原子層堆積処理は、安価な前駆物質に起因して、高いスループットを有する安価な選択肢を提供し、原子層堆積処理は、短時間のサイクル時間を使用する。さらに、酸化ケイ素を堆積させるために使用する反応器は、一般に洗浄しやすい。しかしながら、酸化ケイ素を堆積させるための既存の方法および技法は、酸化ケイ素スペーサの傾き／プロファイルを、詳細には４５ｎｍ未満のピッチで制御することができないことがある。
図２Ｃのスペーサ・エッチング・ステップおよび図２Ｄのコア材料除去の後、自立する第１のスペーサ２１９のプロファイルは、完全に垂直ではないことがある。自立する第１のスペーサ２１９は、エッチング動作後、左または右に傾斜する、曲がる、または他の方法で傾くことがある。傾いたプロファイルを用いる場合、自立する第１のスペーサ２１９は、第１の層２０３などの下層に移る傾いたプロファイルを伴うマスクの役割を果たす。これにより次には、エッチング動作後、機能層にパターン移動およびプロファイル変形をもたらす可能性がある。さらにこれにより、ＣＤおよびＣＤの均一性に悪影響を与える可能性がある。同様に、図２Ｈのスペーサ・エッチング・ステップおよび図２Ｉのコア材料除去の後、自立する第２のスペーサ２２１のプロファイルは、完全に垂直ではないことがある。むしろ、自立する第２のスペーサ２２１は傾くことがあり、自立する第２のスペーサのパターンは、第２の層２０５などの下層に移る。これにより、第２の層２０５内のパターン移動およびプロファイル変形をもたらす可能性があり、この場合、第２の層２０５は、ターゲット層であることがある。
マルチプルパターンニング方式でスペーサプロファイルを補正することは難題であり、費用がかかることが多い。典型的には、スペーサプロファイル補正は、コア材料のプロファイルを補正することにより、および／またはスペーサ堆積中に堆積およびエッチングの動作を交互に繰り返すこと（堆積−エッチング−堆積）により行われてよい。コア材料の堆積中にコア材料の傾きを制御して、より垂直なコア材料のプロファイルを得てよい、またはその後に堆積させるスペーサで発生する固有応力を相殺するために少し負／正の傾きを得てよい。これにより、スペーサのプロファイルを補正してよい。しかしながら、コア材料の傾きの制御は、傾いたプロファイルがスペーサ内で形成されるのを十分に防止するわけではなく、スペーサ内で発生する固有応力を軽減するわけではない。さらに、スペーサ堆積中に堆積−エッチング−堆積動作を繰り返すことは、スペーサのプロファイルを補正するのに費用がかかり、多くの時間を必要とすることがあり、典型的にはスペーサエッチングおよびコア材料除去の動作後にいくらかの量の傾きが残る結果となることがある。別個のチャンバ内で堆積−エッチング−堆積を繰り返し遂行することにより処理時間、処理ステップ、および処理費用が増大することがあるだけではなく、望ましくない材料または粒子が基板と接触するようになる可能性を高める真空破壊が動作の間に導入されることがある。
原子層堆積
本明細書では、酸化ケイ素スペーサプロファイルを制御するための方法、システム、および装置を提供する。ＡＬＤまたはＰＥＡＬＤは、マルチプルパターンニング方式で酸化ケイ素スペーサ堆積のために使用される。ＡＬＤは、順次の自己制御的反応を使用して材料の薄層を堆積させる技法である。典型的には、ＡＬＤサイクルは、基板に少なくとも１つの反応物を配送し、吸収させ、次いで吸収された反応物を１つまたは複数の反応物と反応させて、部分的な膜の層を形成する動作を含む。ＣＶＤ技法と異なり、ＡＬＤ処理は、表面の自己制御的堆積反応を使用して、膜を層ごとに堆積させる。典型的なＡＬＤサイクルは、（ｉ）基板表面の上に前駆物質材料を堆積させて、吸収させる照射ステップと、（ｉｉ）チャンバから過剰な前駆物質材料をパージして、基板表面上に自己制御的単層を残すステップと、（ｉｉｉ）反応物質を配送して、吸収された前駆物質材料と反応させるステップと、（ｉｖ）反応しなかった反応物材料または反応副産物をチャンバからパージするステップとを含んでよい。照射ステップは、活性部位が前駆物質材料により占有されると、追加の前駆物質材料が基板表面上にほとんど、またはまったく吸収されないように、自己制御的手法で前駆物質を吸収してよい。前駆物質材料は、同様に自己制御的手法で、または吸収を制限する手法で、前駆物質材料と反応してよい。パージステップは、チャンバから過剰な前駆物質材料、反応副産物、および／または未反応の反応物材料を除去するために任意選択で遂行されてよく、ＡＬＤサイクルを完了させる。ＡＬＤを使用して、高アスペクト比の特徴でさえ比較的高い段差被覆を伴う高度に等角な膜を提供してよい。
図３は、酸化ケイ素膜を堆積させるときの、複数のＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。図３は、プラズマ、酸素含有反応物の流れ、およびケイ素含有前駆物質の流れなどのさまざまな処理パラメータに関する典型的なＡＬＤ処理３００の段階を示す。図３のＡＬＤサイクルの各々は、ＰＥＡＬＤサイクルを表してよい。線は、流れがいつオンおよびオフになるか、またはプラズマがいつオンおよびオフになるかを示す。例示する処理パラメータは、前駆物質種および反応物種の流量、不活性ガス種の流量、プラズマの電力および周波数、基板温度、ならびに処理チャンバ圧力を含むが、それらに限定されない。図３の例は、ケイ素含有前駆物質および酸素プラズマを使用して酸化ケイ素膜を堆積させるためのものであり、この場合、酸素プラズマは、吸収された前駆物質層を変換して、基板上に膜を形成することができる。
所望の厚さの酸化ケイ素膜を堆積させるＡＬＤ処理に、任意の適切な回数の堆積サイクルを含んでよい。図３のタイミングシーケンスは、２つの堆積サイクル３１０Ａおよび３１０Ｂを描く。各堆積サイクル３１０Ａ、３１０Ｂは、さまざまな段階を含む。たとえば、堆積サイクル３１０Ａ中、基板は、照射段階３５７Ａ中にケイ素含有前駆物質に暴露され、堆積サイクル３１０Ｂ中、基板は、照射段階３５７Ｂ中にケイ素含有前駆物質に暴露される。ケイ素含有前駆物質は、ケイ素含有膜を作るために使用する単一試薬または試薬の混合物であり、この場合、試薬または試薬混合物は、少なくとも１つのケイ素化合物を含有する。いくつかの実装形態では、ケイ素含有前駆物質は、たとえばシラン、ハロシラン、またはアミノシランであってよい。シランの例は、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、およびオルガノシラン、たとえばメチルシラン、エチルシラン、イソプロピルシラン、ｔ−ブチルシラン、ジメチルシラン、ジエチルシラン、ジ−ｔ−ブチルシラン、アリルシラン、ｓｅｃ−ブチルシラン、テキシルシラン、イソアミルシラン、ｔ−ブチルジシラン、ジ−ｔ−ブチルジシランなどである。ハロシランの例は、ヨードシラン、ブロモシラン、クロロシラン、およびフルオロシランであり、この場合、特有のクロロシランは、テトラクロロシラン、トリクロロシラン、ジクロロシラン、モノクロロシラン、クロロアリルシラン、クロロメチルシラン、ジクロメチルシラン、クロロジメチルシラン、クロロエチルシラン、ｔ−ブチルクロロシラン、ジ−ｔ−ブチルクロロシラン、クロロイソプロピルシラン、クロロ−ｓｅｃ−ブチルシラン、ｔ−ブチルジメチルクロロシラン、テキシルジメチルクロロシランなどである。アミノシランの例は、モノ−、ジ−、トリ−、およびテトラ−アミノシラン（それぞれ、Ｈ2Ｓｉ（ＮＨ2）、Ｈ2Ｓｉ（ＮＨ2）2、ＨＳｉ（ＮＨ2）3、およびＳｉ（ＮＨ2）4）だけではなく、置換モノ−、ジ−、トリ−、およびテトラ−アミノシラン、たとえば、ｔ−ブチルアミノシラン、メチルアミノシラン、ｔｅｒｔ−ブチルシランアミン、ｂｉｓ（ｔｅｒｔ−ブチルアミノ）シラン（ＳｉＨ2（ＮＨＣ（ＣＨ3）3）2（ＢＴＢＡＳ））、ｔｅｒｔ−ブチルシリルカルバミン酸塩、ＳｉＨ（ＣＨ3）−（Ｎ（ＣＨ3）2）2、ＳｉＨＣｌ−（Ｎ（ＣＨ3）2）2、（Ｓｉ（ＣＨ3）2ＮＨ）3などである。アミノシランの他の例は、トリシリルアミン（Ｎ（ＳｉＨ3））である。照射段階３５７Ａ中および３５７Ｂ中、プラズマはオフになり、酸素含有反応物は基板に流されない。いくつかの実装形態では、基板は、流量および基板表面積に応じて約０．１秒〜約６０秒の間、または約０．２秒〜約６秒の間の時間、ケイ素含有前駆物質に暴露されてよい。いくつかの実装形態では、キャリアガスまたは不活性ガスは、照射段階３５７Ａ中および３５７Ｂ中に流れる。
いくつかの実装形態では、ケイ素含有前駆物質は、活性部位がケイ素含有前駆物質により占有されると、基板表面上に追加の前駆物質材料がほとんど、またはまったく吸収されないように自己制御的手法で基板表面の上に吸収される。たとえば、ケイ素含有前駆物質は、基板表面の少なくとも６０％の上で吸収されてよい。ケイ素含有前駆物質が基板の表面上の活性部位上で吸収されるとき、ケイ素含有前駆物質の薄層は、表面上に形成される。さまざまな実装形態では、この層は、単層に満たず、約０．１Å〜約０．５Åの間の厚さを有してよい。ＣＶＤまたはＣＶＤに似た処理と異なり、ケイ素含有前駆物質は、分解してケイ素層を形成しない。
堆積サイクル３１０Ａおよび３１０Ｂのそれぞれパージ段階３５９Ａおよび３５９Ｂでは、処理チャンバは、任意選択で、基板の表面上に吸収されなかった、気相の過剰なケイ素含有前駆物質を除去するようにパージされる。パージは、他の動作で使用するキャリアガス、または異なるガスであってよいスイープガスを伴ってよい。いくつかの実装形態では、パージは、処理チャンバを排気するステップを伴ってよい。パージ段階３５９Ａ中および３５９Ｂ中、ケイ素含有前駆物質の流れをオフにし、プラズマはまったく点火されない。パージ段階３５９Ａ中および３５９Ｂ中、処理チャンバに酸素含有反応物を供給しても、しなくてもよい。いくつかの実装形態では、キャリアガスを流し続けて、処理チャンバから任意の過剰なケイ素含有前駆物質をパージしてよい。いくつかの実装形態では、パージ段階３５９Ａおよび３５９Ｂは、それぞれ処理チャンバを排気するための１つまたは複数の排気副段階を含んでよい。あるいは、いくつかの実装形態では、各パージ段階３５９Ａおよび３５９Ｂは省略されてよいことを理解されよう。各パージ段階３５９Ａおよび３５９Ｂは、約０秒〜約６０秒の間、または約０．０１秒などの任意の適切な継続期間を有してよい。いくつかの実装形態では、１つまたは複数のスイープガスの流量を増大させることにより、各パージ段階３５９Ａおよび３５９Ｂの継続期間を低減させてよい。たとえばパージガス流量は、各パージ段階３５９Ａおよび３５９Ｂの継続期間を修正するために、さまざまな反応物の熱力学的特性、ならびに／または処理チャンバおよび／もしくは処理チャンバ配管の幾何学的特性に従って調節されてよい。限定しない一例では、スイープ段階の継続期間は、スイープガス流量を加減することにより調節されてよい。これにより、堆積サイクル時間を低減させてよく、これにより基板スループットを改善させてよい。パージ後、少なくとも一部のケイ素含有前駆物質は、基板表面上に吸収されたままでいる。
プラズマは、それぞれ堆積サイクル３１０Ａおよび３１０Ｂのプラズマ暴露段階３６１Ａ中および３６１Ｂ中に点火されてよい。たとえば、プラズマ暴露段階３６１Ａ中および３６１Ｂ中に基板を酸素プラズマに暴露してよい。「酸素プラズマ」への言及は、以下で記述する任意の酸素含有反応物のプラズマを含み、パージ酸素ガスのプラズマに限定されないことを理解されよう。酸素含有反応物およびプラズマの流れは、プラズマ暴露段階３６１Ａ中および３６１Ｂ中に両方ともオンになる。いくつかの実装形態では、酸素含有反応物の流れは、プラズマをオンにする前にオンになってよい。ケイ素含有前駆物質の流れは、プラズマ暴露段階３６１Ａ中および３６１Ｂ中にオフになる。いくつかの実装形態では、キャリアガスは、プラズマ暴露段階３６１Ａ中および３６１Ｂ中に流れ続けてよい。基板は、約０．１秒〜約６０秒の間、または約０．２秒〜約６秒の間の継続期間、酸素含有反応物のプラズマに暴露されてよい。いくつかの実装形態では、プラズマ暴露段階３６１Ａおよび３６１Ｂは、基板表面上に吸収されたすべての前駆物質とプラズマが相互作用する時間を超える継続時間を有してよく、基板表面の最上部に連続した膜を形成する。
例示する酸素含有反応物または酸化物は、酸素ガス、水、二酸化炭素、一酸化炭素、亜酸化窒素、一酸化窒素、酸化硫黄、二酸化硫黄、酸素含有炭化水素、オゾン、およびそれらの組合せを含む。いくつかの実装形態では、基板は、プラズマが点火されている間、酸素含有反応物およびキャリアガスに同時に暴露される。たとえば酸素は、プラズマが点火されている間、ヘリウム、アルゴン、またはそれらの混合物と共に基板に導入される。
吸収されたケイ素含有前駆物質の層と反応するイオン、ラジカル、および他の活性種の中にプラズマエネルギーを提供して、酸素含有反応物を活性化する。たとえばプラズマは、酸素含有反応物の気相分子を直接に、または間接的に活性化して、酸素のラジカルまたはイオンを形成してよい。酸素含有反応物を活性化して、酸素プラズマが形成されると、酸素含有反応物のラジカルおよび／またはイオンは、基板の表面上で、吸収されたケイ素含有前駆物質を酸化ケイ素に変換する。
いくつかの実装形態では、プラズマは、インサイチュプラズマであり、その結果、プラズマは、処理チャンバ内で基板表面の真上に形成される。インサイチュプラズマは、約０．２ワット／ｃｍ2〜約２．１ワット／ｃｍ2の間の基板面積あたりの電力で点火されてよい。たとえば、電力は、約１００ワット〜約１０，０００ワット、または約１５０ワット〜約６，０００ワット、または約６００ワット〜約４，０００ワットの範囲に及んでよい。たとえば、容量結合プレートを使用してガスにＲＦ場を印加することにより、ＡＬＤ処理用プラズマを発生させてよい。ＲＦ場によりプレート間でガスをイオン化することによりプラズマを点火し、プラズマ放出領域内に自由電子を生み出す。これらの電子は、ＲＦ場により加速され、気相反応物分子と衝突してよい。これらの電子が反応物電子と衝突することにより、堆積処理および変換処理に関与するラジカル種を形成してよい。ＲＦ場は、任意の適切な電極を介して連結されてよいことが理解されよう。さまざまな実装形態では、少なくとも約１３．５６ＭＨｚ、または少なくとも約２７ＭＨｚ、または少なくとも約４０ＭＨｚ、または少なくとも約６０ＭＨｚの周波数を有する高周波プラズマを使用する。いくつかの実装形態では、マイクロ波に基づくプラズマを使用してよい。電極の限定しない例は、処理ガス分散シャワーヘッドおよび基板支持物台座を含む。ＡＬＤ処理用プラズマは、ＲＦ場をガスに容量結合する以外の１つまたは複数の適切な方法により形成されてよいことが理解されよう。いくつかの実装形態では、プラズマは遠隔プラズマであり、その結果、酸素含有反応物は、処理チャンバの上流に位置決めされた遠隔プラズマ発生器で点火され、次いで基板が収容されている処理チャンバに配送される。いくつかの実装形態では、容量結合プラズマの代わりに誘導結合プラズマなどの他のタイプのプラズマを使用してよい。
堆積サイクル３１０Ａおよび３１０Ｂのそれぞれパージ段階３６３Ａおよび３６３Ｂでは、処理チャンバを任意選択でパージして、処理チャンバから反応副産物および／または未反応の反応物材料を除去する。プラズマは、パージ段階３６３Ａ中および３６３Ｂ中に消滅する。ケイ素含有前駆物質の流れはオフになり、プラズマはまったく点火されない。パージ段階３６３Ａ中および３６３Ｂ中、処理チャンバに酸素含有反応物を供給しても、しなくてもよい。いくつかの実装形態では、キャリアガスまたは任意の他の不活性ガスを流すことによりパージを遂行してよい。
動作３５７Ａ、３５９Ａ、３６１Ａ、および３６３Ａを遂行することにより、堆積サイクル３１０ＡなどのＡＬＤサイクルを継続してよい。堆積した酸化ケイ素膜が適切な厚さまたは所望の厚さではない場合、堆積サイクル３１０Ｂに示すようにＡＬＤサイクルを繰り返してよい。適切な厚さまたは所望の厚さの酸化ケイ素膜が形成されるまで、ＡＬＤサイクルを繰り返してよい。
スペーサ堆積から得られるスペーサ傾きプロファイル
本明細書では、酸化ケイ素スペーサプロファイルを制御するための方法、システム、および装置を提供する。酸化ケイ素スペーサの堆積中、スペーサの中に固有応力が発生することがある。酸化ケイ素スペーサ内の応力分布は、エッチングおよびコア材料除去の後にプロファイルが正の、負の、または垂直の傾きであるかどうかに対応することがある。ＡＬＤサイクルの間、または複数のＡＬＤサイクルの間にわたって、１つまたは複数の堆積パラメータを制御することにより応力分布を制御してよい。それに応じてＡＬＤサイクルで、該当する堆積パラメータを設定または修正することにより、所望の手法で酸化ケイ素スペーサの最終プロファイルを制御してよい。該当する堆積パラメータを設定または修正するステップは、ＡＬＤサイクルで酸化条件を設定または修正するステップを含んでよい。
図４Ａは、いくつかの実装形態による、第１の酸化条件の下で酸化ケイ素膜を堆積させるときの、単一ＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。図４Ｂは、いくつかの実装形態による、第２の酸化条件の下で酸化ケイ素膜を堆積させるときの、単一ＡＬＤサイクルに関する例示するタイミングシーケンス図を示す。図４Ａおよび図４Ｂの各々は、ＲＦ電力、酸素含有反応物の流れ、およびケイ素含有前駆物質の流れを含むさまざまな堆積パラメータに関してＡＬＤサイクルの段階を経時的に示す。線は、流れがいつオンおよびオフになるか、またはプラズマがいつオンおよびオフになるかを示す。例示する処理パラメータは、前駆物質および反応物の流量、不活性ガス種の流量、プラズマの電力および周波数、基板温度、ならびに処理チャンバ圧力を含むが、それらに限定されない。いくつかの実装形態では、プラズマ電力および／またはＲＦ電力はまた、変成器結合プラズマ（ｔｒａｎｓｆｏｒｍｅｒ ｃｏｕｐｌｅｄ ｐｌａｓｍａ、ＴＣＰ）電力とも呼ばれることがあることが理解されよう。図４Ａおよび図４Ｂで１つまたは複数のＡＬＤサイクルが完了すると、ケイ素含有前駆物質および酸素プラズマを使用して酸化ケイ素膜が形成され、この場合、酸素プラズマは、基板上で、吸収された前駆物質層を変換して、酸化ケイ素膜を形成することができる。いくつか実装形態では、酸化ケイ素膜は、マルチプルパターンニング方式で酸化ケイ素スペーサの少なくとも一部を形成してよい。
図４Ａでは、酸化ケイ素膜を堆積させるための単一ＡＬＤサイクル４００ａは、前駆物質照射段階４５７Ａ、任意選択のパージ段階４５９Ａ、プラズマ暴露段階４６１Ａ、および任意選択のパージ段階４６３Ａを含む。図４Ｂでは、酸化ケイ素膜を堆積させるための単一ＡＬＤサイクル４００ｂは、前駆物質照射段階４５７Ｂ、任意選択のパージ段階４５９Ｂ、プラズマ暴露段階４６１Ｂ、および任意選択のパージ段階４６３Ｂを含む。図３の照射段階３５７Ａおよび３５７Ｂ、パージ段階３５９Ａおよび３５９Ｂ、プラズマ暴露段階３６１Ａおよび３６１Ｂ、ならびにパージ段階３６３Ａおよび３６３Ｂに関する詳細は、図４Ａおよび図４Ｂの照射段階４５７Ａおよび４５７Ｂ、パージ段階４５９Ａおよび４５９Ｂ、プラズマ暴露段階４６１Ａおよび４６１Ｂ、ならびにパージ段階４６３Ａおよび４６３Ｂに適用されてよい。
図４ＡのＡＬＤサイクル４００ａに関する堆積パラメータは、図４ＢのＡＬＤサイクル４００ｂに関する堆積パラメータと異なる。図４Ａおよび図４Ｂに例示するように、図４Ａのプラズマ暴露段階４６１Ａの酸化条件は、図４Ｂのプラズマ暴露段階４６１Ｂの酸化条件と異なる。プラズマ暴露段階４６１Ｂは、プラズマ暴露段階４６１Ａよりも、高いＲＦ電力を使用し、長い継続期間、基板を暴露する。例として、プラズマ暴露段階４６１Ａは、より短い約０．５秒の継続期間、より低い約５００ワットのＲＦ電力で酸素プラズマに基板を暴露させてよいのに対して、プラズマ暴露段階４６１Ｂは、より長い約１．５秒の継続期間、より高い約２５００ワットのＲＦ電力で酸素プラズマに基板を暴露してよい。図４Ａおよび図４Ｂに示さないが、パージ段階４５９Ａおよびプラズマ暴露段階４６１Ａの間だけではなく、パージ段階４５９Ｂおよびプラズマ暴露段階４６１Ｂの間も、チャンバ圧力は低減されてよく、この場合、低減されたチャンバ圧力は、約１０ｍＴｏｒｒ（１３３３．２２ｍＰａ）〜約１００ｍＴｏｒｒ（１３３３２．２ｍＰａ）の間であってよい。たとえば、低減されたチャンバ圧力は、約３０ｍＴｏｒｒ（３９９９．６７ｍＰａ）であってよい。チャンバ圧力は、酸素の品質に影響を及ぼすことがある。プラズマ暴露段階４６１Ａとプラズマ暴露段階４６１Ｂの間の異なる酸化条件により、堆積した酸化ケイ素膜の各々の中で、異なる量の応力がもたらされることがある。どんな理論にも限定されることなく、堆積した酸化ケイ素膜内の応力分布は、スペーサエッチングおよびコア材料除去の後の、酸化ケイ素スペーサのプロファイルに対応する。第１の酸化条件の下で複数のＡＬＤサイクル４００ａを遂行し、第２の酸化条件の下で複数のＡＬＤサイクル４００ｂを遂行し、指定されたシーケンスに従って複数のＡＬＤサイクル４００ａおよび複数のＡＬＤサイクル４００ｂを遂行するとき、指定されたシーケンスは、堆積した酸化ケイ素スペーサ内に異なるプロファイルを作り出す。たとえば、図４Ａで第１の酸化条件の下で複数のＡＬＤサイクル４００ａを適用し、続いて図４Ｂで第２の酸化条件の下で複数のＡＬＤサイクル４００ｂを適用する結果として、スペーサエッチングおよびコア材料除去の後に正の傾きを伴う酸化ケイ素スペーサが得られる。あるいは、図４Ｂで第２の酸化条件の下で複数のＡＬＤサイクル４００ｂを適用し、続いて図４Ａで第１の酸化条件の下で複数のＡＬＤサイクル４００ａを適用する結果として、スペーサエッチングおよびコア材料除去の後に負の傾きを伴う酸化ケイ素スペーサが得られる。ＡＬＤサイクル４００ａとＡＬＤサイクル４００ｂの間のサイクル数およびサイクルのシーケンスは、スペーサエッチングおよびコア材料除去の後の、酸化ケイ素スペーサの傾きを決定してよい。
図５は、いくつかの実装形態による、ＡＬＤおよびエッチングにより複数の酸化ケイ素スペーサを形成するための例示する方法の流れ図を示す。処理５００の動作を異なる順序で、および／または異なる動作で、より少ない動作で、もしくは動作を追加して遂行してよい。図６Ａ〜図６Ｄ、図７Ａ〜図７Ｄ、および図８Ａ〜図８Ｄを参照して、図５について記述する。図６Ａ〜図６Ｄは、いくつかの実装形態による、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな段階の略図である。図７Ａ〜図７Ｄは、いくつかの実装形態による、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな段階の略図である。図８Ａ〜図８Ｄは、いくつかの実装形態による、垂直のプロファイルを有する複数の酸化ケイ素スペーサを形成するためのさまざまな段階の略図である。
処理５００のブロック５１０の前に、処理５００は、任意選択で、パターン形成されたコア材料およびターゲット層を有する基板を提供するステップを含んでよい。パターン形成されたコア材料は、フォトレジストであってよい、または無定形炭素材料または無定形ケイ素材料から作られてよい。いくつかの実装形態では、パターン形成されたコアは、スピンオン炭素、ダイヤモンド状炭素、またはギャップ充填灰化可能ハードマスクである。ＣＶＤまたはＰＥＣＶＤなどの任意の適切な堆積技法によりコア材料を堆積させてよく、この場合、パターン形成される前にターゲット層の全面にわたってコア材料を堆積させてよい。いくつかの実装形態では、従来のリソグラフィ技法を使用してコア材料にパターン形成してよい。パターン形成されたコア材料の空間ＣＤは、約４５ｎｍ以上であってよい。ターゲット層は、最終的にパターン形成された層であってよい、または少なくとも、コア材料にパターン形成した後にパターン形成された層であってよい。ターゲット層は、半導体材料、誘電体材料、または導電材料を含んでよい。ターゲット層内の例示的材料は、ケイ素、窒化ケイ素、または窒化チタンを含んでよい。ＡＬＤ、ＰＥＡＬＤ、ＣＶＤ、またはＰＥＣＶＤなどの任意の適切な堆積技法によりターゲット層を堆積させてよい。
基板は、ターゲット層にパターン形成するためにマルチプルパターンニング処理を受けてよく、この場合、処理５００は、マルチプルパターンニング処理の少なくとも一部である動作を含む。パターン形成されたマスク層を使用してターゲット層にパターン形成してよい。いくつかの実装形態では、パターン形成された複数のスペーサは、パターン形成されたマスク層を形成してよい、またはパターン形成されたマスク層に自身のパターンを移してよい。パターン形成された複数のスペーサは、スペーサエッチングおよびコア材料除去の後に形成されてよく、この場合、コア材料除去は、処理５００のブロック５３０で行われてよい。パターン形成された複数のスペーサの空間ＣＤは、約４５ｎｍ以下であってよい。
図６Ａは、パターン形成されたコア材料６０５および下にあるターゲット層６１０を含む基板の略図を示す。図７Ａは、パターン形成されたコア材料７０５および下にあるターゲット層７１０含む基板の略図を示す。図８Ａは、パターン形成されたコア材料８０５および下にあるターゲット層８１０含む基板の略図を示す。図６Ａ、図７Ａ、および図８Ａは、酸化ケイ素スペーサ層を堆積させる前の基板を描く。
図５に戻ると、処理５００のブロック５１０で、パターン形成されたコア材料およびパターン形成されたコア材料の下にあるターゲット層を含む基板上にＡＬＤにより第１の厚さの酸化ケイ素スペーサ層を堆積させる。第１の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第１の照射量のシリコン含有前駆物質に基板を暴露するステップ、および第１の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含む。第１の厚さの酸化ケイ素スペーサ層を堆積させるステップは、繰り返される複数のＡＬＤサイクルを含み、この場合、ＡＬＤの各サイクルは、図３、図４Ａ、および図４Ｂに示すように、１つまたは複数の段階を含む。ある例として、ＡＬＤサイクルは、（ｉ）照射ステップ、（ｉｉ）パージステップ、（ｉｉｉ）プラズマ暴露ステップ、および（ｉｖ）パージステップを含んでよい。照射ステップは、第１の照射量のケイ素含有前駆物質に基板を暴露して、基板表面上に自己制御的手法でケイ素含有前駆物質を吸収させるステップを含む。このステップはまた、飽和させるための、基板表面の「ソーキング（ｓｏａｋｉｎｇ）」とも呼ばれることがある。プラズマ暴露ステップは、酸化物のラジカルまたは他の帯電種がケイ素含有前駆物質と反応して、ケイ素含有前駆物質を吸収制限された量の酸化物材料に変換するように、第１の酸化条件の下で酸化物のプラズマ（たとえば、酸素プラズマ）に基板を暴露するステップを含んでよい。プラズマ暴露ステップはまた、プラズマ「変換」ステップとも呼ばれることがある。いくつかの実装形態では、酸化物は、酸素ガス、水、二酸化炭素、一酸化炭素、亜酸化窒素、一酸化窒素、酸化硫黄、二酸化硫黄、酸素含有炭化水素、オゾン、およびそれらの組合せを含んでよいが、それらに限定されない酸素含有反応物である。いくつかの実装形態では、酸化物は酸素ガスである。酸化物は、比較的短い時間、ＲＦ電力配送に暴露されてよい。たとえば、約０．２５秒〜約５秒の間の期間、ＲＦ電力配送に酸化物を暴露して、酸素プラズマを形成し、ケイ素含有前駆物質を変換する。このステップはまた、比較的短い時間に配送されるＲＦ電力から得られるプラズマを使用して、基板表面上で前駆物質材料を変換するための「フラッシュ」動作とも呼ばれることがある。したがって、第１の酸化条件の下で酸化物のプラズマに基板を暴露するステップは、ケイ素含有前駆物質を変換して、第１の厚さの酸化ケイ素スペーサ層を形成するステップを含む。第１の厚さの酸化ケイ素スペーサ層を堆積させるまで、照射ステップおよびプラズマステップを含むＡＬＤサイクルを繰り返してよい。
プラズマ暴露ステップは、第１の酸化条件の下で遂行されてよい。第１の酸化条件は、酸化時間、ＲＦ電力配送、基板温度、およびチャンバ圧力のうちの１つまたは複数により特徴づけられてよい。第１の酸化条件のこれらの特性および特徴のいずれの変化も、堆積した酸化ケイ素スペーサ層の応力分布に影響を及ぼすことがあり、応力分布は、次にスペーサエッチングおよびコア材料除去の後に結果として得られる酸化ケイ素スペーサのプロファイルに影響を及ぼすことがある。いくつかの実装形態では、第１の酸化条件は、約０．２５秒〜約５秒の間の第１の酸化時間、約１００ワット〜約１０，０００ワットの間の第１のＲＦ電力、約０℃〜約１００℃の間の第１の基板温度、および約１０ｍＴｏｒｒ（１３３３．２２ｍＰａ）〜約１００ｍＴｏｒｒ（１３３３２．２ｍＰａ）の間の第１のチャンバ圧力を含むことができる。いくつかの実装形態では、第１の酸化条件は、短い酸化時間および低いＲＦ電力を有してよく、この場合、短い酸化時間は、約０．２５秒〜約１．５秒の間であってよく、低いＲＦ電力は、約１００ワット〜約２，５００ワットの間であってよい。いくつかの実装形態では、第１の酸化条件は、長い酸化時間および高いＲＦ電力を有してよく、この場合、長い酸化時間は、約１秒〜約３秒の間であってよく、高いＲＦ電力は、約１，０００ワット〜約５，０００ワットの間であってよい。
第１の厚さの酸化ケイ素スペーサ層の堆積は、図１の処理装置１００で記述したように、プラズマチャンバまたはプラズマ・エッチング・チャンバ内で遂行されてよい。さまざまなエッチング動作および堆積動作は、動作の間に真空破壊を導入することなく同じプラズマチャンバ内で遂行されてよい。
図６Ｂは、パターン形成されたコア材料６０５およびターゲット層６１０の露出した表面上で等角に堆積した第１の厚さ６２０の酸化ケイ素スペーサ層を含む基板の略図を示す。第１の厚さ６２０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第１の厚さ６２０の酸化ケイ素スペーサ層内に大きな量の圧縮応力をもたらす。たとえば、酸化条件は、層内に大きな量の圧縮応力を作り出すために、短い酸化時間および低いＲＦ電力配送を有してよい。いくつかの実装形態では、第１の厚さ６２０は、層内に大きな量の圧縮応力を作り出すために、比較的低い基板温度で堆積させられてよい。
図７Ｂは、パターン形成されたコア材料７０５およびターゲット層７１０の露出した表面上で等角に堆積した第１の厚さ７２０の酸化ケイ素スペーサ層を含む基板の略図を示す。第１の厚さ７２０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第１の厚さ７２０の酸化ケイ素スペーサ層内に少ない量の圧縮応力をもたらす。たとえば、酸化条件は、層内に少ない量の圧縮応力を作り出すために、長い酸化時間および高いＲＦ電力配送を有してよい。いくつかの実装形態では、第１の厚さ７２０は、層内に少ない量の圧縮応力を作り出すために、比較的高い基板温度で堆積させられてよい。
図８Ｂは、パターン形成されたコア材料８０５およびターゲット層８１０の露出した表面上で等角に堆積した第１の厚さ８２０の酸化ケイ素スペーサ層を含む基板の略図を示す。第１の厚さ８２０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第１の厚さ８２０の酸化ケイ素スペーサ層内に適度の量の圧縮応力をもたらす。いくつか実装形態では、酸化条件は、層内に適度の量の圧縮応力を作り出すために、最適化された酸化時間および最適化されたＲＦ電力配送を有してよい。たとえば、最適化された酸化時間は約１．５秒であってよく、最適化されたＲＦ電力は約２，５００ワットであってよい。いくつかの実装形態では、第１の厚さ８２０は、層内に適度の量の圧縮応力を作り出すために、最適化された基板温度で堆積させられてよい。たとえば、基板温度は約６０℃であってよい。
図５に戻ると、処理５００のブロック５２０で、ＡＬＤにより基板上に第２の厚さの酸化ケイ素スペーサ層を堆積させる。第２の厚さの酸化ケイ素スペーサ層を堆積させるステップは、第２の照射量のシリコン含有前駆物質に基板を暴露するステップ、および第２の酸化条件の下で酸化剤のプラズマに基板を暴露するステップを含み、第２の酸化条件は、第１の酸化条件と異なる。第２の厚さの酸化ケイ素スペーサ層を堆積させるステップは、繰り返される複数のＡＬＤサイクルを含み、この場合、ＡＬＤの各サイクルは、（ｉ）照射ステップ、（ｉｉ）パージステップ、（ｉｉｉ）プラズマ暴露ステップ、および（ｉｖ）パージステップを含んでよく、前述のステップについては、上記で記述されている。ブロック５２０中の照射ステップは、ブロック５１０中の照射ステップと同じケイ素含有前駆物質を使用してよい。ブロック５２０中のプラズマ暴露ステップは、ブロック５１０中のプラズマ暴露ステップと同じ酸化物を使用してよい。第２の酸化条件の下で酸化物のプラズマに基板を暴露するステップは、第２の照射量のケイ素含有前駆物質を変換して、第２の厚さの酸化ケイ素スペーサ層を形成するステップを含む。第２の厚さの組成は、第１の厚さの酸化ケイ素スペーサ層と同じであってよい。照射ステップおよびプラズマ暴露ステップを含むＡＬＤサイクルは、第２の厚さの酸化ケイ素スペーサ層を堆積させるまで繰り返してよい。ブロック５２０後に形成される層は、異なる材料からなる２重層では必ずしもなく、２つ以上の異なる堆積条件の下で形成された酸化ケイ素層である。
プラズマ暴露ステップは、第２の酸化条件の下で遂行されてよい。第２の酸化条件は、酸化時間、ＲＦ電力配送、基板温度、およびチャンバ圧力のうちの１つまたは複数により特徴づけられてよい。いくつかの実装形態では、第２の酸化条件は、約０．２５秒〜約５秒の間の第２の酸化時間、約１００ワット〜約１０，０００ワットの間の第２のＲＦ電力、約０℃〜約１００℃の間の第２の基板温度、および約１０ｍＴｏｒｒ（１３３３．２２ｍＰａ）〜約１００ｍＴｏｒｒ（１３３３２．２ｍＰａ）の間の第２のチャンバ圧力を含むことができる。いくつかの実装形態では、第２の酸化条件は、（１）酸化時間、（２）ＲＦ電力、および（３）基板温度のうちの１つまたは複数だけ第１の酸化条件と異なる。いくつかの実装形態では、第２の酸化条件は、第１の酸化条件よりも長い酸化時間および高いＲＦ電力を有してよい。たとえば、より長い酸化時間は、約１秒〜約３秒の間であってよく、より高いＲＦ電力は、約１，０００ワット〜約５，０００ワットの間であってよい。いくつかの実装形態では、第２の酸化条件は、第１の酸化条件よりも短い酸化時間および低いＲＦ電力を有してよい。たとえば、より短い酸化時間は、約０．２５秒〜約１．５秒の間であってよく、より低いＲＦ電力は、約１００ワット〜約２，５００ワットの間であってよい。
いくつかの実装形態では、第２の酸化条件は、第１の酸化条件の基板温度と異なる基板温度を有してよい。一例では、第２の酸化条件は、比較的高い基板温度を有してよく、この場合、基板温度は、約４０℃〜約１００℃の間（たとえば、７０℃）であり、第１の酸化条件は、比較的低い基板温度を有してよく、この場合、基板温度は、約０℃〜約４０℃の間（たとえば、１０℃）である。別の例では、第２の酸化条件は、比較的低い基板温度を有してよく、この場合、基板温度は、約０℃〜約４０℃の間（たとえば、１０℃）であり、第１の酸化条件は、比較的高い基板温度を有してよく、この場合、基板温度は、約４０℃〜約１００℃の間（たとえば、７０℃）である。基板温度は、厳密にＡＬＤサイクルのプラズマ暴露段階または酸化段階中の基板温度に限定されるのではなく、ＡＬＤサイクルの段階のすべてに適用されてよいことが理解されよう。いくつかの実装形態では、基板温度は、第１の酸化条件の第１の基板温度から第２の酸化条件の第２の基板温度へ傾斜してよい。傾斜させることにより、ブロック５１０でのＡＬＤサイクルの開始からブロック５２０でのＡＬＤサイクルの終了まで、基板温度が徐々に増大または減少できるようになる。基板温度は、そのように２つの支配期間に分割されるわけでは必ずしもなく、酸化ケイ素スペーサ層を堆積させる間、連続的に、徐々に変化してよい。いくつかの実装形態では、基板温度は、各ＡＬＤサイクルの後に連続して、徐々に、または所定の割合で変化してよい。基板温度は、堆積動作中に基板を保持する基板支持物が設定される温度と理解してよい。
第２の厚さの酸化ケイ素スペーサ層の堆積は、図１の処理装置１００で記述したように、プラズマチャンバまたはプラズマ・エッチング・チャンバ内で遂行されてよい。それに応じて、ブロック５１０および５２０での堆積動作は、動作の間に真空破壊を導入することなく同じプラズマチャンバ内で遂行されてよい。
図６Ｃは、第１の厚さ６２０の酸化ケイ素スペーサ層の上に等角に堆積した第２の厚さ６３０の酸化ケイ素スペーサ層を含む基板の略図を示し、この場合、基板は、パターン形成されたコア材料６０５および下にあるターゲット層６１０を含む。第２の厚さ６３０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第２の厚さ６３０の酸化ケイ素スペーサ層内に少ない量の圧縮応力をもたらす。たとえば、酸化条件は、層内に少ない量の圧縮応力を作り出すために、長い酸化時間および高いＲＦ電力配送を有してよい。いくつかの実装形態では、第２の厚さ６３０は、層内に少ない量の圧縮応力を作り出すために、比較的高い基板温度で堆積させられてよい。
図７Ｃは、第１の厚さ７２０の酸化ケイ素スペーサ層の上に等角に堆積した第２の厚さ７３０の酸化ケイ素スペーサ層を含む基板の略図を示し、この場合、基板は、パターン形成されたコア材料７０５および下にあるターゲット層７１０を含む。第２の厚さ７３０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第２の厚さ７３０の酸化ケイ素スペーサ層内に大きな量の圧縮応力をもたらす。たとえば、酸化条件は、層内に大きな量の圧縮応力を作り出すために、短い酸化時間および低いＲＦ電力配送を有してよい。いくつかの実装形態では、第１の厚さ７３０は、層内に大きな量の圧縮応力を作り出すために、比較的低い基板温度で堆積させられてよい。
図８Ｃは、第１の厚さ８２０の酸化ケイ素スペーサ層の上に等角に堆積した第２の厚さ８３０の酸化ケイ素スペーサ層を含む基板の略図を示し、この場合、基板は、パターン形成されたコア材料８０５および下にあるターゲット層８１０を含む。第２の厚さ８３０は、複数のＡＬＤサイクルにより堆積させられてよく、この場合、プラズマ暴露ステップ中の酸化条件は、第２の厚さ８３０の酸化ケイ素スペーサ層内に適度の量の圧縮応力をもたらす。第２の厚さ８３０に関するそのような酸化条件は、第１の厚さ８２０の酸化ケイ素スペーサ層よりも少し大きな量の圧縮応力を第２の厚さ８３０内に作り出してよい。いくつか実装形態では、酸化条件は、第１の厚さ８２０よりも第２の厚さ８３０内に少し大きな量の圧縮応力を作り出すために、最適化された酸化時間および最適化されたＲＦ電力配送を有してよい。たとえば、酸化時間は約１秒であってよく、ＲＦ電力は約２，０００ワットであってよい。いくつかの実装形態では、第２の厚さ８３０は、層内に適度の量の圧縮応力を作り出すために、最適化された基板温度で堆積させられてよい。たとえば、基板温度は約６０℃であってよい。
図５に戻ると、処理５００のブロック５３０で、パターン形成されたコア材料をエッチングして、酸化ケイ素スペーサ層からターゲット層用のマスクの役割を果たす複数のスペーサを形成する。パターン形成されたコア材料を選択的にエッチングして、マスクを形成し、この場合、マスクは、パターン形成されたスペーサのマスクである。堆積した酸化ケイ素スペーサ層は、パターン形成されたコア材料に近接する。堆積した酸化ケイ素スペーサ層の残りの部分が、堆積した酸化ケイ素スペーサ層から作られた複数のスペーサを形成するように、パターン形成されたコア材料を除去してよい。このステップはまた、「パターン形成されたコア除去」または「パターン形成されたコア剥離」とも呼ばれることがある。複数のスペーサの各々の上側部分は傾きを有し、この場合、傾きは、第１の厚さの酸化ケイ素スペーサ層を堆積させるときの第１の酸化条件、および第２の厚さの酸化ケイ素スペーサ層を堆積させるときの第２の酸化条件に少なくとも一部は依存する。パターン形成されたコア材料をエッチングした後、スペーサの傾きは正、負、または垂直であってよい。
処理５００のいくつかの実装形態では、ブロック５３０で、パターン形成されたコア材料をエッチングする前に、酸化ケイ素スペーサ層の一部分をエッチングして、複数のスペーサを画定してよい。酸化ケイ素スペーサ層の残りの部分が、パターン形成されたコア材料の側壁に沿って配置されるように、酸化ケイ素スペーサ層の一部分を特定の方向にエッチングしてよい。このステップはまた、「スペーサエッチング」とも呼ばれることがある。いくつかの実装形態では、方向性エッチングは、フルオロカーボンプラズマを使用して遂行されてよい。ブロック５３０で、パターン形成されたコア材料を除去した後、酸化ケイ素スペーサ層の残りの部分は、ターゲット層用のマスクの役割を果たす自立するスペーサを形成する。ブロック５３０でスペーサエッチングおよびパターン形成されたコア除去の後、スペーサの傾きは、第１の厚さの酸化ケイ素スペーサ層を堆積させるときの第１の酸化条件、および第２の厚さの酸化ケイ素スペーサ層を堆積させるときの第２の酸化条件に少なくとも一部は依存して正、負、または垂直であってよい。パターン形成されたコア材料の材料などの他の要因がスペーサの傾きに寄与してよいことが理解されよう。
パターン形成されたコア材料をエッチングするステップは、図１の処理装置１００で記述したように、プラズマチャンバまたはプラズマ・エッチング・チャンバ内で遂行されてよい。それに応じて、ブロック５３０で、パターン形成されたコア材料をエッチングするステップは、ブロック５１０および５２０での堆積動作と同じプラズマチャンバ内で遂行されてよい。いくつかの実装形態では、ブロック５３０で、パターン形成されたコア材料をエッチングするステップは、動作の間に真空破壊を導入することなく、ブロック５１０および５２０での堆積動作と同じプラズマチャンバ内で遂行されてよい。いくつかの実装形態では、パターン形成されたコア材料をエッチングする前に酸化ケイ素スペーサ層の一部分をエッチングするステップは、ブロック５１０および５２０での堆積動作と同じプラズマチャンバ内で遂行されてよい。
堆積およびエッチングのために別個のチャンバを使用することにより処理時間、処理ステップ、および費用を増大させ、それにより、スループットに悪影響を及ぼす。さらに、別個のチャンバを使用するには、一方のチャンバから別のチャンバへ基板を移送する必要があり、これは、真空破壊を必然的に伴い、望ましくない材料または粒子が基板と接触するようになる確率を高める。これにより、材料の完全性および／または基板上での完全性を損なう結果なることがある。さらに、一般にエッチング処理と堆積処理の間に洗浄処理が必要となり、この場合、洗浄処理は、材料の性質および基板上の構造物に影響を及ぼす可能性がある。たとえば、希釈フッ化水素（ｈｙｄｒｏｆｌｕｏｒｉｃ、ＨＦ）酸清掃処理は、マスク構造物に影響を及ぼし、性能に悪影響を及ぼす可能性がある。処理５００で堆積処理およびエッチング処理を同じプラズマチャンバ内で遂行させることにより、単独型ＡＬＤツールおよび追加の洗浄ツールは省かれる。さらに、追加の基板移送および洗浄時間を省くことにより、処理の時間および費用は低減する。追加でエッチング動作およびＡＬＤ動作を一体化することにより、基板移送の間に（たとえば、エクスサイチュー（ｅｘ−ｓｉｔｕ）堆積および洗浄）望ましくない材料、空気、および／または水分に基板を暴露することがある真空破壊が回避される。さらにまた、エッチング動作とＡＬＤ動作を一体化することにより、異なるアスペクト比の構造物または特徴の全面にわたり、不均一な堆積の影響が低減される。
図６Ｄは、第１の厚さ６２０の酸化ケイ素スペーサ層および第２の厚さ６３０の酸化ケイ素スペーサ層を特定の方向にエッチングした後、かつパターン形成されたコア材料６０５を除去した後の、複数のパターン形成された酸化ケイ素スペーサ６４０の略図を示し、この場合、複数のパターン形成された酸化ケイ素スペーサ６４０は、正の傾きを有する。どんな理論にも限定されることなく、酸化ケイ素スペーサ層内の、第１の厚さ６２０内で大きな量の圧縮応力を、第２の厚さ６３０内で小さな量の圧縮応力を有する応力分布は、スペーサエッチングおよびパターン形成されたコア除去の後に正に傾いたスペーサ６４０をもたらす。
図７Ｄは、第１の厚さ７２０の酸化ケイ素スペーサ層および第２の厚さ７３０の酸化ケイ素スペーサ層を特定の方向にエッチングした後、かつパターン形成されたコア材料７０５を除去した後の、複数のパターン形成された酸化ケイ素スペーサ７４０の略図を示し、この場合、複数のパターン形成された酸化ケイ素スペーサ７４０は、負の傾きを有する。どんな理論にも限定されることなく、酸化ケイ素スペーサ層内の、第１の厚さ７２０内で小さな量の圧縮応力を、第２の厚さ７３０内で大きな量の圧縮応力を有する応力分布は、スペーサエッチングおよびパターン形成されたコア除去の後に負に傾いたスペーサ７４０をもたらす。
図８Ｄは、第１の厚さ８２０の酸化ケイ素スペーサ層および第２の厚さ８３０の酸化ケイ素スペーサ層を特定の方向にエッチングした後、かつパターン形成されたコア材料８０５を除去した後の、複数のパターン形成された酸化ケイ素スペーサ８４０の略図を示し、この場合、複数のパターン形成された酸化ケイ素スペーサ８４０は、垂直の傾きを有する。どんな理論にも限定されることなく、酸化ケイ素スペーサ層内の、第１の厚さ８２０内で適度の量の圧縮応力を、第２の厚さ８３０内で適度の量の圧縮応力を有する応力分布は、スペーサエッチングおよびパターン形成されたコア除去の後に垂直に傾いたスペーサ８４０をもたらす。第２の厚さ８３０内の圧縮応力の量は、第１の厚さ８２０内の圧縮応力の量よりも少し大きくてよい。
図９は、いくつかの実装形態による、マルチプルパターンニング方式で複数の酸化ケイ素スペーサを形成するための方法のさまざまな動作を描く処理の流れ図を示す。処理９００の動作を異なる順序で、および／または異なる動作で、より少ない動作で、もしくは動作を追加して遂行してよい。図５の処理５００のさまざまな様態を図９の処理９００に適用してよい。
いくつかの実装形態では、処理９００のブロック９１０で、任意選択で複数サイクル（Ｍサイクル）のＡＬＤを遂行して、パターン形成されたコア材料の上に酸化ケイ素スペーサ層を堆積させて、パターン形成されたコア材料のその後の消費を制限してよく、この場合、Ｍは整数値である。酸化ケイ素スペーサ層を堆積させるとき、長い継続期間、高いＲＦ電力で酸化物のプラズマに暴露することにより、パターン形成されたコア材料の一部分を不注意に消費することがある。したがって、ブロック９１０のＡＬＤの各サイクルは、プラズマ変換段階を有し、この段階では、酸化ケイ素材料の「ソフトランディング」を生み出すために、プラズマへの暴露は、短い継続期間であり、低いＲＦ電力で遂行され、それにより、パターン形成されたコア材料のその後の消費を制限する。
処理９００のブロック９２０で、ＸサイクルのＡＬＤを適用することにより、パターン形成されたコア材料の全面にわたり第１の厚さの酸化ケイ素スペーサ層を堆積させ、この場合、各サイクルは、（ｉ）第１の照射量のケイ素含有前駆物質に基板を暴露するステップ、および（ｉｉ）第１の酸化条件の下で酸化物のプラズマに基板を暴露するステップを含む。いくつかの実装形態では、Ｘは約１０〜約１００の間の整数値である。第１の酸化条件は、第１の酸化時間、第１のＲＦ電力、および第１の基板温度を含むことができる。いくつかの実装形態では、第１の酸化時間、第１のＲＦ電力、または第１の基板温度のうちの少なくとも１つを、Ｘ回のサイクルにわたり徐々に変更してよい。言い替えれば、第１の酸化時間、第１のＲＦ電力、および第１の基板温度などのパラメータは、第１の厚さの酸化ケイ素スペーサ層を堆積させる間、固定されているのでは必ずしもなく、時間をかけて変化してよい。
処理９００のブロック９３０で、ＹサイクルのＡＬＤを適用することにより、第１の厚さの全面わたり第２の厚さの酸化ケイ素スペーサ層を堆積させ、この場合、各サイクルは、（ｉ）第２の照射量のケイ素含有前駆物質に基板を暴露するステップ、および（ｉｉ）第２の酸化条件の下で酸化物のプラズマに基板を暴露するステップを含む。いくつかの実装形態では、Ｙは約１０〜約１００の間の整数値である。第２の酸化条件は、第２の酸化時間、第２のＲＦ電力、および第２の基板温度を含むことができる。第２の酸化条件は、酸化時間、ＲＦ電力、または基板温度のうちの１つだけ第１の酸化条件と異なる。いくつかの実装形態では、第２の酸化時間、第２のＲＦ電力、または第２の基板温度のうちの少なくとも１つを、Ｙ回のサイクルにわたり徐々に変更してよい。言い替えれば、第２の酸化時間、第２のＲＦ電力、および第２の基板温度などのパラメータは、第２の厚さの酸化ケイ素スペーサ層を堆積させる間、固定されているのでは必ずしもなく、時間をかけて変化してよい。
ブロック９２０での各ＡＬＤサイクルの第１の酸化条件、およびブロック９３０での各ＡＬＤサイクルの第２の酸化条件は、ブロック９５０でのスペーサエッチングおよびブロック９６０でのパターン形成されたコア除去の後に得られるスペーサの傾きを一部は決定してよい。いくつかの実装形態では、正に傾いたスペーサを作り出すために、第１の酸化条件は、低いＲＦ電力および短い酸化時間を含むことができ、第２の酸化条件は、高いＲＦ電力および長い酸化時間を含むことができる。いくつかの実装形態では、負に傾いたスペーサを作り出すために、第１の酸化条件は、高いＲＦ電力および長い酸化時間を含むことができ、第２の酸化条件は、低いＲＦ電力および短い酸化時間を含むことができる。たとえば、低いＲＦ電力は、約１００ワット〜約２，５００ワットの間であってよく、高いＲＦ電力は、約１，０００ワット〜約５，０００ワットの間であってよく、短い酸化時間は、約０．２５秒〜約１．５秒の間であってよく、長い酸化時間は、約１秒〜約３秒の間であってよい。
酸化条件は、ブロック９２０および９３０でＸ回およびＹ回のＡＬＤサイクルにわたり第１の酸化条件から第２の酸化条件へ徐々に変更されてよい。これは、ブロック９５０のスペーサエッチングおよびブロック９６０でのパターン形成されたコア除去の後に得られるスペーサの傾きを一部は決定することができる。いくつかの実装形態では、第１の酸化時間は、Ｘ回およびＹ回のＡＬＤサイクルにわたり第２の酸化時間へ徐々に変更されてよい、および／または第１のＲＦ電力は、Ｘ回およびＹ回のＡＬＤサイクルにわたり第２のＲＦ電力へ徐々に変更されてよい。いくつかの実装形態では、正に傾いたスペーサを作り出すために、Ｘ回およびＹ回のＡＬＤサイクルにわたり、第１の酸化時間は、第２の酸化時間へ徐々に増大させられてよく、第１のＲＦ電力は、第２のＲＦ電力へ徐々に増大させられてよい。いくつかの実装形態では、負に傾いたスペーサを作り出すために、Ｘ回およびＹ回のＡＬＤサイクルにわたり、第１の酸化時間は、第２の酸化時間へ徐々に低減させられてよく、第１のＲＦ電力は、第２のＲＦ電力へ徐々に低減させられてよい。
ブロック９２０での第１の基板温度およびブロック９３０での第２の基板温度は、ブロック９５０でのスペーサエッチングおよびブロック９６０でのパターン形成されたコア除去の後に得られるスペーサの傾きを一部は決定してよい。いくつかの実装形態では、正に傾いたスペーサを作り出すために、第１の基板温度は、比較的低い基板温度を含むことができ、第２の基板温度は、比較的高い基板温度を含むことができ、これらは、酸化時間および配送されるＲＦ電力とは無関係に行うことができる。いくつかの実施形態では、第１の基板温度をＸ回およびＹ回のＡＬＤサイクルにわたり第２の基板温度へ徐々に増大させることができる。いくつかの実装形態では、負に傾いたスペーサを作り出すために、第１の基板温度は、比較的高い基板温度を含むことができ、第２の基板温度は、比較的低い基板温度を含むことができ、これらは、酸化時間および配送されるＲＦ電力とは無関係に行うことができる。いくつかの実施形態では、第１の基板温度をＸ回およびＹ回のＡＬＤサイクルにわたり第２の基板温度へ徐々に低減させることができる。たとえば、比較的低い基板温度は、約０℃〜約４０℃の間であってよく、比較的高い基板温度は、約４０℃〜約１００℃の間であってよい。
処理９００のいくつかの実装形態では、より多くのＡＬＤサイクルを適用することにより、第２の厚さの全面にわたり第３の、または追加の厚さの酸化ケイ素スペーサ層を堆積させてよい。第３の、または追加の厚さの酸化ケイ素スペーサ層を堆積させる際のＡＬＤサイクルは、ブロック９２０および９３０で遂行した堆積／酸化条件と異なる堆積／酸化条件を使用して行われてよい。
いくつかの実装形態では、処理９００のブロック９４０で、複数サイクル（Ｎサイクル）のＡＬＤを任意選択で遂行して、第２の厚さの酸化ケイ素スペーサ層の全面にわたり追加の厚さの酸化ケイ素スペーサ層を堆積させてよく、この場合、Ｎは整数値である。ブロック９５０で酸化ケイ素スペーサ層の一部分をエッチングするとき、過剰な量の酸化ケイ素スペーサ層を不注意に消費することがある。その結果、ブロック９４０の各ＡＬＤサイクルは、プラズマ変換段階を有し、この段階では、「高品質の」酸化ケイ素材料を生み出すために、プラズマへの暴露は、長い継続期間であり、高いＲＦ電力で遂行され、それにより、ブロック９５０でのスペーサエッチング中に酸化ケイ素スペーサ層の過剰な消費を制限する。
いくつかの実装形態では、処理９００のブロック９５０で、パターン形成されたコアをブロック９６０で除去する前に、酸化ケイ素スペーサ層の一部分を任意選択でエッチングする、または他の方法で除去する。いくつかの実装形態では、酸化ケイ素スペーサ層の一部分を除去することにより、パターン形成されたコア材料に近接する酸化ケイ素スペーサ層の残りの部分が残る。酸化ケイ素スペーサ層の残りの部分は、パターン形成されたコア材料の側壁に沿って配置されてよい。
処理９００のブロック９６０で、パターン形成されたコア材料は、酸化ケイ素スペーサ層から得られる自立するスペーサが残るように除去される。自立する酸化ケイ素スペーサは、その後のターゲット層をパターン形成するための、パターン形成されたマスク層の役割を果たしてよい。自立するスペーサは、ブロック９２０中および９３０中に適用された堆積条件に依存する傾きを有してよい。自立するスペーサは負の、正の、または垂直の傾きを有してよい。
図１０Ａは、無定形炭素コアを除去した後の、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。無定形炭素コア上に酸化ケイ素スペーサ層を堆積させるために、０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する２０サイクルのＡＬＤを、続いて１１秒のスペーサエッチングを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する５０サイクルのＡＬＤを遂行する。図１０Ａに示す正の傾きを伴う酸化ケイ素スペーサを形成するために、１８秒のスペーサエッチングを、続いて無定形炭素コアを除去するための１２０秒の酸素剥離を遂行する。
図１０Ｂは、無定形炭素コアを除去した後の、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。無定形炭素コア上に酸化ケイ素スペーサ層を堆積させるために、０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する１５サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１１秒のスペーサエッチングを、続いて０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を有する１５サイクルのＡＬＤを遂行する。図１０Ｂに示す負の傾きを伴う酸化ケイ素スペーサを形成するために、１８秒のスペーサエッチングを、続いて無定形炭素コアを除去するための１２０秒の酸素剥離を遂行する。
図１１Ａは、スピンオン炭素コアを除去した後の、正の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。スピンオン炭素コア上に酸化ケイ素スペーサ層を堆積させるために、０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する２０サイクルのＡＬＤを、続いて１１秒のスペーサエッチングを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する５０サイクルのＡＬＤを遂行する。図１１Ａに示す正の傾きを伴う酸化ケイ素スペーサを形成するために、１５秒のスペーサエッチングを、続いてスピンオン炭素コアを除去するための６０秒の酸素剥離を遂行する。
図１１Ｂは、スピンオン炭素コアを除去した後の、負の傾きを伴うプロファイルを有する複数の酸化ケイ素スペーサの画像を示す。スピンオン炭素コア上に酸化ケイ素スペーサ層を堆積させるために、０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する１５サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１１秒のスペーサエッチングを、続いて０．５秒の酸化時間および５００ワットのＴＣＰ電力を各サイクルが有する６０サイクルのＡＬＤを、続いて１．５秒の酸化時間および２，５００ワットのＴＣＰ電力を各サイクルが有する１５サイクルのＡＬＤを遂行する。図１１Ｂに示す負の傾きを伴う酸化ケイ素スペーサを形成するために、１５秒のスペーサエッチングを、続いてスピンオン炭素コアを除去するための６０秒の酸素剥離を遂行する。
結論
前述の実施形態について、理解を明確にするためにいくらか詳細に記述してきたが、添付の特許請求の範囲内で一定の変更および修正を実施してよいことは明らかであろう。本実施形態の処理、システム、および装置を実装する代替方法が多くあることに留意されたい。したがって、本実施形態は、例示的であり、制限するものではないと考えるべきであり、実施形態は、本明細書で示す詳細に限定されるべきではない。

Claims (22)

  1. 方法であって、
    プラズマチャンバ内で、パターン形成されたコア材料および前記パターン形成されたコア材料の下にあるターゲット層を含む基板上に原子層堆積（ＡＬＤ）により第１の厚さの酸化ケイ素スペーサ層を堆積させるステップであって、第１の照射量のケイ素含有前駆物質に前記基板を暴露するステップ、および第１の酸化条件の下で酸化剤のプラズマに前記基板を暴露するステップを含むステップと、
    前記プラズマチャンバ内で、前記基板上に前記ＡＬＤにより第２の厚さの前記酸化ケイ素スペーサ層を堆積させるステップであって、第２の照射量の前記ケイ素含有前駆物質に前記基板を暴露するステップ、および第２の酸化条件の下で前記酸化物の前記プラズマに前記基板を暴露するステップを含み、前記第１の酸化条件は、前記第２の酸化条件と異なるステップと、
    前記プラズマチャンバ内で、前記パターン形成されたコア材料をエッチングして、前記酸化ケイ素スペーサ層から前記ターゲット層用のマスクの役割を果たす複数のスペーサを形成するステップと
    を備える方法。
  2. 請求項１に記載の方法であって、
    前記第２の酸化条件は、（１）酸化時間、（２）無線周波数（ＲＦ）電力、および（３）基板温度のうちの１つまたは複数だけ前記第１の酸化条件と異なる方法。
  3. 請求項２に記載の方法であって、
    前記酸化時間は、前記第１の酸化条件および前記第２の酸化条件ごとに約０．２５秒〜約５秒の間である方法。
  4. 請求項２に記載の方法であって、
    前記ＲＦ電力は、前記第１の酸化条件および前記第２の酸化条件ごとに約１００ワット〜約１０，０００ワットの間である方法。
  5. 請求項２に記載の方法であって、
    前記基板温度は、前記第１の酸化条件および前記第２の酸化条件ごとに約０℃〜約１００℃の間である方法。
  6. 請求項１に記載の方法であって、
    前記第２の酸化条件は、第２の酸化時間および第２のＲＦ電力を含み、前記第１の酸化条件は、第１の酸化時間および第１のＲＦ電力を含み、前記第２の酸化時間は、前記第１の酸化時間よりも長く、前記第２のＲＦ電力は、前記第１のＲＦ電力よりも大きい方法。
  7. 請求項１に記載の方法であって、
    前記第２の酸化条件は、第２の酸化時間および第２のＲＦ電力を含み、前記第１の酸化条件は、第１の酸化時間および第１のＲＦ電力を含み、前記第２の酸化時間は、前記第１の酸化時間よりも短く、前記第２のＲＦ電力は、前記第１のＲＦ電力よりも小さい方法。
  8. 請求項１に記載の方法であって、
    前記第２の酸化条件は、第２の基板温度を含み、前記第１の酸化条件は、第１の基板温度を含み、第前記２の基板温度は、前記第１の基板温度と異なる方法。
  9. 請求項８に記載の方法であって、
    基板支持物の温度を前記第１の基板温度から前記第２の基板温度へ傾斜させるステップ
    をさらに備える方法。
  10. 請求項１〜９のいずれか一項に記載の方法であって、
    前記第１の厚さの前記酸化ケイ素スペーサ層を堆積させる前記ステップの動作、前記第２の厚さの前記酸化ケイ素スペーサ層を堆積させる前記ステップの動作、および前記パターン形成されたコア材料をエッチングする前記ステップの動作は、前記動作の間に真空破壊を導入することなく前記プラズマチャンバ内で行われる方法。
  11. 請求項１〜９のいずれか一項に記載の方法であって、
    前記プラズマチャンバ内の圧力は、約１ｍＴｏｒｒ（１３３．３２２ｍＰａ）〜約１００ｍＴｏｒｒ（１３３３２．２ｍＰａ）の間である方法。
  12. 請求項１〜９のいずれか一項に記載の方法であって、
    前記パターン形成されたコア材料をエッチングする前記ステップの前に前記酸化ケイ素スペーサ層の一部分をエッチングするステップ
    をさらに備える方法。
  13. 請求項１〜９のいずれか一項に記載の方法であって、
    前記第１の厚さの前記酸化ケイ素スペーサ層を堆積させる前記ステップは、（ｉ）前記第１の照射量の前記ケイ素含有前駆物質に前記基板を暴露する前記ステップ、および（ｉｉ）前記第１の酸化条件の下で前記酸化剤の前記プラズマに前記基板を暴露する前記ステップからなるＸ回のサイクルを適用するステップを含み、前記第２の厚さの前記酸化ケイ素スペーサ層を堆積させる前記ステップは、（ｉｉｉ）前記第２の照射量の前記ケイ素含有前駆物質に前記基板を暴露する前記ステップ、および（ｉｖ）前記第２の酸化条件の下で前記酸化剤の前記プラズマに前記基板を暴露する前記ステップからなるＹ回のサイクルを適用するステップを含み、前記Ｘおよび前記Ｙは、互いに異なる整数値である方法。
  14. 請求項１３に記載の方法であって、
    前記第１の酸化条件は、第１の酸化時間を含み、前記第２の酸化条件は、第２の酸化時間を含み、前記第１の酸化時間は、前記Ｘ回のサイクルにわたり徐々に変化し、前記第２の酸化時間は、前記Ｙ回のサイクルにわたり徐々に変化する方法。
  15. 請求項１３に記載の方法であって、
    前記第１の酸化条件は、第１のＲＦ電力を含み、前記第２の酸化条件は、第２のＲＦ電力を含み、前記第１のＲＦ電力は、前記Ｘ回のサイクルにわたり徐々に変化し、前記第２のＲＦ電力は、前記Ｙ回のサイクルにわたり徐々に変化する方法。
  16. 請求項１３に記載の方法であって、
    前記第１の酸化条件の下で前記酸化物の前記プラズマに前記基板を暴露する前記ステップは、前記第１の照射量の前記ケイ素含有前駆物質を変換して、前記第１の厚さの前記酸化ケイ素スペーサ層を形成するステップを含み、前記第２の酸化条件の下で前記酸化物の前記プラズマに前記基板を暴露する前記ステップは、前記第２の照射量の前記ケイ素含有前駆物質を変換して、前記第２の厚さの前記酸化ケイ素スペーサ層を形成するステップを含む方法。
  17. 請求項１〜９のいずれか一項に記載の方法であって、
    前記酸化物は酸素ガスを含む方法。
  18. 請求項１〜９のいずれか一項に記載の方法であって、
    前記パターン形成されたコア材料は、スピンオン炭素、ダイヤモンド状炭素、およびギャップ充填灰化可能バードマスクからなるグループから選択される材料を含む方法。
  19. 請求項１〜９のいずれか一項に記載の方法であって、
    前記複数のスペーサの各々の上側部分は、前記第１の酸化条件および前記第２の酸化条件に少なくとも一部は依存する傾きを有する方法。
  20. 複数の酸化ケイ素スペーサの傾きを制御するための装置であって、
    プラズマチャンバと、
    前記プラズマチャンバにＲＦ電力を配送するように構成された、前記プラズマチャンバに連結されたＲＦ電源と、
    前記プラズマチャンバ内で、パターン形成されたコア材料および前記パターン形成されたコア材料の下にあるターゲット層を含む基板を支持するための基板支持物と、
    コントローラであって、
    （ｉ）前記プラズマチャンバ内で、前記基板上に原子層堆積（ＡＬＤ）により第１の厚さの酸化ケイ素スペーサ層を堆積させる命令であって、前記ＡＬＤにより前記第１の厚さの前記酸化ケイ素スペーサ層を堆積させるステップは、第１の照射量のケイ素含有前駆物質に前記基板を暴露するステップ、および第１の酸化条件の下で酸化物のプラズマに前記基板を暴露するステップを含む命令、
    （ｉｉ）前記プラズマチャンバ内で、前記第１の厚さの前記酸化ケイ素スペーサ層上に前記ＡＬＤにより第２の厚さの前記酸化ケイ素スペーサ層を堆積させる命令であって、前記ＡＬＤにより前記第２の厚さの前記酸化ケイ素スペーサ層を堆積させるステップは、第２の照射量の前記ケイ素含有前駆物質に前記基板を暴露するステップ、および第２の酸化条件の下で前記酸化物の前記プラズマに前記基板を暴露するステップを含み、前記第２の酸化条件は、前記第１の酸化条件と異なる命令、ならびに
    （ｉｉｉ）前記プラズマチャンバ内で、前記パターン形成されたコア材料をエッチングして、前記酸化ケイ素スペーサ層から前記ターゲット層用のマスクの役割を果たす複数のスペーサを形成する命令
    を遂行するように構成されたコントローラと
    を備える装置。
  21. 請求項２０に記載の装置であって、
    前記第２の酸化条件は、（１）酸化時間、（２）無線周波数（ＲＦ）電力、および（３）基板温度のうちの１つまたは複数だけ前記第１の酸化条件と異なる装置。
  22. 請求項２０に記載の装置であって、
    前記複数のスペーサの各々の上側部分は、前記第１の酸化条件および前記第２の酸化条件に少なくとも一部は依存する傾きを有する装置。
JP2020561576A 2018-01-26 2019-01-22 マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御 Active JP7334185B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/881,506 2018-01-26
US15/881,506 US10446394B2 (en) 2018-01-26 2018-01-26 Spacer profile control using atomic layer deposition in a multiple patterning process
PCT/US2019/014580 WO2019147583A1 (en) 2018-01-26 2019-01-22 Spacer profile control using atomic layer deposition in a multiple patterning process

Publications (3)

Publication Number Publication Date
JP2021512504A true JP2021512504A (ja) 2021-05-13
JPWO2019147583A5 JPWO2019147583A5 (ja) 2023-07-14
JP7334185B2 JP7334185B2 (ja) 2023-08-28

Family

ID=67393651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020561576A Active JP7334185B2 (ja) 2018-01-26 2019-01-22 マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御

Country Status (5)

Country Link
US (1) US10446394B2 (ja)
JP (1) JP7334185B2 (ja)
KR (2) KR20240060681A (ja)
CN (1) CN111656488A (ja)
WO (1) WO2019147583A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US20190378725A1 (en) * 2018-06-08 2019-12-12 Lam Research Corporation Method for transferring a pattern from an organic mask
US11414755B2 (en) * 2019-02-19 2022-08-16 Meidensha Corporation Atomic layer deposition method and atomic layer deposition device
US11782346B2 (en) * 2019-09-25 2023-10-10 Tokyo Electron Limited Method of patterning a substrate using a sidewall spacer etch mask

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート
JP2017191938A (ja) * 2016-04-12 2017-10-19 東京エレクトロン株式会社 自己整列スペーサ形成
JP2017531921A (ja) * 2014-10-08 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ２層ａｌｄを用いた正確な限界寸法制御

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7758794B2 (en) 2001-10-29 2010-07-20 Princeton University Method of making an article comprising nanoscale patterns with reduced edge roughness
US7250371B2 (en) 2003-08-26 2007-07-31 Lam Research Corporation Reduction of feature critical dimensions
US8123968B2 (en) * 2005-08-25 2012-02-28 Round Rock Research, Llc Multiple deposition for integration of spacers in pitch multiplication process
US7459363B2 (en) 2006-02-22 2008-12-02 Micron Technology, Inc. Line edge roughness reduction
KR101605005B1 (ko) 2007-12-21 2016-03-21 램 리써치 코포레이션 Ａｒｃ 층 오프닝을 이용한 ｃｄ 바이어스 로딩 제어
US7998872B2 (en) 2008-02-06 2011-08-16 Tokyo Electron Limited Method for etching a silicon-containing ARC layer to reduce roughness and CD
JP5223364B2 (ja) 2008-02-07 2013-06-26 東京エレクトロン株式会社 プラズマエッチング方法及び記憶媒体
US8866254B2 (en) 2008-02-19 2014-10-21 Micron Technology, Inc. Devices including fin transistors robust to gate shorts and methods of making the same
JP4972594B2 (ja) 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
US8252194B2 (en) 2008-05-02 2012-08-28 Micron Technology, Inc. Methods of removing silicon oxide
US8298949B2 (en) 2009-01-07 2012-10-30 Lam Research Corporation Profile and CD uniformity control by plasma oxidation treatment
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9685320B2 (en) * 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
US8901016B2 (en) 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US8334083B2 (en) 2011-03-22 2012-12-18 Tokyo Electron Limited Etch process for controlling pattern CD and integrity in multi-layer masks
KR102111702B1 (ko) 2011-04-07 2020-05-15 피코순 오와이 플라즈마 소오스를 갖는 원자층 퇴적
US8298951B1 (en) * 2011-04-13 2012-10-30 Asm Japan K.K. Footing reduction using etch-selective layer
US20130189845A1 (en) * 2012-01-19 2013-07-25 Applied Materials, Inc. Conformal amorphous carbon for spacer and spacer protection applications
US8716149B2 (en) * 2012-05-29 2014-05-06 GlobalFoundries, Inc. Methods for fabricating integrated circuits having improved spacers
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US8815685B2 (en) 2013-01-31 2014-08-26 GlobalFoundries, Inc. Methods for fabricating integrated circuits having confined epitaxial growth regions
US9184233B2 (en) 2013-02-27 2015-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for defect passivation to reduce junction leakage for finFET device
US9412871B2 (en) 2013-03-08 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET with channel backside passivation layer device and method
US9287262B2 (en) 2013-10-10 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Passivated and faceted for fin field effect transistor
KR101674972B1 (ko) * 2013-12-26 2016-11-10 한국과학기술원 나노 스케일 패터닝 방법 및 이로부터 제조된 전자기기용 집적소자
US9269590B2 (en) 2014-04-07 2016-02-23 Applied Materials, Inc. Spacer formation
CN105470132B (zh) 2014-09-03 2018-08-10 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
US9818633B2 (en) 2014-10-17 2017-11-14 Lam Research Corporation Equipment front end module for transferring wafers and method of transferring wafers
US9659929B2 (en) 2014-10-31 2017-05-23 Infineon Technologies Dresden Gmbh Semiconductor device with enhancement and depletion FinFET cells
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9991132B2 (en) * 2015-04-17 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Lithographic technique incorporating varied pattern materials
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US9870899B2 (en) 2015-04-24 2018-01-16 Lam Research Corporation Cobalt etch back
US9653571B2 (en) * 2015-06-15 2017-05-16 International Business Machines Corporation Freestanding spacer having sub-lithographic lateral dimension and method of forming same
US9922839B2 (en) 2015-06-23 2018-03-20 Lam Research Corporation Low roughness EUV lithography
US20170053793A1 (en) * 2015-08-17 2017-02-23 Tokyo Electron Limited Method and system for sculpting spacer sidewall mask
CN108076667A (zh) 2015-09-18 2018-05-25 英特尔公司 非平面晶体管界面的基于氘的钝化
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9997631B2 (en) 2016-06-03 2018-06-12 Taiwan Semiconductor Manufacturing Company Methods for reducing contact resistance in semiconductors manufacturing process
US10074543B2 (en) * 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US10546748B2 (en) * 2017-02-17 2020-01-28 Lam Research Corporation Tin oxide films in semiconductor device manufacturing
US10559461B2 (en) 2017-04-19 2020-02-11 Lam Research Corporation Selective deposition with atomic layer etch reset
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US10515815B2 (en) 2017-11-21 2019-12-24 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for fin field effect transistor formation
US10734238B2 (en) 2017-11-21 2020-08-04 Lam Research Corporation Atomic layer deposition and etch in a single plasma chamber for critical dimension control
US10658174B2 (en) 2017-11-21 2020-05-19 Lam Research Corporation Atomic layer deposition and etch for reducing roughness

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015111668A (ja) * 2013-11-07 2015-06-18 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 先進のパターニングのためのソフトランディング・ナノラミネート
JP2017531921A (ja) * 2014-10-08 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ ２層ａｌｄを用いた正確な限界寸法制御
JP2017191938A (ja) * 2016-04-12 2017-10-19 東京エレクトロン株式会社 自己整列スペーサ形成

Also Published As

Publication number Publication date
KR20200105531A (ko) 2020-09-07
CN111656488A (zh) 2020-09-11
WO2019147583A1 (en) 2019-08-01
US20190237330A1 (en) 2019-08-01
KR102660290B1 (ko) 2024-04-23
JP7334185B2 (ja) 2023-08-28
KR20240060681A (ko) 2024-05-08
US10446394B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP7460727B2 (ja) パターニング用途のための原子層エッチング、反応性前駆体、及びエネルギ源
CN111247269B (zh) 介电膜的几何选择性沉积
US10192742B2 (en) Soft landing nanolaminates for advanced patterning
JP7246547B2 (ja) 単一プラズマチャンバにおける、限界寸法制御のための原子層堆積及びエッチング
JP7334185B2 (ja) マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
US11170997B2 (en) Atomic layer deposition and etch for reducing roughness
CN107799390B (zh) 用于半导体图案化应用的高干法蚀刻速率材料
JP6415035B2 (ja) ギャップフィルのための共形膜蒸着
JP2016157940A (ja) 窒化シリコンのエッチング時における超高選択比を達成するための方法
KR20200022046A (ko) 포토레지스트 패터닝 스컴 (scum) 의 제거를 위한 원자 층 세정
WO2020190941A1 (en) Reducing roughness of extreme ultraviolet lithography resists
KR20230057305A (ko) 유전체에 대한 선택도를 갖는 반도체, 금속 또는 금속 옥사이드의 원자 층 에칭

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230307

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20230601

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20230706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230718

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230816

R150 Certificate of patent or registration of utility model

Ref document number: 7334185

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150