JP2017531921A - ２層ａｌｄを用いた正確な限界寸法制御 - Google Patents

２層ａｌｄを用いた正確な限界寸法制御 Download PDF

Info

Publication number
JP2017531921A
JP2017531921A JP2017518852A JP2017518852A JP2017531921A JP 2017531921 A JP2017531921 A JP 2017531921A JP 2017518852 A JP2017518852 A JP 2017518852A JP 2017518852 A JP2017518852 A JP 2017518852A JP 2017531921 A JP2017531921 A JP 2017531921A
Authority
JP
Japan
Prior art keywords
substrate
processing
gas
feature
spacer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017518852A
Other languages
English (en)
Inventor
竹下　健二
健二 竹下
信弘 坂本
信弘 坂本
吉宏 竹永
吉宏 竹永
リーチュン シア，
リーチュン シア，
マンディアム スリイラム，
マンディアム スリイラム，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2017531921A publication Critical patent/JP2017531921A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

スペーサ層堆積中のフィーチャの制御されたスリミングを含む自己整合マルチパターニングの方法。複数のスペーサ層の堆積処理条件により、フィーチャへの損傷及び製造スループットの増大の制御のバランスが生じる。【選択図】図９Ｄ

Description

［０００１］本開示の実施形態は、概して、自己整合マルチパターニング（ｓｅｌｆ−ａｌｉｇｎｅｄ ｍｕｌｔｉｐｌｅ ｐａｔｔｅｒｎｉｎｇ：ＳＡＭＰ）においてプラズマ原子層堆積（ＰＥ−ＡＬＤ）膜を用いて、側壁スペーサ形成を行うための方法に関する。より具体的には、本開示の実施形態は、限界寸法（ＣＤ）制御処理、正確なマンドレル層損傷制御処理、及び２層ＡＬＤ開発処理を対象としている。
［０００２］限界寸法は、自己整合マルチパターニングにおけるＰＥ−ＡＬＤ処理の間のマンドレル膜（典型的に有機膜）上への損傷／応力の大きさによって変動する。ＣＤは、デバイスの歩留りに直接影響を与える。マンドレルの損傷の管理は、ＣＤの所定範囲内の制御向上に役立ち得る。従来のＡＬＤ処理では、許容可能なＣＤ性能を得るために、ＲＦ電力及び圧力のような処理パラメータが、最適化され、特定範囲内の損傷に対して固定される。しかしながら、レシピ構造内に可変ノブ（ｖａｒｉａｂｌｅ ｋｎｏｂ）がないため、チャンバ間マッチングが弱くなるというリスクがある。
［０００３］ＳＡＭＰにおけるスペーサ形成処理の別の要件は、リソグラフィのような前の処理によって生成されたウエハ間変動をバッファするＣＤスリミング能力である。同じＡＬＤチャンバ内の酸素プラズマは、通常、マンドレルＣＤのスリミングに使用される。しかしながら、堆積処理前の酸素プラズマによるスリミングは、スループット及びディフェクト性能（ｄｅｆｅｃｔ ｐｅｒｆｏｒｍａｎｃｅ）のような全体的な生産性に影響を与える。
［０００４］したがって、当該技術では、自己整合マルチパターニング処理において限界寸法を制御する方法が目下必要とされている。
［０００５］本開示の実施形態は、処理方法を対象とする。この方法は、上にフィーチャを有するフォトレジストを有する基板を提供することを含む。各フィーチャは、上部、側壁、及び幅を有する。フォトレジストフィーチャの幅を減少させるために第１の処理条件を用いて、最大１０層のスペーサ膜が堆積される。約５０ｎｍ未満の総厚を有するスペーサ膜を形成するために第２の処理条件を用いて、追加のスペーサ膜が堆積される。フォトレジストフィーチャの上部表面からスペーサ膜をエッチングして、フィーチャの側壁上のスペーサ膜が残る。フィーチャの側壁からのスペーサ膜を残すようにフォトレジストを除去し、基板の部分が露出される。基板の露出部分をエッチングし、隣接する対の基板フィーチャが形成される。
［０００６］本開示の追加の実施形態は、処理方法を対象とする。この方法は、パターニングされたフォトレジストが載っている基板を提供することを含む。フォトレジストは、複数のフォトレジストフィーチャを含んでおり、各フォトレジストフィーチャは少なくとも１つの側壁、上部、及び幅を有する。スペーサ膜の第１の層は、フォトレジストを第１の前駆体及び第１のプラズマに順次曝露することにより堆積される。第１のプラズマへの各曝露は、第１の処理条件の下で行われる。第１の層の堆積により、結果として、複数のフォトレジストフィーチャの幅が減少する。スペーサ膜の第２の層は、スペーサ膜を形成するためにフォトレジストを第２の前駆体及び第２のプラズマに順次曝露することにより堆積される。第２のプラズマへの各曝露は、第１の処理条件と異なる第２の処理条件の下で行なわれる。第２の層の堆積により、結果として、フォトレジストフィーチャの幅は実質的に変化しない。スペーサ膜がエッチングされ、フォトレジストフィーチャの側壁からスペーサ膜を実質的に全く除去することなく、フォトレジストフィーチャの上部からスペーサ膜が実質的にすべて除去される。パターニングされたフォトレジストは除去され、フォトレジストフィーチャの下方の基板が露出し、フォトレジストフィーチャの側壁からのスペーサ膜が残る。露出された基板がエッチングされ、基板材料を含む隣接する対の第１のフィーチャが形成される。隣接する対の第１のフィーチャは、隣接限界寸法及び対の限界寸法を有する。
［０００７］本開示のさらなる実施形態は、処理チャンバ内で、上にフォトレジストフィーチャを有するフォトレジストを有する基板を位置付けすることを含む処理方法を対象としている。各フォトレジストフィーチャは、上部、側壁、及び幅を有する。スペーサ膜のＰＥ−ＡＬＤ層が最大約１０層堆積される。各層は、フォトレジストフィーチャの幅を減少させるために第１のＰＥ−ＡＬＤ処理によって堆積される。第１のＰＥ−ＡＬＤ処理は、基板を処理チャンバの第１の処理領域内で第１の処理ガスに曝露することであって、第１の処理ガスがケイ素前駆体を含む、曝露することと、基板を、処理チャンバ内の第２の処理領域へと、ガスカーテンを通って横方向に移動させることと、基板を第１の曝露時間にわたって第２の処理ガスに曝露することであって、第２の処理ガスがプラズマを含む、曝露することとを含む。第２のＰＥ−ＡＬＤ処理を繰り返すことにより、追加のスペーサ膜が堆積され、約１０ｎｍから約５０ｎｍの範囲内の総厚を有するスペーサ膜が形成される。第２のＰＥ−ＡＬＤ処理は、基板を第３の処理領域内で第３の処理ガスに曝露することであって、第３の処理ガスがケイ素前駆体を含む、曝露することと、基板を、処理チャンバ内の第４の処理領域へと、ガスカーテンを通って横方向に移動させることと、基板を第２の曝露時間にわたって第４の処理領域内で第４の処理ガスに曝露することであって、第２の処理ガスがプラズマを含み、第２の曝露時間が第１の曝露時間より短い、曝露することとを含む。スペーサ膜がエッチングされ、フォトレジストフィーチャの側壁からスペーサ膜を実質的に全く除去することなく、フォトレジストフィーチャの上部からスペーサ膜が実質的にすべて除去される。パターニングされたフォトレジストは除去され、フォトレジストフィーチャの下方の基板が露出し、フォトレジストフィーチャの側壁からのスペーサ膜が残る。露出された基板がエッチングされ、基板材料を含む隣接する対の第１のフィーチャが形成される。隣接する対の第１のフィーチャは、隣接限界寸法及び対の限界寸法を有する。第１のフィーチャは、上部、側壁、及び幅を有する。
［０００８］本発明の上述の特徴を詳細に理解することができるように、実施形態を参照することによって、上記で簡単に要約された本開示のより具体的な説明を得ることができる。実施形態のうちの幾つかは、添付の図面で例示されている。しかしながら、本発明は他の等しく有効な実施形態も許容し得ることから、添付の図面は本発明の典型的な実施形態のみを例示しており、したがって、本発明の範囲を限定すると見なすべきではないことに留意されたい。
本開示の１つ又は複数の実施形態に係る、空間的原子層堆積チャンバの側断面図である。 本開示の１つ又は複数の実施形態に係るサセプタの斜視図を示す。 本開示の１つ又は複数の実施形態に係る、パイ形状ガス分配アセンブリの概略図を示す。 本開示の１つ又は複数の実施形態に係る、ローティングステーションを有する４つのガス分配アセンブリユニットで構成された基板処理システムの概略平面図である。 ３つのガス分配アセンブリユニットで構成された基板処理システムの概略平面図である。 本開示の１つ又は複数の実施形態に係る処理チャンバの断面図を示す。 本開示の１つ又は複数の実施形態に係る、サセプタアセンブリ及びガス分配アセンブリユニットの斜視図を示す。 本開示の１つ又は複数の実施形態に係る処理チャンバの断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 本開示の１つ又は複数の実施形態に係る、自己整合マルチパターニング処理の一段階の断面図を示す。 対の限界寸法と隣接限界寸法との差異に応じた歩留りロスのグラフを示す。 開始段階の曝露の時間に応じた対の限界寸法と隣接限界寸法をグラフで示す。
［００２０］本開示の幾つかの実施形態は、自己整合マルチパターニング処理において限界寸法を制御する方法を提供する。ＡＬＤ処理では、最初の幾つかの層サイクルが、限界寸法に影響を与え得るマンドレル損傷を決定する。本発明者らは、開始層堆積をバルク堆積から分離することにより、マンドレル上の損傷を有利に制御し得ることを発見した。１つ又は複数の実施形態は、マンドレルの損傷における限界寸法（ＣＤ）の制御を可能にする。幾つかの実施形態では、２層ＡＬＤ処理は、マンドレル及びＣＤの損傷の制御と同時に、膜品質及び生産性の改善をもたらす。
［００２１］本明細書及び添付の特許請求の範囲で使用される場合、「反応性ガス」、「前駆体」、「反応物」等の用語は、原子層堆積処理において反応性である核種を含むガスを意味するように交換可能に使用される。例えば、第１の「反応性ガス」は、単に基板の表面上に吸着され、第２の反応性ガスとのさらなる化学反応のために利用可能であり得る。
［００２２］本開示の幾つかの実施形態は、数々のスペーサ膜の層がフォトレジストのフィーチャ上に堆積される処理方法を対象とする。ＡＬＤによる最大約１０層の堆積により、フォトレジストフィーチャの幅が減少し、それにより、フィーチャをさらに損傷することなく、スペーサ膜のさらなる堆積が実行され得る。この２段階アプローチは、有利には、フィーチャのスリミングの量を制御しながら、スペーサ膜のより迅速な堆積を可能にすることができる。
［００２３］スペーサ膜の堆積は、典型的にはＡＬＤによって行われるが、ＣＶＤ反応であってもよい。従来の時間領域ＡＬＤ処理が行われる。ここで、基板は、第１の処理ガスに曝露され、その後、処理チャンバのパージングが行われ、次に、第２の処理ガスに曝露される。幾つかの実施形態の第２の処理ガスはプラズマであり、これにより、フィーチャの損傷が制御され得る。
［００２４］本開示の実施形態と使用することができる別の種類の堆積処理は、空間的原子層堆積である。バッチ処理チャンバとも呼ばれる空間的ＡＬＤ処理チャンバは、図面を参照しつつ本明細書で説明される。当業者であれば、本開示の様々な実施形態に係る処理方法は、従来の時間領域ＡＬＤ処理又は空間的ＡＬＤ処理で実行されてもよく、特許請求の範囲を空間的ＡＬＤに限定するべきではないことを理解されよう。
［００２５］本明細書及び添付の特許請求の範囲で使用される場合、「基板」及び「ウエハ」という用語は交換可能に使用されており、いずれも処理が作用する表面又は表面の一部のことを指す。これも当業者には当然のことであるが、基板に対して言及がなされるとき、文脈上明示されない限り、基板の一部のみを指すこともあり得る。例えば、図１に関連して説明された空間的に分離されたＡＬＤでは、各前駆体が基板に供給されるが、任意の所与の時点での任意の個別の前駆体流は、基板の一部にのみ供給される。さらに、基板上への堆積に対して言及がなされるとき、それは、ベア基板と、１つ又は複数の膜又はフィーチャが上部に堆積又は形成された基板との両方を意味することもあり得る。
［００２６］図１は、本開示の１つ又は複数の実施形態に係る、処理チャンバ２０の一部の概略断面図である。処理チャンバ２０は、概して、真空又は少なくとも低圧条件下で操作される密封可能な筐体である。チャンバ１００は、基板６０の上部表面６１にわたって１つ又は複数のガスを分配することが可能なガス分配アセンブリ３０を含む。ガス分配アセンブリ３０は、当業者に周知の任意の適切なアセンブリであってもよく、記載された特定のガス分配アセンブリは、本開示の範囲を限定するものと理解するべきではない。ガス分配アセンブリ３０の出力面は、基板６０の第１の表面６１に対向する。
［００２７］本開示の実施形態と使用する基板は、任意の適切な基板であり得る。幾つかの実施形態では、基板は、剛性で、ディスクリートな、概して平面の基板である。本明細書及び添付の特許請求の範囲において使用される場合、「ディスクリート（ｄｉｓｃｒｅｔｅ）」という用語は、基板に対して言及するとき、基板が決まった寸法を有することを意味する。１つ又は複数の実施形態の基板は、２００ｍｍ又は３００ｍｍ直径のシリコン基板のような半導体基板である。幾つかの実施形態では、基板は、シリコン、シリコンゲルマニウム、ヒ化ガリウム、窒化ガリウム、ゲルマニウム、りん化ガリウム、りん化インジウム、サファイア、及び炭化ケイ素のうちの１つ又は複数である。
［００２８］ガス分配アセンブリ３０は、１つ又は複数のガス流を基板６０へ送るための複数のガスポート、並びに、ガス流を処理チャンバ２０の外へと送るための、各ガスポート間に配置された複数の真空ポートを含む。図１の実施形態では、ガス分配アセンブリ３０は、第１の前駆体注入器１２０、第２の前駆体注入器１３０、及びパージガス注入器１４０を備えている。注入器１２０、１３０、１４０は、メインフレームのようなシステムコンピュータ（図示せず）によって、又は、プログラマブル論理コントローラのようなチャンバ固有のコントローラによって制御することができる。前駆体注入器１２０は、複数のガスポート１２５を通じて、化合物Ａの反応性前駆体の連続流（又はパルス流）を処理チャンバ２０内に注入する。前駆体注入器１３０は、複数のガスポート１３５を通じて、化合物Ｂの反応性前駆体の連続流（又はパルス流）を処理チャンバ２０内に注入する。パージガス注入器１４０は、複数のガスポート１４５を通じて、非反応性ガス又はパージガスの連続流（又はパルス流）を処理チャンバ２０内に注入する。パージガスは、処理チャンバ２０から反応性材料及び反応性副生成物を除去する。パージガスは、典型的には、窒素、アルゴン及びヘリウムなどの不活性ガスである。ガスポート１４５は、ガスポート１２５とガスポート１３５との間に配置され、それにより、化合物Ａの前駆体が化合物Ｂの前駆体から分離され、前駆体間の相互汚染が回避される。
［００２９］別の態様では、前駆体を処理チャンバ２０に注入する前に、遠隔プラズマ源（図示せず）が前駆体注入器１２０及び前駆体注入器１３０に接続され得る。遠隔プラズマ源の中で化合物に電界を印加することによって、反応性核種のプラズマが生成され得る。対象とされる化合物を活性化することが可能な任意の電源を使用してもよい。例えば、ＤＣ、高周波（ＲＦ）、及びマイクロ波（ＭＷ）に基づく放電技術を使用する電源を使用してもよい。ＲＦ電源が使用される場合、容量的に又は誘導的に連結され得る。活性化は、熱に基づく技術、ガス分解技術（ｇａｓ ｂｒｅａｋｄｏｗｎ ｔｅｃｈｎｉｑｕｅ）、高エネルギー光源（例えば、ＵＶエネルギー）、又はＸ線源への曝露によっても引き起こされ得る。例示的な遠隔プラズマ源は、ＭＫＳ Ｉｎｓｔｒｕｍｅｎｔｓ， Ｉｎｃ．及びＡｄｖａｎｃｅｄ Ｅｎｅｒｇｙ Ｉｎｄｕｓｔｒｉｅｓ， Ｉｎｃ．といったベンダーから入手可能である。
［００３０］チャンバ１００は、処理チャンバ２０に接続されたポンピングシステム１５０をさらに含む。ポンピングシステム１５０は、概して、１つ又は複数の真空ポート１５５を通して、処理チャンバ２０からガス流を排気するように構成される。真空ポート１５５は、各ガスポート間に配置され、それにより、ガス流が基板表面と反応した後にガス流が処理チャンバ２０の外へと排気され、前駆体間の相互汚染がさらに抑えられる。
［００３１］チャンバ１００は、各ポート間で処理チャンバ２０上に配置された複数のパーティション１６０を含む。各パーティションの下部は、基板６０の第１の表面６１に近接するように延在し、例えば、第１の表面６１から約０．５ｍｍ以上の距離で延在する。この様態では、ガス流が基板表面と反応した後にガス流が真空ポート１５５に向かって下部を還流することを可能にするのに十分な距離だけ、パーティション１６０の下部は基板表面から離される。矢印１９８はガス流の方向を示す。パーティション１６０は、ガス流に対する物理的なバリアとして機能するため、前駆体間の相互汚染も抑える。図示されている構成は、単なる例示であり、本開示の範囲を限定していると見なすべきではない。当業者であれば、図示されているガス分配システムは、実現可能な一分配システムに過ぎず、他の種類のシャワーヘッド及びガス分配アセンブリも利用できることを理解されよう。
［００３２］この種の（すなわち、複数のガスが同時に別々に基板に向かって流れる）原子層堆積システムは、空間的ＡＬＤと呼ばれる。稼働中、基板６０は、（例えばロボットによって）処理チャンバ２０に供給され、処理チャンバに入る前又は入った後にシャトル６５上に配置され得る。シャトル６５は、トラック７０又は他の何らかの適切な移動機構に沿って移動し、処理チャンバ２０を通り、ガス分配アセンブリ３０の下方（又は上方）を通過する。図１に示す実施形態では、シャトル６５は、チャンバを通る線形経路を移動する。図３は、以下でさらに説明されるように、ウエハがカルーセル処理システムを通って円形経路で移動する実施形態を示す。
［００３３］図１に戻る。基板６０が処理チャンバ２０を通って移動すると、基板６０の第１の表面６１は、ガスポート１２５から来る反応性ガスＡと、ガスポート１３５から来る反応性ガスＢと、その間のガスポート１４５から来るパージガスに繰り返し曝露される。パージガスの注入は、基板表面１１０を次の前駆体に曝露する前に直前の前駆体から未反応材料を除去するように設計される。様々なガス流（例えば、反応性ガス又はパージガス）へのそれぞれの曝露の後、ガス流は、ポンピングシステム１５０によって、真空ポート１５５を通じて排気される。真空ポートを各ガスポートの両側に配置することができるので、ガス流は両側の真空ポート１５５を通して排出される。このため、ガス流はそれぞれのガスポートから垂直に下向きに基板６０の第１の表面６１に向かって流れ、基板表面１１０を横切り、パーティション１６０の下部を回って、最後に真空ポート１５５へ向かって上向きに流れる。このようにして、各ガスは基板表面１１０にわたって均一に分配され得る。矢印１９８は、ガス流の方向を示す。基板６０は、様々なガス流に曝露されている間にも回転され得る。基板の回転は、形成された層にストリップが形成されることを防止するのに役立つ場合がある。基板の回転は、連続的又は不連続的な工程であってもよく、基板がガス分配アセンブリ３０の下方を通過している間、又は、基板がガス分配アセンブリ３０の前及び／又は後の領域にある時に、起こり得る。
［００３４］最後のガスポートへの完全な曝露を確保するため、ガス分配アセンブリ３０の後には十分な空間が概して設けられる。一旦基板６０がガス分配アセンブリ３０の下方を完全に通過すると、第１の表面６１は、処理チャンバ２０内の全てのガスポートに完全に曝露されたことになる。次いで、基板は反対方向に返送され得るか、又は前方へ移送され得る。基板６０が反対方向に移動する場合、基板表面は、最初の曝露とは逆の順序で、反応性ガスＡ、パージガス、及び反応性ガスＢに再度曝露され得る。
［００３５］基板表面１１０が各ガスに曝露される程度は、例えば、ガスポートから出る各ガスの流量と、基板６０の移動速度とによって決定され得る。一実施形態では、吸着された前駆体を基板表面６１から除去しないように各ガスの流量が制御される。各パーティション間の幅、処理チャンバ２０に配置されたガスポートの数、及び基板がガス分配アセンブリを通り過ぎる回数も、基板表面６１が様々なガスに曝露される程度を決定し得る。結果として、堆積膜の量と質は、上述した要素の変動により最適化され得る。
［００３６］ガス分配アセンブリの下方に位置する基板に向けてガスの流れを下方に方向付けるガス分配アセンブリ３０についての処理が説明されてきたが、この配向は異なってもよいことが理解されよう。幾つかの実施形態では、ガス分配アセンブリ３０は、ガスの流れを基板表面に向けて上方に方向付ける。本明細書及び添付の特許請求の範囲において使用される場合、「通り過ぎる」という表現は、基板の表面全体がガス分配プレートからの各ガス流に曝露されるように、基板を、ガス分配アセンブリの一方の側から他方の側に移動させることを意味する。追加の説明がない限り、「通り過ぎる」という表現は、ガス分配アセンブリ、ガス流、又は基板位置の任意の特定の配向を示唆しない。
［００３７］幾つかの実施形態では、シャトル６５は、基板６０を運ぶサセプタ６６である。一般的に、サセプタ６６は、基板の全域を均一な温度にすることに役立つキャリアである。サセプタ６６は、両方向（図１の構成に関連すると、左から右、及び右から左）に、或いは円形方向（図３に関連）に移動可能である。サセプタ６６は、基板６０を運ぶための上面６７を有する。サセプタ６６は、基板６０が処理のために加熱され得るように、加熱されたサセプタであってもよい。一例として、サセプタ６６は、サセプタ６６の下方に配置された、放射熱ランプ９０、加熱プレート、抵抗コイル、又は他の加熱デバイスによって加熱され得る。
［００３８］さらに別の実施形態では、サセプタ６６の上面６７は、図２に示すように、基板６０を受容する凹部６８を含む。サセプタ６６は、サセプタ材料が基板の下方にあるように、概して、基板の厚みよりも厚みがある。幾つかの実施形態では、基板６０が凹部６８の内部に配置される際に基板６０の第１の表面６１がサセプタ６６の上面６７と同じ高さであるように、又は実質的に同一平面であるように、凹部６８は寸法形成される。言い換えると、基板６０が凹部の中に配置される際に基板６０の第１の表面６１がサセプタ６６の上面６７の上に突出しないように、幾つかの実施形態の凹部６８は寸法形成される。本明細書及び添付の特許請求の範囲で使用される場合、「実質的に同一平面」という表現は、ウエハの上面とサセプタアセンブリの上面が、±０．２ｍｍ内で同一平面にあることを意味する。幾つかの実施形態では、上面は±０．１５ｍｍ、±０．１０ｍｍ又は±０．０５ｍｍ内で同一平面にある。
［００３９］図１は、個々のガスポートが示されている処理チャンバの断面図を示す。この実施形態は、個々のガスポートの幅がガス分配プレートの幅全体にわたり実質的に同一である線形処理システム、或いは、パイ形状に適合するために個々のガスポートの幅が変化するパイ形状セグメントのいずれかであってもよい。図３に、パイ形状ガス分配アセンブリ３０の一部を示す。基板は、円弧形状経路３２でガス分配アセンブリ３０を通り過ぎる。個々のガスポート１２５、１３５、１４５、１５５は、それぞれ、ガス分配アセンブリ３０の内周縁３３近くの幅がより狭く、ガス分配アセンブリ３０の外周縁３４近くの幅がより広くなる。個々のポートの形状又はアスペクト比は、ガス分配アセンブリ３０のセグメントの形状又はアスペクト比に比例してもよく、又はそれと異なってもよい。幾つかの実施形態では、経路３２を辿ってガス分配アセンブリ３０をウエハが通り過ぎる各ポイントが、各ガスポートの下でほぼ同一の滞留時間を有するように、個々のポートが形成される。基板の経路は、ガスポートに対して垂直であり得る。幾つかの実施形態では、各ガス分配アセンブリは、基板が横断する経路に対して実質的に垂直な方向で延在する複数の細長いガスポートを備えている。本明細書及び添付の特許請求の範囲において使用される場合、「実質的に垂直」という表現は、移動の概略方向がガスポートの軸に対してほぼ垂直であることを意味する。パイ形状のガスポートにおいては、ガスポートの軸は、ポートの長さに沿って延在する、ポートの幅の中心として画定されたラインであると見なしてもよい。以下でさらに説明されるように、個々のパイ形状のセグメントは、それぞれ、単一の反応性ガス、或いは、空間的に分離された複数の反応性ガス又は（例えば、典型的なＣＶＤプロセスにおける場合のように）組み合わされた複数の反応性ガスを供給するよう構成され得る。
［００４０］複数のウエハが同じプロセスの流れを経るように、複数のウエハを同時に処理するために複数のガス注入器を有する処理チャンバが使用され得る。例えば、図４に示すように、処理チャンバ１００は、４つのガス分配アセンブリ３０及び４つの基板６０を有する。処理の開始の際、基板６０はガス分配アセンブリ３０間に配置され得る。カルーセルのサセプタ６６を４５度回転させることにより、結果として、それぞれの基板６０が、膜堆積のためにガス分配アセンブリ３０に移動することになる。これは、図４で示されている位置である。さらに４５度回転させることにより、基板６０はガス分配アセンブリ３０から離れる方向に移動することになる。空間的ＡＬＤ注入器を用いることで、ウエハが注入器アセンブリに対して移動している最中に、膜がウエハ上に堆積される。幾つかの実施形態では、基板６０がガス分配アセンブリ３０の下方で停止しないようにサセプタ６６が回転する。基板６０及びガス分配アセンブリ３０の数は、同一であるか、又は異なり得る。幾つかの実施形態では、処理されるウエハの数は、ガス分配アセンブリの数と同じである。１つ又は複数の実施形態では、処理されるウエハの数は、ガス分配アセンブリの数の整数倍となる。例えば、４つのガス分配アセンブリが存在する場合、処理されるウエハの数は４ｘとなる。ここでｘは、１以上の整数値である。
［００４１］図４に示す処理チャンバ１００は、実行可能な一構成を表しているに過ぎず、本開示の範囲を限定していると見なすべきではない。ここで、処理チャンバ１００は、複数のガス分配アセンブリ３０を含む。図示した実施形態では、処理チャンバ１００の周囲で均等に離間された４つのガス分配アセンブリ３０が存在する。図示の処理チャンバ１００は八角形であるが、当業者であれば、これは１つの可能な形状であり、本開示の範囲を限定すると見なすべきではないことを理解されよう。図示のガス分配アセンブリ３０は、矩形であるが、当業者であれば、ガス分配アセンブリは、図３に示したようなパイ形状セグメントであり得ることを理解されよう。加えて、各セグメントは、同一のセグメントから複数の異なる反応性ガスが流れる空間タイプの構成でガスを供給するように構成されてもよく、或いは、単一の反応性ガス又は複数の反応性ガスの混合物を供給するように構成されてもよい。
［００４２］処理チャンバ１００は、円形サセプタ６６又はサセプタアセンブリとして示されている基板支持装置を含む。基板支持装置又はサセプタ６６は、複数の基板６０をそれぞれのガス分配アセンブリ３０の下方に移動させることが可能である。基板６０をチャンバ１００に対してローディング／アンローディングすることを可能にするため、ロードロック８２が処理チャンバ１００の側面に接続される場合がある。
［００４３］処理チャンバ１００は、複数のガス分配アセンブリ３０のうちの任意のアセンブリの間或いは各々のアセンブリの間に配置された第１の処理ステーション８０を複数又は１組含み得る。幾つかの実施形態では、それぞれの第１の処理ステーション８０、基板６０に同一の処理をもたらす。
［００４４］処理ステーションの数と、異なる種類の処理ステーションの数は、処理によって変化し得る。例えば、ガス分配アセンブリ３０間に配置される処理ステーションは、１つ、２つ、３つ、４つ、５つ、６つ、７つ、又はそれより多く存在し得る。各処理ステーションは他の全ての組の処理ステーションとは異なる処理を個別にもたらすことができる。或いは、同じ種類の処理と、異なる種類の処理とを混合してもよい。幾つかの実施形態では、個々の処理ステーションのうちの１つ又は複数は、その他の個々の処理ステーションのうちの１つ又は複数とは異なる処理をもたらす。図４に示す実施形態は、４つのガス分配アセンブリを図示しており、それらの間には、何らかの種類の処理ステーションを含み得る空間がある。しかしながら、この図面を見れば、中間にガスカーテンがある８つのガス分配アセンブリをこの処理チャンバに容易に組み込み得ることを容易に思い描くことができる。
［００４５］図５に示す実施形態では、一組の第２の処理ステーション８５が、第１の処理ステーション８０とガス分配アセンブリ３０との間に配置されており、したがって、処理チャンバ１００を通って回転する基板６０は、開始点に応じて、ガス分配アセンブリ３０、第１の処理ステーション８０、及び第２の処理ステーション８５に出会い、その後、これらのいずれかの２つ目に出会う。例えば、図５に示すように、基板が第１の処理ステーション８０から動き出した場合、基板は、順番に、第１の処理ステーション８０、ガス分配アセンブリ３０、及び第２の処理ステーション８５に出会い、その後、２つ目の第１の処理ステーション８５に出会う。
［００４６］処理ステーションは、基板、基板上の膜、又はサセプタアセンブリに任意の適切な種類の処理をもたらすことができる。例えば、ＵＶランプ、フラッシュランプ、プラズマ源、及びヒータである。ウエハは、次いで、ガス分配アセンブリ３０を有する位置と、例えば、ウエハにプラズマを供給するシャワーヘッドを有する位置との間で移動される。プラズマステーションは、処理ステーション８０と呼ばれる。１つ又は複数の実施例では、各堆積層の後に、プラズマ処理を用いて窒化ケイ素膜を形成することができる。ＡＬＤ反応は、理論的には、表面が飽和している限り自己制御的であるので、堆積ガスへのさらなる曝露が膜の損傷を引き起こすことはない。
［００４７］カルーセルの回転は、連続的又は非連続的であり得る。連続処理においては、ウエハがそれぞれの注入器に順に曝露されるように、ウエハは常に回転する。非連続処理においては、ウエハを注入器の領域へと移動させてから停止させ、次いで、注入器間の領域８４へと移動させてから停止させることができる。例えば、ウエハが注入器間領域から注入器を通り過ぎるように移動し（又は注入器に隣接して停止し）、次の注入器間領域へ移動し、そこで再び休止できるように、カルーセルは回転することができる。注入器間で休止することにより、各層の堆積の間に追加の処理ステップ（例えば、プラズマへの曝露）のための時間を付与することができる。
［００４８］幾つかの実施形態では、処理チャンバは、複数のガスカーテン４０を備えている。各ガスカーテン４０は、ガス分配アセンブリ３０からの処理ガスが、ガス分配アセンブリ領域から移動したり、処理ステーション８０からのガスが、処理ステーション領域から移動したりすることを防止又は最小化するバリアを生成する。ガスカーテン４０は、個々の処理セクションを隣接するセクションから隔離し得る、ガス流と真空流との任意の適切な組み合わせを含み得る。幾つかの実施形態では、ガスカーテン４０は、パージ（又は不活性）ガス流である。１つ又は複数の実施形態では、ガスカーテン４０は、ガスを処理チャンバから除去する真空流である。幾つかの実施形態では、ガスカーテン４０は、順にパージガス流、真空流、及びパージガス流が存在するような、パージガス流と真空流の組み合せである。１つ又は複数の実施形態では、ガスカーテン４０は、順に真空流、パージガス流、及び真空流が存在するような、真空流とパージガス流の組み合せである。図４に示すガスカーテン４０は、それぞれのガス分配アセンブリ３０と処理ステーション８０との間に配置されているが、これらのカーテンは、処理経路に沿って任意の１つ又は複数のポイントに配置し得ることを理解されたい。
［００４９］図６は、注入器とも呼ばれるガス分配アセンブリ２２０と、サセプタアセンブリ２３０とを含む処理チャンバ２００の一実施形態を示す。この実施形態では、サセプタアセンブリ２３０は剛性体である。幾つかの実施形態の剛性体は、０．０５ｍｍ以下のドループ許容値（ｄｒｏｏｐ ｔｏｌｅｒａｎｃｅ）を有する。アクチュエータ２３２は、例えば、サセプタアセンブリ２３０の外径領域の３つの位置に配置される。本明細書及び添付の特許請求の範囲において使用される場合、「外径」及び「内径」という用語は、それぞれ、外周縁及び内側縁に近い領域を表す。外径とは、サセプタアセンブリ２３０の最外周縁（例えばシャフト２４０付近）の特定の位置を指すのではなく、サセプタアセンブリ２３０の外周縁２３１付近の領域である。これは、図６において、アクチュエータ２３２の配置から確認することができる。アクチュエータ２３２の数は、１から、物理的に利用可能なスペース内に収まる任意の数まで変動し得る。幾つかの実施形態は、外径領域２３１内に位置決めされたアクチュエータ２３２を、２組、３組、４組、又は５組有する。本明細書及び添付の特許請求の範囲において使用される場合、「アクチュエータ」という用語は、サセプタアセンブリ２３０又はサセプタアセンブリ２３０の一部をガス分配アセンブリ２２０に向けて、又はガス分配アセンブリ２２０から離れるように、移動させることが可能な任意の単一機構又は複数部品を有する機構を表す。例えば、アクチュエータ２３２は、確実にサセプタアセンブリ２３０が注入器アセンブリ２２０にほぼ平行であるようにするために使用され得る。本明細書及び添付の特許請求の範囲において使用される場合、上記に関連して使用される「ほぼ平行」という表現は、複数の部品の平行度が、部品間の距離に対して５％を越えて変動しないことを意味する。
［００５０］アクチュエータ２３２からサセプタアセンブリ２３０に一旦圧力が加わると、サセプタアセンブリ２３０は水平になり得る。アクチュエータ２３２によって圧力が印加される際、間隙２１０の距離は、約０．１ｍｍから約２．０ｍｍまでの範囲内、又は０．２ｍｍから約１．８ｍｍまでの範囲内、又は約０．３ｍｍから約１．７ｍｍまで範囲内、又は約０．４ｍｍから約１．６ｍｍまでの範囲内、又は約０．５ｍｍから約１．５ｍｍまでの範囲内、又は約０．６ｍｍから約１．４ｍｍまでの範囲内、又は約０．７ｍｍから約１．３ｍｍまでの範囲内、又は約０．８ｍｍから約１．２ｍｍまでの範囲内、又は約０．９ｍｍから約１．１ｍｍまでの範囲内、或いは約１ｍｍになるよう設定されてもよい。
［００５１］サセプタアセンブリ２３０は、ガス分配アセンブリ２２０の下方に位置付けされる。サセプタアセンブリ２３０は、上面２４１と、任意選択的に、上面２４１における少なくとも１つの凹部２４３とを含む。凹部２４３は、処理されるウエハ２６０の形状及びサイズに応じて、任意の適切な形状及びサイズであり得る。図示した実施形態では、凹部２４３は、凹部２４３の外周縁の周囲に段差領域を有する。この段差は、ウエハ２６０の外周縁を支持するように寸法形成され得る。段差によって支持されるウエハ２６０の外周縁の寸法は、例えば、ウエハの厚さと、ウエハの裏側に既にあるフィーチャの存在とに応じて変動し得る。
［００５２］幾つかの実施形態では、図６に示すように、サセプタアセンブリ２３０の上面２４１の凹部２４３は、凹部２４３内で支持されたウエハ２６０が、サセプタアセンブリ２３０の上面２４１と実質的に同一平面上にある上面２６１を有するように寸法形成される。本明細書及び添付の特許請求の範囲で使用される場合、「実質的に同一平面」という表現は、ウエハの上面とサセプタアセンブリの上面とが、±０．２ｍｍ内で同一平面にあることを意味する。幾つかの実施形態では、上面は、±０．１５ｍｍ、±０．１０ｍｍ又は±０．０５ｍｍ内で同一平面にある。
［００５３］図６のサセプタアセンブリ２３０は、サセプタアセンブリ２３０を上昇、下降、及び回転させることができる支持ポスト２４０を含む。サセプタアセンブリ２３０は、支持ポスト２４０の中心部内にヒータ、又はガスライン、又は電子部品を含み得る。支持ポスト２４０は、サセプタアセンブリ２３０とガス分配アセンブリ２２０との間の間隙を広げたり狭めたりして、サセプタアセンブリ２３０を概略位置へと移動させる、主たる手段であり得る。アクチュエータ２３２は、次いで、サセプタアセンブリの位置を微調整して、所望の間隙を空けることができる。
［００５４］図６に示す処理チャンバ１００は、サセプタアセンブリ２３０が複数のウエハ２６０を保持し得るカルーセル型のチャンバである。ガス分配アセンブリ２２０は、複数の別々の注入器ユニット２２１を含み得る。各注入器ユニット２２１は、ウエハが注入器ユニット２２１の下方に移動する際にウエハ２６０上に膜又は膜の一部を堆積することが可能である。図７は、カルーセル型の処理チャンバ２００の斜視図を示す。２つのパイ形状の注入器ユニット２２１が、サセプタアセンブリ２３０の上方に、ほぼ向き合って配置されて示されている。注入器ユニット２２１の数は、例示目的のためにのみ示されている。注入器ユニット２２１は、より多くてもよいし、又はより少なくてもよいことを理解されよう。幾つかの実施形態では、サセプタアセンブリ２３０の形状に適合する形状を形成するのに十分な数のパイ形状の注入器ユニット２２１が存在する。幾つかの実施形態では、個々のパイ形状の注入器ユニット２２１は、それぞれ、他の注入器ユニット２２１のいずれかに影響を与えることなく、個別に移動させ、取り外し、且つ／又は交換することができる。例えば、あるセグメントを上昇させて、サセプタアセンブリ２３０とガス分配アセンブリ２２０との間の領域にロボットがアクセスすることを可能にし、ウエハ２６０をロード／アンロードすることができる。
［００５５］図８は、サセプタアセンブリ２３０が剛性体ではない本開示の別の実施形態を示す。幾つかの実施形態では、サセプタアセンブリ２３０は、約０．１ｍｍ以下、又は約０．０５ｍｍ以下、又は約０．０２５ｍｍ以下、又は約０．０１ｍｍ以下のドループ許容値を有する。ここでは、サセプタアセンブリ２３０の外径領域２３１と内径領域２３９とに配置されたアクチュエータ２３２がある。アクチュエータ２３２は、サセプタアセンブリ２３０の内周及び外周の周囲の任意の適切な数の場所に配置され得る。幾つかの実施形態では、アクチュエータ２３２は、外径領域２３１と内径領域２３９との両方において、３つの位置に配置される。外径領域２３１と内径領域２３９との両方におけるアクチュエータ２３２は、サセプタアセンブリ２３０に圧力を印加する。
［００５６］図９は、ダイバータ及びサセプタアセンブリを有する円形ガス分配アセンブリを備えた処理チャンバの一実施形態を示す。図９で一部見ることができる円形ガス分配アセンブリ２２０は、処理チャンバの中に位置付けされ、ガス分配アセンブリ２２０の前面２２５に複数の細長いガスポート１２５、１３５、１４５を備えている。複数の細長いガスポート１２５、１３５、１４５は、内周縁２２７に隣接する領域からガス分配アセンブリ２２０の外周縁２２８に隣接する領域に向かって延在する。図９で示されている複数のガスポートは、第１の反応性ガスポート１２５、第２の反応性ガスポート１３５、第１の反応性ガスポートと第２の反応性ガスポートとのそれぞれを取り囲むパージガスポート１４５、並びに真空ポート１５５を含む。
［００５７］サセプタアセンブリ２３０は、処理チャンバの中に位置付けされ、少なくとも１つの基板を回転軸の周りでほぼ円形経路で回転させる。本明細書及び添付の特許請求の範囲において使用される場合、「ほぼ円形」という表現は、基板が完全に一回転する場合、経路が円形となることが意図されることを意味する。サセプタアセンブリは、内周縁２２９及び外周縁２３１によって画定された（図８で示されているような）上面２４１を有する。サセプタアセンブリ２３０の上面２４１がガス分配アセンブリ２２０の前面２２５に対向するように、サセプタアセンブリ２３０はガス分配アセンブリ２２０の下方に位置付けされる。
［００５８］図９Ａ〜９Ｌを参照すると、本開示の１つ又は複数の実施形態は、処理方法を対象としている。上にフォトレジストフィーチャ３１０を有する基板３００が設けられている。本明細書及び添付の特許請求の範囲において使用される場合、上記に関連して使用される「提供する」という表現は、基板が処理チャンバの内部に位置付けされることを意味する。言い換えると、手動又は自動によって処理チャンバの内部に位置付けされる基板は、処理のために設けられる。フォトレジストは、限定されないが、有機膜、無機膜、炭素膜、炭素系スピンオン膜（ｃａｒｂｏｎ ｂａｓｅｄ ｓｐｉｎ−ｏｎ ｆｉｌｍ）、及び／又はＣＶＤ膜を含む、任意の適切な材料であり得る。フォトレジストは、プラズマ損傷に対して感応性のある任意の材料であってもよく、光に曝露された際に抵抗性が変化する材料に限定されない。幾つかの実施形態では、フォトレジストは、材料がプラズマで損傷され得るように、物理的に弱い材料であって、且つ／又は密度が高すぎない材料を含む。
［００５９］フォトレジストは、フィーチャ３１０を形成するように説明されているが、フィーチャは、異なる種類の材料から形成され得ることを理解されよう。「フォトレジストフィーチャ」という用語は、図９Ａで示されたフィーチャを、その後の図で示されたフィーチャから単に区別するように使用されている。フォトレジストフィーチャ３１０は、上部３１１及び側壁３１２、３１３を含む。フィーチャ３１０の幅Ｗ１は、側壁３１２、３１３間の距離として定義される。図面で示された実施形態は、右側に完全なフィーチャ３１０と、左側に部分的なフィーチャとを含む。部分的なフィーチャは、側壁３１２のみを示し、側壁３１３は図面の境界の外にある。説明の便宜上、完全なフィーチャと部分的なフィーチャとが、それぞれ１つだけ断面で示されている。しかしながら、当業者であれば、基板上に多くのフィーチャが存在することができ、本開示の範囲が図示の実施形態に限定されないことを理解されよう。
［００６０］図９Ｂで示されているように、スペーサ膜３２０が基板３００及びフィーチャ３１０の上に堆積される。スペーサ膜３２０は、フィーチャ３１０を含む基板３００の表面の形状に適合する膜を形成し得る。スペーサ膜３２０の堆積により、フィーチャ３１０が損傷を受け、それにより、フィーチャの高さと幅が減少する。図９Ｂで示されたフィーチャ３１０の幅Ｗ２は、損傷の結果、図９Ａで示された幅Ｗ１より小さい。
［００６１］スペーサ膜３２０は、任意の適切な組成を有してもよく、任意の適切な技法によって堆積され得る。幾つかの実施形態では、スペーサ膜３２０は、ＡＬＤ又はプラズマ原子層堆積（ＰＥ−ＡＬＤ）によって堆積される。ＰＥ−ＡＬＤ処理では、基板３００、及びその上にある任意のフィーチャは、第１の反応性ガスに曝露され、その後、プラズマを含む第２の反応性ガスに曝露される。幾つかの実施形態では、第１の反応性ガスは、ケイ素前駆体を含み、第２の反応性ガスは、分子状及び／又は原子状酸素（例えば、Ｏ２、Ｏ３、Ｈ２Ｏ２）を含むプラズマを含む。
［００６２］幾つかの実施形態では、第１の前駆体及び第１のプラズマへの順次の曝露により、スペーサ膜３２０の第１の層がフォトレジストフィーチャ３１０上に堆積される。第１のプラズマへの各曝露は、第１の処理条件の下で行われる。スペーサ膜３２０の第１の層の堆積により、結果として、複数のフォトレジストフィーチャ３１０の幅が減少する。
［００６３］堆積されるスペーサ膜３２０の量は、第１の処理条件では、通常、２０単層より少ない。理論的には、ＡＬＤサイクルでは、堆積される材料の完全な単層が生じることになるので、これに関連して使用される「単層」及び「層」という用語は、ＡＬＤサイクルの数を指している。本明細書及び添付の特許請求の範囲で使用される「処理条件」という用語は、処理中の条件を指している。例えば、とりわけ、反応性ガスの組成、反応性核種の濃度、流量、圧力、及び曝露時間のことである。
［００６４］幾つかの実施形態では、最大で約１０層のスペーサ膜３２０が第１の処理条件によって堆積され、フォトレジストフィーチャ３１０の幅Ｗ１が減少する。１つ又は複数の実施形態では、第１の処理条件によって堆積されるスペーサ膜３２０の層の数は、最大約９層、又は最大約８層、又は最大約７層、又は最大約６層、又は最大約５層、又は最大約４層、又は最大約３層、又は最大約２層である。幾つかの実施形態では、第１の処理条件によって堆積されるスペーサ膜３２０の層の数は、約２から約２０層、又は約２から約１０層の範囲内である。
［００６５］スペーサ膜３２０が堆積され、フォトレジストフィーチャ３１０の幅が減少した後、第２の処理条件を用いて追加のスペーサ膜３２５が堆積される。図９Ｃは、スペーサ膜３２８を示す。第２の処理条件は、限定されないが、反応性ガスの組成、反応性核種の濃度、流量、圧力、及び曝露時間を含む処理パラメータの組み合わせである。
［００６６］幾つかの実施形態では、スペーサ膜３２５を形成するために第２の前駆体及び第２のプラズマに順次曝露されることにより、スペーサ膜３２５の第２の層が堆積される。第２のプラズマへの各曝露は、第１の処理条件と異なる第２の処理条件の下で行なわれる。スペーサ膜３２５の第２の層の堆積により、結果として、フォトレジストフィーチャ３１０の幅は実質的に変化しない。
［００６７］約５０ｎｍ未満の総厚を有する膜３２８を生成するために追加のスペーサ膜３２５が堆積される。膜３２８の総厚は、スペーサ膜３２０及び追加のスペーサ膜３２５を含む膜の厚さの合計である。幾つかの実施形態では、スペーサ膜３２８の総厚は、約４５ｎｍ未満、又は約４０ｎｍ未満、又は約３５ｎｍ未満、又は約３０ｎｍ未満、又は約２５ｎｍ未満、又は約２０ｎｍ未満である。１つ又は複数の実施形態では、スペーサ膜３２８の総厚は、約１５ｎｍから約４０ｎｍの範囲内、又は約２０ｎｍから約３０ｎｍの範囲内である。
［００６８］第１の前駆体及び第２の前駆体は、同一であってもよく、異なっていてもよい。第１のプラズマ及び第２のプラズマも、同一であってもよく、異なっていてもよい。１つ又は複数の実施形態では、第１の前駆体及び第２の前駆体は、ケイ素前駆体を含んでおり、第１のプラズマ及び第２のプラズマは、酸素、オゾン、及び過酸化物のうちの１つ又は複数を含む。
［００６９］幾つかの実施形態では、第１の処理条件は、プラズマへ第１の曝露時間曝露することを含む。１つ又は複数の実施形態では、第２の処理条件は、プラズマへ、第１の曝露時間と異なる第２の曝露時間曝露することを含む。第２の曝露時間は、第１の曝露時間よりも短くてもよく、又は長くてもよい。第１の処理条件及び第２の処理条件は、実質的に同一であってもよく（例えば、同一の反応性ガス、濃度）、その場合、プラズマへの曝露時間のみが異なる。本明細書及び添付の特許請求の範囲において使用される場合、上記に関連して使用される「実質的に同一」という表現は、処理パラメータにおける通常の変動を考慮しつつ、処理条件がほぼ同じであることを意味する。
［００７０］幾つかの実施形態のスペーサ膜３２０及び追加のスペーサ膜３２５は、酸化ケイ素を含む。酸化ケイ素は、基板のケイ素前駆体及びプラズマへの順次曝露によって堆積され得る。ケイ素前駆体は、限定しないが、ハロゲン化ケイ素及び有機シリケートを含む任意の適切なケイ素前駆体であり得る。幾つかの実施形態のプラズマは、酸素、オゾン、アンモニア、窒素、又は過酸化物のうちの１つ又は複数を含む。
［００７１］幾つかの実施形態のプラズマは、遠隔プラズマである。本明細書及び添付の特許請求の範囲において使用される場合、「遠隔プラズマ」という用語は、基板の表面から距離を離して生成され、且つ基板の表面に流されるプラズマのことを指す。
［００７２］幾つかの実施形態では、遠隔プラズマは、基板と接触する前に、複数の孔を備えたディフューザーを通して流れる。ディフューザーを含めることにより、ラジカルの数に対して、プラズマ内のイオンの数が減るようになると考えられている。イオンに対するラジカルの比率がより高いと、フィーチャにより一貫した制御可能な損傷が形成され、より高品質のスペーサ膜が形成されると考えられている。ディフューザー内の孔の大きさもこの比率に影響を与え得る。幾つかの実施形態では、ディフューザーは、約４ｍｍ、３ｍｍ、２ｍｍ、又は１ｍｍより小さい直径を有する複数の孔を有する。
［００７３］スペーサ層３２８が所定の厚さまで堆積された後、スペーサ層３２８がエッチングされる。図９Ｄは、エッチング処理の結果を示す。エッチングは、フォトレジストフィーチャの上部の表面からスペーサ材料を除去して、フィーチャの側壁上にスペーサ膜を残す。言い換えると、エッチングは、側壁３１２、３１３からスペーサ層を実質的に全く除去することなく、フォトレジストフィーチャ３１０の上部３１１からスペーサ層を実質的にすべて除去する。本明細書及び添付の特許請求の範囲において使用される場合、フィーチャの上面からスペーサ層を除去することに言及する際の「実質的にすべて」という表現は、表面上の材料が少なくとも約９８％が除去されたことを意味する。本明細書及び添付の特許請求の範囲において使用される場合、フィーチャの側壁からスペーサ層を除去することに言及する際の「実質的に全く除去することなく」という表現は、フィーチャ上のスペーサ層の厚さＴが、約１０％、又は５％、又は２％、又は１％以下減少することを意味する。
［００７４］図９Ｅを参照すると、フォトレジストフィーチャ３１０が除去され、フィーチャ３１０の側壁３１２、３１３に隣接するスペーサ膜３２８が残る。フォトレジストフィーチャが除去された状態で、基板３００の露出部分３０１がアクセス可能となる。
［００７５］図９Ｆでは、基板３００の露出部分３０１がエッチングされ、基板フィーチャ３０２と呼ばれる追加のフィーチャが基板上に生成される。図９Ｇでは、基板３００の露出部分３０１及びスペーサ層３２８がエッチングされ、追加のフィーチャが基板上に生成される。図９Ｆ及び９Ｇで形成されたフィーチャは、フォトレジストフィーチャ３１０と区別するために、基板フィーチャ３０２と呼ばれる。幾つかの実施形態では、単一処理で処理が図９Ｅから図９Ｇへと進行する。幾つかの実施形態では、連続的処理で処理が図９Ｅから、図９Ｆ、図９Ｇへと進行する。
［００７６］この時点で、図９Ａのあらゆるフォトレジストフィーチャ３１０が、図９Ｇでは、基板フィーチャ３０２に倍化している。この時点までの処理は、自己整合ダブルパターニング（ＳＡＤＰ）と呼ばれることが多い。形成された基板フィーチャ３０２は、上部表面３０３、側壁３０４、３０５、及び幅Ｗ３を有する。図９Ｇの実施形態は、隣接するフィーチャの１つの対と、１つの対の片側とを示す。真ん中と右側のフィーチャは、対３２５を形成し、左側のフィーチャは、隣接する一対のフィーチャの片側である。
［００７７］形成された基板フィーチャ３０２は、２つの限界寸法（ＣＤ）、すなわち、対の限界寸法及び隣接限界寸法を有するように説明される。対の限界寸法３４６は、対３２５におけるそれぞれのフィーチャ３０２の間の距離であると定義される。隣接限界寸法３４７は、隣接する対のフィーチャとの間の距離であると定義される。１つ又は複数の実施形態では、隣接限界寸法３４７と対の限界寸法３４６との比率は、約０．９：１から約１：０．９の範囲内、或いは、約０．９５：１から約１：０．９５、又は約１：１の範囲内である。幾つかの実施形態の対の限界寸法３４６と隣接限界寸法３４７との間の違いは、約−１．５ｎｍから約１．５ｎｍの範囲内、又は約−１ｎｍから約１ｎｍの範囲内である。幾つかの実施形態では、対の限界寸法３４６と隣接限界寸法３４７との間の違いの絶対値は、約１．５ｎｍ、又は１．４ｎｍ、又は１．３ｎｍ、又は１．２ｎｍ、又は１．１ｎｍ、又は１．０ｎｍ以下である。
［００７８］基板フィーチャ３０２は、上部３０３及び側壁３０４、３０５を有する。フィーチャ３０２の幅Ｗ３は、側壁３０４、３０５間の距離として定義される。図９Ｈで示されているように、第２のスペーサ膜３５０が第２の基板３３０及び第１のフィーチャ３０２の上に堆積される。スペーサ膜３５０は、フィーチャ３０２を含む第２の基板３３０の表面の形状に適合する膜を形成し得る。スペーサ膜３５０の堆積により、フィーチャ３０２が損傷を受け、それにより、フィーチャの高さと幅が減少する。図９Ｈで示されたフィーチャ３０２の幅Ｗ４は、損傷の結果、図９Ｇで示された幅Ｗ３より小さい。
［００７９］第２のスペーサ膜３５０は、任意の適切な組成を有してもよく、任意の適切な技法によって堆積され得る。幾つかの実施形態では、第２のスペーサ膜３５０、及びその上にあるフィーチャは、第３の反応性ガスに曝露され、その後、プラズマを含む第４の反応性ガスに曝露される。幾つかの実施形態では、第３の反応性ガスは、ケイ素前駆体を含み、第４の反応性ガスは、分子状及び／又は原子状酸素（例えば、Ｏ２、Ｏ３、Ｈ２Ｏ２）を含むプラズマを含む。
［００８０］幾つかの実施形態では、第３の前駆体及び第３のプラズマへの順次の曝露により、第２のスペーサ膜３５０の第１の層がフォトレジストフィーチャ３１０上に堆積される。第３のプラズマへの各曝露は、第３の処理条件の下で行われる。
［００８１］堆積されるスペーサ膜３５０の量は、第３の処理条件では、通常、２０単層より少ない。理論的には、ＡＬＤサイクルでは、堆積される材料の完全な単層が生じることになるので、これに関連して使用される「単層」及び「層」という用語は、ＡＬＤサイクルの数を指している。幾つかの実施形態では、最大で約１０層の第２のスペーサ膜３５０が第３の処理条件によって堆積され、基板フィーチャ３０２の幅Ｗ３が減少する。１つ又は複数の実施形態では、第３の処理条件によって堆積される第２のスペーサ膜３５０の層の数は、最大約９層、又は最大約８層、又は最大約７層、又は最大約６層、又は最大約５層、又は最大約４層、又は最大約３層、又は最大約２層である。幾つかの実施形態では、第３の処理条件によって堆積される第２のスペーサ膜３５０の層の数は、約２から約２０層、又は約２から約１０層の範囲内である。
［００８２］第２のスペーサ膜３５０が堆積され、基板フィーチャ３０２の幅が減少した後、第４の処理条件を用いて追加のスペーサ膜３５５が堆積される。図９Ｉは、スペーサ膜３５８を示す。第４の処理条件は、限定されないが、反応性ガスの組成、反応性核種の濃度、流量、圧力、及び曝露時間を含む処理パラメータの組み合わせである。
［００８３］幾つかの実施形態では、第２のスペーサ膜３５５を形成するために第４の前駆体及び第４のプラズマに順次曝露されることにより、第２のスペーサ膜３５５の第２の層が堆積される。第４のプラズマへの各曝露は、第３の処理条件と異なる第４の処理条件の下で行なわれる。第２のスペーサ膜３５５の第２の層の堆積により、結果として、基板フィーチャ３０２の幅は実質的に変化しない。
［００８４］約５０ｎｍ未満の総厚を有する膜３５８を生成するために追加の第２のスペーサ膜３５５が堆積される。膜３５８の総厚は、第２のスペーサ膜３５０及び追加の第２のスペーサ膜３５５を含む膜の厚さの合計である。幾つかの実施形態では、第２のスペーサ膜３５８の総厚は、約４５ｎｍ未満、又は約４０ｎｍ未満、又は約３５ｎｍ未満、又は約３０ｎｍ未満、又は約２５ｎｍ未満、又は約２０ｎｍ未満である。１つ又は複数の実施形態では、第２のスペーサ膜３２８の総厚は、約１５ｎｍから約４０ｎｍの範囲内、又は約２０ｎｍから約３０ｎｍの範囲内である。
［００８５］第３の前駆体及び第４の前駆体は、同一であってもよく、異なっていてもよい。第３のプラズマ及び第４のプラズマも、同一であってもよく、異なっていてもよい。１つ又は複数の実施形態では、第３の前駆体及び第４の前駆体は、ケイ素前駆体を含んでおり、第３のプラズマ及び第４のプラズマは、酸素、オゾン、及び過酸化物のうちの１つ又は複数を含む。
［００８６］幾つかの実施形態では、第３の処理条件は、プラズマへ第３の曝露時間曝露することを含む。１つ又は複数の実施形態では、第４の処理条件は、プラズマへ、第３の曝露時間と異なる第４の曝露時間曝露することを含む。第４の曝露時間は、第３の曝露時間よりも短くてもよく、又は長くてもよい。第３の処理条件及び第４の処理条件は、実質的に同一であってもよく（例えば、同一の反応性ガス、濃度）、その場合、プラズマへの曝露時間のみが異なる。本明細書及び添付の特許請求の範囲において使用される場合、上記に関連して使用される「実質的に同一」という表現は、処理パラメータにおける通常の変動を考慮しつつ、処理条件がほぼ同じであることを意味する。
［００８７］幾つかの実施形態の第２のスペーサ膜３５０及び追加の第２のスペーサ膜３５５は、酸化ケイ素を含む。酸化ケイ素は、基板のケイ素前駆体及びプラズマへの順次曝露によって堆積され得る。ケイ素前駆体は、限定しないが、ハロゲン化ケイ素及び有機シリケートを含む任意の適切なケイ素前駆体であり得る。幾つかの実施形態のプラズマは、酸素、オゾン、アンモニア、窒素、又は過酸化物のうちの１つ又は複数を含む。
［００８８］幾つかの実施形態のプラズマは、基板フィーチャ３０２の形成に関連して以上で説明された遠隔プラズマに類似する遠隔プラズマである。幾つかの実施形態では、遠隔プラズマは、基板と接触する前に、複数の孔を備えたディフューザーを通して流れる。
［００８９］第２のスペーサ層３５８が所定の厚さまで堆積された後、第２のスペーサ層３５８がエッチングされる。図９Ｊは、エッチング処理の結果を示す。エッチングは、基板フィーチャ３０２の上部３０３の表面からスペーサ材料を除去して、基板フィーチャ３０２の側壁３０４、３０５上にスペーサ膜３５８を残す。言い換えると、エッチングは、側壁３０４、３０５から第２のスペーサ層を実質的に全く除去することなく、基板フィーチャ３０２の上部３０３から第２のスペーサ層を実質的にすべて除去する。
［００９０］図９Ｋを参照すると、基板フィーチャ３０２が除去され、基板フィーチャ３０２の側壁３０４、３０５に隣接する第２のスペーサ膜３５８が残る。基板フィーチャ３０２が除去された状態で、第２の基板３３０の露出部分３３２がアクセス可能となる。
［００９１］図９Ｌでは、第２の基板３３０の露出部分３３２がエッチングされ、第２のフィーチャ３６０と呼ばれる追加のフィーチャが基板上に生成される。図９Ｌで示された実施形態では、第２のフィーチャ３６０は、その上に少量の第２のスペーサ層３５８を有する。幾つかの実施形態では、第２のフィーチャ３６０は、第２のスペーサ層３５８を少しだけ有するか、又は全く有しない。
［００９２］この時点で、図９Ａのあらゆるフォトレジストフィーチャ３１０が、図９Ｌでは、第２の３６０に４倍化している。この時点までの処理は、自己整合型４倍パターニング（Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｑｕａｄｒｕｐｌｅ Ｐａｔｔｅｒｎｉｎｇ：ＳＡＱＰ）と呼ばれることが多い。
［００９３］形成された第２のフィーチャ３６０は、対３６５となり、２つの限界寸法（ＣＤ）、すなわち、対の限界寸法３６６及び隣接限界寸法３６７を有するように説明され得る。対の限界寸法３６６は、対３６５のそれぞれの第２のフィーチャ３６０間の距離であると定義される。隣接限界寸法３６７は、隣接する対のフィーチャとの間の距離であると定義される。１つ又は複数の実施形態では、隣接限界寸法３４７と対の限界寸法３４６との比率は、約０．９：１から約１：０．９の範囲内、或いは、約０．９５：１から約１：０．９５、又は約１：１の範囲内である。幾つかの実施形態の対の限界寸法３４６と隣接限界寸法３４７との間の違いは、約−１．５ｎｍから約１．５ｎｍの範囲内、又は約−１ｎｍから約１ｎｍの範囲内である。幾つかの実施形態では、対の限界寸法３４６と隣接限界寸法３４７との間の違いの絶対値は、約１．５ｎｍ、又は１．４ｎｍ、又は１．３ｎｍ、又は１．２ｎｍ、又は１．１ｎｍ、又は１．０ｎｍ以下である。
［００９４］本開示の幾つかの実施形態は、複数のセクションを有する処理チャンバを用いて、基板を処理する方法を対象としており、各セクションは、ガスカーテンによって隣接するセクションから分離されている。本明細書及び添付の特許請求の範囲において使用される場合、「セクション」、「領域」、及び「セクター」という用語は、バッチ処理チャンバの内部のエリアを説明するために交換可能に使用される。基板（ウエハとも呼ばれる）は、処理チャンバに入った後、個々のセクションのうちのどのセクションに入ってもよい。各セクションは、隣接するセクションと同じ処理条件又は異なる処理条件を有し得る。本明細書及び添付の特許請求の範囲において使用される場合、「処理条件」等の用語は、個々のセクションの内部の条件全体を意味する。例えば、処理条件とは、限定されないが、ガス組成、圧力、流量、温度、及びプラズマを含む。処理条件は、例えば、堆積、エッチング、及び処理（例えば、高密度化、アニーリング）に対して構成され得る。
［００９５］図９Ａから図９Ｌで示された処理を参照すると、本開示の幾つかの実施形態は、図４で示されたようなバッチ処理チャンバを使用する。フォトレジストフィーチャ３１０が載っているフォトレジストを有する基板３００が、処理チャンバ内に位置付け又は配置される。フォトレジストフィーチャ３１０は、それぞれ、上部３１１、側壁３１２、３１３、及び幅Ｗを有する。
［００９６］最大で１０層のスペーサ膜３２０の第１のＰＥ−ＡＬＤ層が、フォトレジストフィーチャ３１０上に堆積され得る。第１のＰＥ−ＡＬＤ処理は、フォトレジストフィーチャ３１０の幅Ｗを減少させ、基板を、処理チャンバの第１の処理領域内で第１の処理ガスに曝露することを含む。第１の処理ガスは、ケイ素前駆体を含む。第１の処理ガスに曝露された後、基板は、ガスカーテンを通って、処理チャンバ内の第２の処理領域へと横方向に移動させられる。処理チャンバの第２の領域では、基板は、プラズマを含む第２の処理ガスに第１の曝露時間曝露される。
［００９７］第２のＰＥ−ＡＬＤ処理を繰り返すことにより、追加のスペーサ膜３２５がスペーサ膜３２０上に堆積され、約１０ｎｍから約５０ｎｍの範囲内の総厚を有するスペーサ膜３２８が形成される。第２のＰＥ−ＡＬＤ処理は、第３の処理領域内で基板を第３の処理ガスに曝露することを含み、第３の処理ガスは、ケイ素前駆体を含む。幾つかの実施形態では、第３の処理ガスは、第１の処理ガスと同一である。幾つかの実施形態では、第１の処理領域内の処理条件は、第３の処理領域内の処理条件と同じであるか、又は実質的に同じである。
［００９８］第３の処理領域に曝露された後、基板は、ガスカーテンを通って、第４の処理領域へと横方向に移動させられる。第４の処理領域では、基板は、第４の処理条件に曝露され、これは、約１０ｎｍから約５０ｎｍの範囲内の総厚を有するスペーサ膜を形成するために、第２のＰＥ−ＡＬＤ処理を繰り返すことによって、追加のスペーサ膜を堆積することを含んでおり、第２のＰＥ−ＡＬＤ処理は、第２の曝露時間のための第４の処理ガスを含む。第４の処理ガスは、プラズマを含んでおり、基板は、第１の曝露時間より短い第２の曝露時間、第４の処理ガスに曝露される。
［００９９］堆積の後、スペーサ膜３２８がエッチングされ、フォトレジストフィーチャの側壁からスペーサ膜を実質的に全く除去することなく、フォトレジストフィーチャの上部からスペーサ膜が実質的にすべて除去される。パターニングされたフォトレジストは除去され、フォトレジストフィーチャ３１０の下方の基板３００が露出し、フォトレジストフィーチャ３１０の側壁からのスペーサ膜３２８が残る。露出された基板３０１がエッチングされ、基板材料３００を含む隣接する対の第１のフィーチャ３０２が形成される。隣接する対の第１のフィーチャ３０２は、隣接限界寸法３４７と、対の限界寸法３４６とを有する。第１のフィーチャ３０１は、上部３０３、側壁３０４、３０５、及び幅Ｗ３を有する。この時点で、各フォトレジストフィーチャ３１０は、２つの第１のフィーチャ３０２に倍化されている。
［００１００］第１のフィーチャ３０１の形成の後、幾つかの実施形態では、処理が似たような態様で継続され得る。最大で約１０層の第２のスペーサ３５０のＰＥ−ＡＬＤ層が、第１のフィーチャ３０２及び第２の基板３３０の上に堆積される。第２のスペーサ３５０の堆積により、結果として、第１のフィーチャの幅が第４の幅Ｗ４に減少する。これは、図９Ｈで示されている。
［００１０１］第３のＰＥ−ＡＬＤ処理は、表面を処理チャンバの第５の処理領域内で第５の処理ガスに曝露することを含む。第５の処理ガスは、第１の処理領域及び／又は第３の処理領域内のケイ素前駆体と同一であるか又は異なり得るケイ素前駆体を含む。
［００１０２］第２のスペーサ３５０を表面上に堆積した後、基板は、ガスカーテンを通って、処理チャンバ内の第６の処理領域へと横方向に移動させられる。第６の処理領域では、基板は、プラズマを含む第６の処理ガスに第３の曝露時間曝露される。プラズマは、第２の処理ガス及び／又は第４の処理ガスのいずれかと同じであってもよく、又は異なっていてもよい。
［００１０３］第２のスペーサ膜が堆積され、第１のフィーチャ３０２の幅が減少した後、第４のＰＥ−ＡＬＤ処理を繰り返すことにより、追加の第２のスペーサ膜３５８が、第２のスペーサ３５０上に堆積される。第２のスペーサ膜３５８は、約１０ｎｍから約５０ｎｍの範囲内の総厚に成長する。
［００１０４］第４のＰＥ−ＡＬＤ処理は、第７の処理領域内で基板を第７の処理ガスに曝露することを含み、第７の処理ガスは、ケイ素前駆体を含む。第７の処理ガスのケイ素前駆体は、第１の処理ガス、第３の処理ガス、及び／又は第５の処理ガスのいずれかと同じであってもよく、又は異なっていてもよい。
［００１０５］基板は、次いで、ガスカーテンを通って、処理チャンバ内の第８の処理領域へと横方向に移動させられる。第８の処理領域では、基板は、プラズマを含む第８の処理ガスに第４の曝露時間曝露される。第４の曝露時間は、第３の曝露時間よりも長くてもよく、又は短くてもよい。幾つかの実施形態では、第４の曝露時間は、第３の曝露時間より短い。図９Ｉは、第２のスペーサ３５８が第１のフィーチャ３０２及び第２の基板３３０を共形に覆う処理の時点の表面を示す。
［００１０６］堆積の後、第２のスペーサ３５８がエッチングされ、第１のフィーチャ３０２の側壁３０４、３０５から第２のスペーサ膜３５８を実質的に全く除去することなく、第１のフィーチャ３０２の上部３０３から第２のスペーサ膜３５８が実質的にすべて除去される。これは、図９Ｊで示されている。
［００１０７］第１のフィーチャ３０２は除去され、第１のフィーチャ３０２の下方の第２の基板３３０が露出し、第１のフィーチャ３０２の側壁から第２のスペーサ膜３５８が残る。第２の基板３３０の露出部分３３２がエッチングされ、隣接する一対３６５の第２のフィーチャ３６０が形成される。隣接する一対３６５の第２のフィーチャ３６０は、隣接限界寸法３６７と、対の限界寸法３６６とを有する。
［００１０８］第１のセクションでは、第１の膜を基板の表面上に堆積するため、基板又は基板の一部が、第１の処理条件に曝露される。基板表面は、むき出しの基板表面又は表面上にあらかじめ堆積された任意の層であってもよい。個々の表面の組成は、変化する場合があり、本開示の範囲を限定すると見なすべきではない。幾つかの実施形態では、第１のセクション内の第１の処理条件は、ケイ素含有前駆体を含む。ケイ素含有前駆体は、基板表面に吸着（又は似たような機構）され、ケイ素含有膜が形成される。
［００１０９］ケイ素含有膜の形成の後、基板は、ガスカーテンを通って、処理チャンバの第２のセクションへと横方向に移動する。第２のセクションでは、ケイ素含有膜は、第２の処理条件に曝露され、第２の膜が形成される。第２の処理条件は、酸化ケイ素膜を形成するためにケイ素含有膜と反応し得る反応物を含む。
［００１１０］第１のセクションから第２のセクションへ移動する間、基板は、第１の処理条件、第２の処理条件、及びそれら２つを分離するガスカーテンに曝露される。ガスカーテンは、例えば、不活性ガスと真空の組み合わせであり得る。これは、第１の処理条件と第２の処理条件との間の気相反応を（少しでもあるとすれば）確実に最小限に抑えるためである。移動中のある時点で、表面の一部は第１の処理条件に曝露され、表面の別の部分は第２の処理条件に曝露され、基板のその他の２つの部分の間の中間部分はガスカーテンに曝露される。ガスカーテンが中間にある状態で基板が同時に複数のセクションに曝露されるように、第３のセクションと第４のセクションとの間、第５のセクションと第６のセクションとの間、第７のセクションと第８のセクションとの間の移動は同じように行われる。
［００１１１］任意のセクションから隣接するセクションへの移送中、表面の第１の部分がある処理条件に曝露され、それと同時に、表面の第２の部分が別の処理条件に曝露され、基板の中間部分がガスカーテンに曝露される。本明細書及び添付の特許請求の範囲において使用される場合、上記に関連して使用される「中間部分」という用語は、ある処理条件に曝露されている第１の部分と、異なる処理条件に曝露されている第２の部分との間の基板部分を意味する。
［００１１２］図１０は、対の限界寸法と隣接限界寸法との差異に応じた歩留りロスのグラフを示す。対の限界寸法と隣接限界寸法との差異がゼロに近いとき、歩留りロスの減少を観察することができる。
［００１１３］図１１は、スペーサ形成の開始段階の曝露の時間に応じた対の限界寸法と隣接限界寸法をグラフで示す。開始段階は、上述のように約１０ｎｍまで堆積された第１のスペーサ層であった。開始段階の曝露時間は、隣接する空間と対の空間における限界寸法に対して線形傾向を示した。
［００１１４］幾つかの実施形態では、プラズマ原子層堆積（ＰＥーＡＬＤ）処理中に１つ又は複数の層が形成され得る。幾つかの処理では、プラズマの使用により、核種を励起状態へと促進するのに十分なエネルギーが供給される。励起状態では、表面反応が順調に、且つ起こりやすくなる。プラズマを処理に導入することは、連続的又はパルス状であり得る。幾つかの実施形態では、前駆体（又は反応性ガス）とプラズマの連続パルスが、層の処理に使用される。幾つかの実施形態では、試薬は、局所的に（すなわち処理領域内で）又は遠隔的に（すなわち処理領域外で）イオン化され得る。幾つかの実施形態では、イオン或いは他のエネルギー核種又は発光核種が堆積膜と直接接触しないように、遠隔イオン化は堆積チャンバの上流で起こり得る。幾つかのＰＥＡＬＤプロセスでは、プラズマは、例えば遠隔プラズマ生成システムによって、処理チャンバの外部で生成される。プラズマは、当業者には周知の任意の適切なプラズマ生成処理又は技術を通して生成され得る。例えば、プラズマは、マイクロ波（ＭＷ）周波発生装置又は無線周波（ＲＦ）発生装置のうちの１つ又は複数によって生成され得る。プラズマの周波数は、使用されている特定の反応性種に応じて調整され得る。適切な周波数は、限定されないが、２ＭＨｚ、１３．５６ＭＨｚ、４０ＭＨｚ、６０ＭＨｚ及び１００ＭＨｚを含む。本明細書で開示された堆積処理中にプラズマが使用され得るが、プラズマが使用されない場合もあることに留意すべきである。実際、他の実施形態は、プラズマを用いない非常にマイルドな条件下の堆積処理に関する。
［００１１５］１つ又は複数の実施形態によると、基板は、層の形成の前及び／又は後に処理の対象となる。この処理は、同じチャンバの中で、又は、１つ又は複数の別々の処理チャンバの中で実行され得る。幾つかの実施形態では、基板は、第１のチャンバから、さらなる処理のために別の第２のチャンバに移される。基板を、第１のチャンバから別の処理チャンバへ直接移動させてもよく、又は、第１のチャンバから１つ又は複数の移送チャンバへ移動させ、それから、所望の別の処理チャンバへ移動させてもよい。したがって、処理装置は、移送ステーションと連通する複数のチャンバを備え得る。この種の装置は、「クラスタツール」又は「クラスタシステム」等と呼ばれ得る。
［００１１６］概して、クラスタツールは、複数のチャンバを備えたモジュールシステムであり、基板の中心検出及び配向、ガス抜き、アニール、堆積、並びに／或いはエッチングを含む様々な機能を実行する。１つ又は複数の実施形態では、クラスタツールは、少なくとも第１のチャンバ及び中央移送チャンバを含む。中央移送チャンバは、複数の処理チャンバ及び複数のロードロックチャンバの間で基板を往復搬送し得るロボットを収容することができる。移送チャンバは、典型的に、真空条件で維持され、且つ、基板を、あるチャンバから、別のチャンバ及び／又はクラスタツールの前端部に位置付けられたロードロックチャンバへ往復搬送するための中間段階を設ける。本発明に適合され得る２つの周知のクラスタツールは、Ｃｅｎｔｕｒａ（登録商標）及びＥｎｄｕｒａ（登録商標）であり、両方とも、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ．から入手可能である。しかしながら、チャンバの正確な構成及び組み合わせは、本明細書に記載された処理の特定のステップを実行する目的で変更してもよい。使用可能な他の処理チャンバは、限定されないが、周期的層堆積（ＣＬＤ）、原子層堆積（ＡＬＤ）、化学気相堆積（ＣＶＤ）、物理的気相堆積（ＰＶＤ）、エッチング、予洗浄、化学洗浄、ＲＴＰなどの熱処理、プラズマ窒化、ガス抜き、配向、ヒドロキシル化、及びその他の基板処理を含む。クラスタツール上でチャンバ内の処理を実施することにより、後続膜を堆積する前に、酸化を伴わずに、空気中の不純物による基板の表面汚染を回避することができる。
［００１１７］１つ又は複数の実施形態によると、基板は、継続的に真空条件又は「ロードロック」条件の下にあり、あるチャンバから次のチャンバへと移されるときに周囲空気に曝露されない。したがって、移送チャンバは、真空下にあり、真空圧力下で「ポンプダウン」される。不活性ガスが、処理チャンバ又は移送チャンバ内に存在し得る。幾つかの実施形態では、基板の表面上に層を形成した後に、反応物の一部又は全部を除去するために、パージガスとして不活性ガスが使用される。１つ又は複数の実施形態によれば、パージガスを堆積チャンバの出口で注入し、それにより、反応物質の堆積チャンバから移送チャンバ及び／又は追加の処理チャンバへの移動が防止される。このようにして、不活性ガスの流れが、チャンバの出口でカーテンを形成する。
［００１１８］処理中、基板は加熱又は冷却されてもよい。このような加熱又は冷却は、限定されないが、基板支持体（例えばサセプタ）の温度を変化させることと、加熱又は冷却されたガスを基板表面に流すこととを含む任意の適切な手段によって達成することができる。幾つかの実施形態では、基板支持体は、基板温度を導電的に変化させるよう制御することができるヒータ／クーラを含む。１つ又は複数の実施形態では、基板温度を局所的に変化させるため、使用するガス（反応性ガス又は不活性ガス）が加熱又は冷却される。幾つかの実施形態では、基板温度を対流によって変化させるため、ヒータ／クーラは、チャンバ内部で基板表面に隣接するように配置される。
［００１１９］処理中、基板は、さらに静止又は回転してもよい。回転基板は、連続的に又は不連続なステップで、回転し得る。例えば、処理全体を通して基板を回転させてもよく、又は、様々な反応性ガス又はパージガスへの曝露の合間に基板を少しずつ回転させてもよい。処理中に基板を（連続的に又は段階的に）回転させることにより、例えば、ガス流形状の局所的可変性の影響が最小限に抑えられ、より均一な堆積又はエッチングの生成に役立つことができる。
［００１２０］以上の記述は本発明の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく、本開示の他の実施形態及びさらなる実施形態を考案してもよい。本開示の範囲は、下記の特許請求の範囲によって決定される。

Claims (15)

  1. 上にフィーチャを有するフォトレジストを有する基板を提供することであって、前記フィーチャがそれぞれ上部、側壁、及び幅を有する、提供することと、
    前記フォトレジストフィーチャの前記幅を減少させるために第１の処理条件を用いて、最大１０層のスペーサ膜を堆積することと、
    約５０ｎｍ未満の総厚を有するスペーサ膜を形成するために第２の処理条件を用いて、追加のスペーサ膜を堆積することと、
    前記フォトレジストフィーチャの前記上部から前記スペーサ膜をエッチングして、前記フィーチャの前記側壁上の前記スペーサ膜を残すことと、
    前記フィーチャの前記側壁からの前記スペーサ膜を残すために前記フォトレジストを除去し、前記基板の部分を露出させることと、
    前記基板の露出部分をエッチングし、隣接する対の基板フィーチャを形成することと
    を含む、処理方法。
  2. 前記第１の処理条件が、第１の曝露ｓ時間にわたるプラズマへの曝露を含む、請求項１に記載の処理方法。
  3. 前記第２の処理条件が、前記第１の曝露時間と異なる第２の曝露時間にわたるプラズマへの曝露を含む、請求項２に記載の処理方法。
  4. 前記第２の曝露時間が、前記第１の曝露時間より短い、請求項３に記載の処理方法。
  5. 前記第１の処理条件で堆積された前記スペーサ膜が最大で５単層ある、請求項１から４のいずれか一項に記載の処理方法。
  6. 前記スペーサ膜が酸化ケイ素を含む、請求項１から４のいずれか一項に記載の処理方法。
  7. 前記スペーサ膜が、前記基板をケイ素前駆体及びプラズマに順次曝露することを含むＰＥ−ＡＬＤによって堆積される、請求項１から４のいずれか一項に記載の処理方法。
  8. 前記プラズマが遠隔プラズマである、請求項７に記載の処理方法。
  9. 前記遠隔プラズマが、前記基板と接触する前に、複数の孔を備えたディフューザーを通して流れる、請求項８に記載の処理方法
  10. 前記ディフューザー内の前記孔が、約３ｍｍ未満の直径を有する、請求項９に記載の処理方法。
  11. 前記基板が、処理チャンバの第１の処理領域内で前記ケイ素前駆体に曝露され、前記処理チャンバの第２の処理領域へと、ガスカーテンを通って横方向に移動させられ、前記第２の処理領域で前記基板が前記プラズマに曝露される、請求項７に記載の処理方法。
  12. 前記プラズマが、酸素、窒素、アンモニア、又はオゾンのうちの１つ又は複数を含む、請求項７に記載の処理方法。
  13. 前記隣接する対の基板フィーチャが、一対のフィーチャと隣接する一対のフィーチャとの間の空間を画定する隣接限界寸法、並びに前記フィーチャの対の個々のフィーチャ間の空間として画定された対の限界寸法を画定する、請求項１から４のいずれか一項に記載の処理方法。
  14. 処理チャンバ内で、上にフォトレジストフィーチャを有するフォトレジストを有する基板を位置付けすることであって、前記フォトレジストフィーチャがそれぞれ上部、側壁、及び幅を有する、位置付けすることと、
    スペーサ膜のＰＥ−ＡＬＤ層を最大１０層堆積することであって、各層が、前記フォトレジストフィーチャの前記幅を減少させるために第１のＰＥ−ＡＬＤ処理によって堆積され、前記第１のＰＥ−ＡＬＤ処理が、
    前記基板を前記処理チャンバの第１の処理領域内で第１の処理ガスに曝露することであって、前記第１の処理ガスがケイ素前駆体を含む、曝露すること、
    前記基板を、前記処理チャンバ内の第２の処理領域へと、ガスカーテンを通って横方向に移動させること、及び
    前記基板を第１の曝露時間にわたって前記第２の処理領域内で第２の処理ガスに曝露することであって、前記第２の処理ガスがプラズマを含む、曝露すること、を含む、堆積することと
    約１０ｎｍから約５０ｎｍの範囲内の総厚を有するスペーサ膜を形成するために、第２のＰＥ−ＡＬＤ処理を繰り返すことによって、追加のスペーサ膜を堆積することであって、前記第２のＰＥ−ＡＬＤ処理が、
    前記基板を第３の処理領域内で第３の処理ガスに曝露することであって、前記第３の処理ガスがケイ素前駆体を含む、曝露すること、
    前記基板を、前記処理チャンバ内で第４の処理領域へと、ガスカーテンを通って横方向に移動させること、及び
    前記基板を第２の曝露時間にわたって前記第４の処理領域内で第４の処理ガスに曝露することであって、前記第２の処理ガスがプラズマを含み、前記第２の曝露時間が前記第１の曝露時間より短い、曝露すること、を含む、堆積することと、
    前記フォトレジストフィーチャの前記側壁から前記スペーサ膜を実質的に全く除去することなく、前記フォトレジストフィーチャの前記上部から前記スペーサ膜を実質的にすべて除去するように前記スペーサ膜をエッチングすることと、
    前記フォトレジストを除去して、前記フォトレジストフィーチャの下方の前記基板を露出させ、前記フォトレジストフィーチャの前記側壁からの前記スペーサ膜を残すことと、
    露出された前記基板をエッチングして、前記基板の材料を含む隣接する対の第１のフィーチャを形成することであって、前記隣接する対の第１のフィーチャが、隣接限界寸法及び対の限界寸法を有し、前記第１のフィーチャが、上部、側壁、及び幅を有する、形成することと
    を含む、処理方法。
  15. 第２のスペーサ膜のＰＥ−ＡＬＤ層を前記第１のフィーチャ上に最大１０層堆積することであって、各層が、前記第１のフィーチャの前記幅を減少させるために第３のＰＥ−ＡＬＤ処理によって堆積され、前記第３のＰＥ−ＡＬＤ処理が、
    前記基板を前記処理チャンバの第５の処理領域内で第５の処理ガスに曝露することであって、前記第５の処理ガスがケイ素前駆体を含む、曝露すること、
    前記基板を、前記処理チャンバ内の第６の処理領域へと、ガスカーテンを通って横方向に移動させること、及び
    前記基板を第３の曝露時間にわたって前記第６の処理領域内で第６の処理ガスに曝露することであって、前記第６の処理ガスがプラズマを含む、曝露すること、を含む、堆積することと、
    約１０ｎｍから約５０ｎｍの範囲内の総厚を有する第２のスペーサ膜を形成するために、第４のＰＥ−ＡＬＤ処理を繰り返すことによって、追加の第２のスペーサ膜を堆積することであって、前記第４のＰＥ−ＡＬＤ処理が、
    前記基板を第７の処理領域内で第７の処理ガスに曝露することであって、前記第７の処理ガスがケイ素前駆体を含む、曝露すること、
    前記基板を、前記処理チャンバ内の第８の処理領域へと、ガスカーテンを通って横方向に移動させること、及び
    前記基板を第４の曝露時間にわたって前記第８の処理領域内で第８の処理ガスに曝露することであって、前記第８の処理ガスがプラズマを含み、前記第４の曝露時間が前記第３の曝露時間より短い、曝露すること、を含む、堆積することと
    前記第１のフィーチャの前記側壁から前記第２のスペーサ膜を実質的に全く除去することなく、前記第１のフィーチャの前記上部から前記第２のスペーサ膜を実質的にすべて除去するように前記第２のスペーサ膜をエッチングすることと、
    前記第１のフィーチャを除去して、前記第１のフィーチャの下方の第２の基板を露出させ、前記第１のフィーチャの前記側壁からの前記第２のスペーサ膜を残すことと、
    露出された前記第２の基板をエッチングして、前記第２の基板の材料を含む隣接する対の第２のフィーチャを形成することであって、前記隣接する対の第２のフィーチャが、隣接限界寸法及び対の限界寸法を有する、形成することと
    をさらに含む、請求項１４に記載の処理方法。
JP2017518852A 2014-10-08 2015-10-08 ２層ａｌｄを用いた正確な限界寸法制御 Pending JP2017531921A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462061677P 2014-10-08 2014-10-08
US62/061,677 2014-10-08
US14/878,576 US9443716B2 (en) 2014-10-08 2015-10-08 Precise critical dimension control using bilayer ALD
US14/878,576 2015-10-08
PCT/US2015/054709 WO2016057801A1 (en) 2014-10-08 2015-10-08 Precise critical dimension control using bilayer ald

Publications (1)

Publication Number Publication Date
JP2017531921A true JP2017531921A (ja) 2017-10-26

Family

ID=55653780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518852A Pending JP2017531921A (ja) 2014-10-08 2015-10-08 ２層ａｌｄを用いた正確な限界寸法制御

Country Status (4)

Country Link
US (1) US9443716B2 (ja)
JP (1) JP2017531921A (ja)
KR (1) KR102412517B1 (ja)
WO (1) WO2016057801A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105531A (ko) * 2018-01-26 2020-09-07 램 리써치 코포레이션 다중 패터닝 프로세스에서 원자 층 증착을 사용한 스페이서 프로파일 제어
JP7407583B2 (ja) 2018-12-12 2024-01-04 東京エレクトロン株式会社 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
US11901158B2 (en) 2020-05-11 2024-02-13 Tokyo Electron Limited Plasma processing method, plasma processing apparatus, and control apparatus

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107403719B (zh) * 2016-05-20 2021-07-02 中芯国际集成电路制造（天津）有限公司 在半导体器件中形成图形的方法
TWI793218B (zh) * 2017-12-16 2023-02-21 美商應用材料股份有限公司 使用低頻偏壓作介電膜的幾何選擇性沉積的處理腔室及方法
US20190189447A1 (en) * 2017-12-19 2019-06-20 Lam Research Corporation Method for forming square spacers
US10192780B1 (en) 2018-05-29 2019-01-29 Globalfoundries Inc. Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks
CN109950140B (zh) * 2019-04-18 2021-11-05 上海华力微电子有限公司 一种自对准双层图形的形成方法
US10978307B2 (en) 2019-08-20 2021-04-13 Tokyo Electron Limited Deposition process
US11417526B2 (en) * 2020-02-03 2022-08-16 Tokyo Electron Limited Multiple patterning processes
US11621164B2 (en) * 2020-09-08 2023-04-04 Tokyo Electron Limited Method for critical dimension (CD) trim of an organic pattern used for multi-patterning purposes

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058293A1 (en) 2002-08-06 2004-03-25 Tue Nguyen Assembly line processing system
US7396781B2 (en) * 2005-06-09 2008-07-08 Micron Technology, Inc. Method and apparatus for adjusting feature size and position
US7923373B2 (en) * 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8030218B2 (en) * 2008-03-21 2011-10-04 Micron Technology, Inc. Method for selectively modifying spacing between pitch multiplied structures
US8492282B2 (en) * 2008-11-24 2013-07-23 Micron Technology, Inc. Methods of forming a masking pattern for integrated circuits
US8197915B2 (en) * 2009-04-01 2012-06-12 Asm Japan K.K. Method of depositing silicon oxide film by plasma enhanced atomic layer deposition at low temperature
US8241991B2 (en) * 2010-03-05 2012-08-14 Asm Japan K.K. Method for forming interconnect structure having airgap
US8901016B2 (en) * 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
US20130192761A1 (en) * 2012-01-31 2013-08-01 Joseph Yudovsky Rotary Substrate Processing System
US20130210238A1 (en) * 2012-01-31 2013-08-15 Joseph Yudovsky Multi-Injector Spatial ALD Carousel and Methods of Use
CN105336571B (zh) * 2014-07-28 2018-06-01 中芯国际集成电路制造(上海)有限公司 自对准多重图形掩膜的形成方法
TWI584061B (zh) * 2014-08-27 2017-05-21 羅門哈斯電子材料有限公司 多重圖案的形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200105531A (ko) * 2018-01-26 2020-09-07 램 리써치 코포레이션 다중 패터닝 프로세스에서 원자 층 증착을 사용한 스페이서 프로파일 제어
JP2021512504A (ja) * 2018-01-26 2021-05-13 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
JP7334185B2 (ja) 2018-01-26 2023-08-28 ラム リサーチ コーポレーション マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
KR102660290B1 (ko) 2018-01-26 2024-04-23 램 리써치 코포레이션 다중 패터닝 프로세스에서 원자 층 증착을 사용한 스페이서 프로파일 제어
JP7407583B2 (ja) 2018-12-12 2024-01-04 東京エレクトロン株式会社 自己整合マルチパターニングにおいてスペーサプロファイルを再整形する方法
US11901158B2 (en) 2020-05-11 2024-02-13 Tokyo Electron Limited Plasma processing method, plasma processing apparatus, and control apparatus

Also Published As

Publication number Publication date
WO2016057801A1 (en) 2016-04-14
KR102412517B1 (ko) 2022-06-22
US20160104613A1 (en) 2016-04-14
KR20170067825A (ko) 2017-06-16
US9443716B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
JP7090118B2 (ja) 空間的原子層堆積法による、自己整合ダブルパターニング
JP7343553B2 (ja) 空間的原子層堆積におけるガス分離制御
JP6946320B2 (ja) スペーサ用の窒化ケイ素膜の選択的堆積
KR102412517B1 (ko) 이중층 ald를 사용한 정확한 임계 치수 제어
KR102271731B1 (ko) 배치 프로세싱을 위한 경사진 플레이트 및 사용 방법들
TW201732925A (zh) 用於選擇性乾式蝕刻的方法及設備
US20130210238A1 (en) Multi-Injector Spatial ALD Carousel and Methods of Use
US10096464B2 (en) Atomic layer deposition of high density silicon dioxide
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
JP6951548B2 (ja) 金属酸化物の後処理の方法
US11359281B2 (en) Selective deposition of SiCON by plasma ALD