JP2660117B2 - 半導体基板ウェファー上の層のドライエッチング方法 - Google Patents

半導体基板ウェファー上の層のドライエッチング方法

Info

Publication number
JP2660117B2
JP2660117B2 JP3178431A JP17843191A JP2660117B2 JP 2660117 B2 JP2660117 B2 JP 2660117B2 JP 3178431 A JP3178431 A JP 3178431A JP 17843191 A JP17843191 A JP 17843191A JP 2660117 B2 JP2660117 B2 JP 2660117B2
Authority
JP
Japan
Prior art keywords
reactor
gas
wafer
dry etching
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3178431A
Other languages
English (en)
Other versions
JPH04233227A (ja
Inventor
デービット・エイ・キャセイ，ジュニア
ハーラン・フランカンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=24215958&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2660117(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JPH04233227A publication Critical patent/JPH04233227A/ja
Application granted granted Critical
Publication of JP2660117B2 publication Critical patent/JP2660117B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/935—Gas flow control

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体基板ウェファー
のドライエッチングに関する。
【０００２】
【従来の技術】集積回路は、積層、パターニング及びド
ーピングの一連の段階を通して半導体シリコン基板ウェ
ファー上に形成される。パターニングにはホトレジスト
層の塗布とマスキング段階における同層の選択的除去が
なされるホトリソグラフィーが含まれるのが典型的であ
り、これによりウェファーの上部層の除去もしくはエッ
チングされる領域が露出される。
【０００３】エッチングは、化学的なウェットエッチン
グかもしくはドライエッチング方法を用いてなされる。
本発明は、ドライエッチング方法に関する。「ドライエ
ッチング」とは、プラズマエッチング、イオンビームエ
ッチング、反応性イオンエッチング（ＲＩＥ）、磁気増
進イオンエッチング（ＭＩＥ）、電子サイクロトロン共
振エッチング（ＥＣＲ）及び磁気制限サイクロトロン共
振エッチング（ＭＣＲ）の総称である。
【０００４】ドライエッチング中に温度を下げると、
ａ）レジストの選択性が増加され、ｂ）他のフィルムへ
の選択性が増加され且つｃ）サイドウォールの不動態化
（passivation)が増進されてホトレジストのアンダカッ
トが防止され且つ異方性エッチングが促進されることは
公知である。「選択性」とは、下層材料もしくは下層フ
ィルムのエッチングによる除去の程度を定義する言葉で
ある。所定材料の選択性が良いということは、所定のエ
ッチング条件下でのその材料のエッチング量が少ないと
いうことである。「サイドウォールの不動態化」は、反
応性エッチング材料種類と所望層までエッチングが行わ
れる時の基板材料の開口部の側壁（サイドウォール）の
形状との組合せにより決まる。横方向へのエッチングを
阻止する不動態化フィルムがこれらのサイドウオール上
に形成されてエッチングを阻止するので略真っ直ぐなサ
イドウォールとなる。エッチングが完了すると、フィル
ムは、後処理段階において除去される。
【０００５】従って、大抵のドライエッチング工程にお
いては、ウェファーを非常に低い温度で維持して上記の
利点を最大限にすることが望ましい。現在使用される最
低実用冷却温度は、低温度エッチング後析出として一般
的に公知の作用により約２０°Ｃとなっている。温度が
２０°Ｃを下回ると、この公知の現象が問題となって来
て、０°Ｃ以下では非常に顕著なものとなる。
【０００6】
【発明が解決しようとする課題】析出は、所望のエッチ
ングの終了時に反応炉への電力が遮断された後にエッチ
ング剤から形成される副産物より生じる。反応炉への電
力が遮断されると、プラズマによるウェファーの前（露
出）側の加熱がなくなる。更に、エッチング副産物がプ
ラズマ状態の電子衝突による励起を受けなくなる。故
に、気相化合物の冷却ウェファー上への析出がなされる
には恰好の条件となる。あるエッチング剤では、反応副
産物がエッチング剤同士の反応の結果生じて、電力供給
が中断されると冷却ウェファー上に単に凝縮する。ま
た、他のエッチンング剤では、電力が遮断されるとエッ
チング剤が基板ウェファー上の材料と反応して好ましか
らざる析出物が生じる。双方とも非常に好ましからざる
ことである。ウェファー裏面を冷却する温度が低くなれ
ばなるほど上記の好ましからざる析出には恰好の条件と
なってくる。
【０００７】低温度エッチング後析出の作用を示すシリ
コン基板ウェファーの顕微鏡斜視図である。低温度エッ
チングが行われた後のシリコンウェファー１０を示す。
ウェファー１０は、一連の導電性ランナー１２、１４、
１６及び１８を含む。該ランナー１２、１４、１６及び
１８の上部層は、それぞれホトレジスト層１８ａ、１８
ｂ、１８ｃ及び１８ｄを含む。ランナー間の間隔はエッ
チングされて溝２２、２４及び２６を画定する。符号２
８で表す物質塊は、不要なエッチング後析出物であり、
係る状況は、低温度エッチングにおいて生じる。その例
として、エレクトロテックオメガ−ＩＩＲＩＥ反応炉内
でウェファーを−１０°Ｃで維持し、第１のエッチング
段階を１２０ミリトル、１４０ワット、８０ｓｃｃｍの
ＳＦ6、及び１１ｓｃｃｍのＡｒで２分４５秒間実施し
て、次いで第２のエッチング段階を１１０ミリトル、１
００ワット、５０ｓｃｃｍのＣｌ2、で１分１５秒間実
施したエッチングを揚げることが出来る。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明では、反応炉内に位置決めされたウェファー
を冷却する冷却手段を有する反応炉内の半導体基板ウェ
ファー上の層をドライエッチングする方法において、前
記反応炉内にウェファーを位置決めすることと、前記ウ
ェファー上の材料とプラズマ状態になると反応する少な
くとも１つの反応性ガスを前記反応炉内に噴射すること
と、前記ウェファーの配置された前記反応炉に所定量の
電力を所定時間加えて前記層で選択的に所望のドライエ
ッチングを実施することと、略最低限の量の電力を前記
反応炉に加えて該反応炉内のガスをプラズマ状態に維持
しつつ、前記所望のエッチング完了時に前記少なくとも
１つの反応性ガスの反応炉内への噴射を停止すること
と、前記少なくとも１つの反応性ガスの噴射を停止し且
つ最低限の量の電力を反応炉に加えつつ、実質的に不活
性で前記ウェファー上の材料と反応しない不活性ガスを
反応炉内へ噴射することと、及び前記最低限の量の電力
が加えられている間に前記少なくとも一の反応性ガスを
反応炉から実質的にパージするのに充分な時間前記不活
性ガスの噴射を継続することとからなることを特徴とす
る半導体基板ウェファー上の層のドライエッチング方法
が提供される。
【０００９】
【発明の作用】本発明の目的は、低温度ドライエッチン
グを可能とするための半導体基板ウェファー上の低温度
ドライエッチング析出を防止することである。
【００１０】
【実施例】本発明の１態様では、その中に位置決めされ
たウェファーを冷却するための冷却手段を有する反応炉
内の半導体基板ウェファー上の層をドライエッチングす
る好適な方法が開示される。本方法によれば、ウェファ
ーが最初に反応炉内に位置きめされる。少なくとも１つ
のガスが反応炉内へ噴射され、このガスがプラズマ状態
にある時にはウェファー上の材料を反応する。所定量の
電力が所定時間反応炉に加えられて層が所望通りに選択
的にエッチングされていく。
【００１１】所望通りにエッチングが完了すると、反応
炉内へのガスの噴射が停止する一方でほぼ最低量の電力
が反応炉に加えられて反応炉内のガス（エッチング材
料）をプラズマ状態に維持する。この最低限量の電力
は、エレクトロテックオメガ−ＩＩ ＲＩＥ（Ｅｌｅｃ
ｔｒｏｔｅｃｈ ｏｍｅｇａ−ＩＩ ＲＩＥ）では、約
５０ワット（５０Ｗ）以上である。
【００１２】別のガスが反応炉内へ噴射され、反応性ガ
スの噴射が停止されるが、最低限の量の電力が反応炉に
依然として加えられる。このガスは、実質的に不活性で
ありウェファー上の材料とは反応せず著しくエッチング
が進行することはない。これは、例としてのみ揚げるの
ではあるが、Ｎ2等の任意の貴ガスもしくはその混合物
でも良い。実質的な不反応性ガスを噴射する時間は、最
小限の量の電力を加えつつ反応炉内の反応性ガスを実質
的にパージするに充分な時間とする。これにより、基板
上に活性副産物ガスが析出するのが防止される。
【００１３】本発明によれば、ウェファー上への低温度
ドライエッチング析出を防止する方法は、 ａ）ドライエッチング反応炉内への反応性ガス噴射を停
止する一方で同反応炉内のガスをプラズマ状態に維持す
るのに充分な電力を反応炉へ加えるのを維持すること
と、及び ｂ）反応炉内のガスをプラズマ状態に維持するのに充分
なまでに反応炉への電力を低減する前に反応炉から大部
分の反応性ガスを排気することとから成る。
【００１４】上記の方法によれば、不活性パージガスを
噴射して反応炉から反応性ガスを押し出すことで排気が
実施される。図２に上記方法によりエッチングされた半
導体ウェファーを示が、それは、図１に示すのと同様な
形状のウェファー３０である。明らかなように、何れの
溝２２、２４、２６にもエッチング後の析出物は存在し
ない。係るプロフィールは、ウェファーを−１０°Ｃに
冷却しつつ図１に示すエッチングと同一の設備を使用し
て得られたものである。該方法は、以下の３段階から成
っていた。第１には、１２０ミリトル、１４０ワットで
８０ｓｃｃｍのＳＦ6と１１ｓｃｃｍのＡｒを２分４５
秒間噴射した。第２に、１１０ミリトル、１００ワット
で５０ｓｃｃｍのＣｌ2を１分１５秒間噴射した。第３
に、１００ミリトル、１００ワットで５０ｓｃｃｍのＡ
ｒを１分３０秒間噴射した。第３段階のアルゴンが不活
性パージガスとして機能した。
【００１５】本発明の別の態様によれば、反応性ガスの
排気は、反応炉へのガス噴射を実質的に停止しつつ反応
炉と連絡する排気開口部内の吸引力を維持することで行
われる。ドライエッチング反応炉は、エッチングの進行
に合わせて反応炉から使用済みエッチング剤を除去する
真空開口部を含む。エッチング剤をプラズマ状態に維持
するのに充分な電力を供給しつつ上記の吸引力を維持す
るのみでエッチングの完了時に反応炉から反応性ガスの
大部分を除去することも可能である。しかしながら、こ
の後者の方法は、残余活性エッチング剤を完全に除去す
る上で不反応性ガスパージほど効果的ではない。しかし
ながら、後者の方法でも活性使用済みエッチング剤の大
部分を除去してエッチング後析出を低減する上で顕著な
効果がある。
【００１６】
【発明の効果】従って、本願の請求項１に記載の発明に
よれば、次に示す効果がある。 炉内へ反応性ガスを噴射すると共に所定の電力を加
えてウエファー上の層のプラズマエッチングを行なわ
せ、更に最低減の電力を加えてプラズマ状態を維持して
上記エッチングを完了させ、しかる後に不活性ガスを噴
射して反応性ガスを炉外へパージすると共に最低減の電
力を加えているため、ウエファー上には反応副産物の析
出現象自体を阻止し得るので、析出物をもともと何ら生
ずることが無い。 上記方法によれば、ウエファーを例えば２０゜Ｃを
下回る温度まで冷却することが可能となるので、選択性
を向上して、エッチングを行いたい所望の材料のみのエ
ッチングを行うことができると共に、サイドウォールの
不活性化（又は不動態化）が促進されて、アンダカット
の無い真っ直ぐなサイドウオールを得ることができる。
次に、本願の請求項７及び８に記載した各発明によれ
ば、ウェファー上のドライエッチング時にウェファーを
実際に夫々２０°Ｃ未満及び０°Ｃ以下の温度に冷却し
ているので、これらによっても上記第１の発明の上記効
果及びと同様の効果が得られることは明らかであ
る。
【００１７】法に従い、本発明を構造上及び体系上の特
徴に就いて多かれ少なかれ特定的言語で記載した。しか
しながら、本発明は、本書に開示した手段及び構造が本
発明を施行するのに好適な態様から成ることから、例示
記載した特定の特徴に限定されるものではない。従っ
て、本発明は、同等主義に従って適宜に解釈される添付
特許請求の範囲の適切な範囲ないで修正が可能なもので
ある。
【図面の簡単な説明】
【図１】低温度エッチング析出の効果を示す及び従来の
技術の項で述べた従来技術のエッチングの顕微鏡斜視図
である。
【図２】本発明に従ってエッチングされたシリコン基板
の顕微鏡斜視図である。
【符号の説明】
３０ ウェファー
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−141316（ＪＰ，Ａ) 特開 昭60−110123（ＪＰ，Ａ)

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 反応炉内に位置決めされたウェファーを
    冷却する冷却手段を有する反応炉内の半導体基板ウェフ
    ァー上の層をドライエッチングする方法において、 前記反応炉内にウェファーを位置決めすることと、 前記ウェファー上の材料とプラズマ状態になると反応す
    る少なくとも１つの反応性ガスを前記反応炉内に噴射す
    ることと、 前記ウェファーの配置された前記反応炉に所定量の電力
    を所定時間加えて前記層で選択的に所望のドライエッチ
    ングを実施することと、 略最低限の量の電力を前記反応炉に加えて該反応炉内の
    ガスをプラズマ状態に維持しつつ、前記所望のエッチン
    グ完了時に前記少なくとも１つの反応性ガスの反応炉内
    への噴射を停止することと、 前記少なくとも１つの反応性ガスの噴射を停止し且つ最
    低限の量の電力を反応炉に加えつつ、実質的に不活性で
    前記ウェファー上の材料と反応しない不活性ガスを反応
    炉内へ噴射することと、及び 前記最低限の量の電力が加えられている間に前記少なく
    とも一の反応性ガスを反応炉から実質的にパージするの
    に充分な時間前記不活性ガスの噴射を継続することとか
    らなることを特徴とする半導体基板ウェファー上の層の
    ドライエッチング方法。
  2. 【請求項２】 エッチング中において前記冷却手段によ
    りウェファーを２０°Ｃ未満の温度に冷却することから
    成る請求項１記載のドライエッチング方法。
  3. 【請求項３】 エッチング中において前記冷却手段によ
    りウェファーを０°Ｃ以下の温度に冷却することから成
    る請求項１記載のドライエッチング方法。
  4. 【請求項４】 エッチング中において前記冷却手段によ
    りウェファーを０°Ｃと−７０°Ｃ間の温度に冷却する
    ことから成る請求項１記載のドライエッチング方法。
  5. 【請求項５】 前記最低限の電力の量が５０ワット以上
    である請求項１記載のドライエッチング方法。
  6. 【請求項６】 前記不活性ガスが貴ガス、Ｎ2及びその
    混合物から成るグループから選択される請求項１記載の
    ドライエッチング方法。
  7. 【請求項７】 半導体基板ウェファー上のドライエッチ
    ング析出を防止する方法において、 反応炉への充分な電力を維持して該反応炉内のガスをプ
    ラズマ状態に維持しつつかつウェファーを２０°Ｃ未満
    の温度に冷却しつつ選択的エッチングを実質上完了さ
    せ、その完了時点でドライエッチング反応炉内への反応
    性ガス噴射を停止することと、及び 前記反応炉内のガスをプラズマ状態に維持するのに充分
    な程度以下となるよう前記反応炉への電力を低減する前
    に、前記反応炉から反応性ガスプラズマを実質上排気す
    ることとから成ることを特徴とするドライエッチング析
    出を防止する方法。
  8. 【請求項８】 半導体基板ウェファー上のドライエッチ
    ング析出を防止する方法において、 反応炉への充分な電力を維持して該反応炉内のガスをプ
    ラズマ状態に維持しつつかつウェファーを０°Ｃ以下の
    温度に冷却しつつ選択的エッチングを実質上完了させ、
    その完了時点でドライエッチング反応炉内への反応性ガ
    ス噴射を停止することと、及び 前記反応炉内のガスをプラズマ状態に維持するのに充分
    な程度以下となるよう前記反応炉への電力を低減する前
    に、前記反応炉から反応性ガスプラズマを実質上排気す
    ることとから成ることを特徴とするドライエッチング析
    出を防止する方法。
  9. 【請求項９】 前記反応炉から反応性ガスプラズマを実
    質上排気する段階が更に、前記反応炉へのガスの噴射を
    実質上停止しつつ前記反応炉と連絡する排気開口部内の
    真空吸引力を維持することから成る請求項７又は８記載
    のドライエッチング析出を防止する方法。
  10. 【請求項１０】 前記反応炉から反応性ガスプラズマを
    実質上排気する段階が更に、反応性ガスの噴射を実質上
    停止しつつ反応炉内へ不活性パージガスを噴射して反応
    炉から反応性ガスを除去することを含み、且つ、該不活
    性パージガスがウェファー上の材料と反応しない不活性
    である請求項７又は８記載のドライエッチング析出を防
    止する方法。
JP3178431A 1990-07-18 1991-07-18 半導体基板ウェファー上の層のドライエッチング方法 Expired - Fee Related JP2660117B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/555,100 US4992137A (en) 1990-07-18 1990-07-18 Dry etching method and method for prevention of low temperature post etch deposit
US555100 1990-07-18

Publications (2)

Publication Number Publication Date
JPH04233227A JPH04233227A (ja) 1992-08-21
JP2660117B2 true JP2660117B2 (ja) 1997-10-08

Family

ID=24215958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3178431A Expired - Fee Related JP2660117B2 (ja) 1990-07-18 1991-07-18 半導体基板ウェファー上の層のドライエッチング方法

Country Status (4)

Country Link
US (1) US4992137A (ja)
JP (1) JP2660117B2 (ja)
DE (1) DE4123711C2 (ja)
GB (1) GB2246101B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3018517B2 (ja) * 1991-01-25 2000-03-13 ソニー株式会社 ドライエッチング方法
US5314576A (en) * 1992-06-09 1994-05-24 Sony Corporation Dry etching method using (SN)x protective layer
US6417605B1 (en) 1994-09-16 2002-07-09 Micron Technology, Inc. Method of preventing junction leakage in field emission devices
TW289864B (ja) 1994-09-16 1996-11-01 Micron Display Tech Inc
US5975975A (en) * 1994-09-16 1999-11-02 Micron Technology, Inc. Apparatus and method for stabilization of threshold voltage in field emission displays
US5601687A (en) * 1995-09-11 1997-02-11 The United States Of America As Represented By The Secretary Of The Air Force Mask design
US5637190A (en) * 1995-09-15 1997-06-10 Vanguard International Semiconductor Corporation Plasma purge method for plasma process particle control
US5661677A (en) 1996-05-15 1997-08-26 Micron Electronics, Inc. Circuit and method for on-board programming of PRD Serial EEPROMS
US6051502A (en) * 1997-10-20 2000-04-18 Micron Technology, Inc. Methods of forming conductive components and methods of forming conductive lines
US6080272A (en) * 1998-05-08 2000-06-27 Micron Technology, Inc. Method and apparatus for plasma etching a wafer
US6374833B1 (en) 1999-05-05 2002-04-23 Mosel Vitelic, Inc. Method of in situ reactive gas plasma treatment
US6207570B1 (en) 1999-08-20 2001-03-27 Lucent Technologies, Inc. Method of manufacturing integrated circuit devices
US6368518B1 (en) 1999-08-25 2002-04-09 Micron Technology, Inc. Methods for removing rhodium- and iridium-containing films
US6451701B1 (en) * 2001-11-14 2002-09-17 Taiwan Semiconductor Manufacturing Company Method for making low-resistance silicide contacts between closely spaced electrically conducting lines for field effect transistors
US6884723B2 (en) * 2001-12-21 2005-04-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using complexing agents
US7049237B2 (en) 2001-12-21 2006-05-23 Micron Technology, Inc. Methods for planarization of Group VIII metal-containing surfaces using oxidizing gases
US6730592B2 (en) * 2001-12-21 2004-05-04 Micron Technology, Inc. Methods for planarization of metal-containing surfaces using halogens and halide salts
US20030119316A1 (en) * 2001-12-21 2003-06-26 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using oxidizing agents
US7121926B2 (en) 2001-12-21 2006-10-17 Micron Technology, Inc. Methods for planarization of group VIII metal-containing surfaces using a fixed abrasive article

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050923A (ja) * 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS60110123A (ja) * 1983-11-18 1985-06-15 Semiconductor Energy Lab Co Ltd 半導体エッチング方法
US4784719A (en) * 1985-06-28 1988-11-15 American Telephone And Telegraph Company, At&T Bell Laboratories Dry etching procedure
JPH0831441B2 (ja) * 1986-12-04 1996-03-27 株式会社日立製作所 表面処理方法
US4863561A (en) * 1986-12-09 1989-09-05 Texas Instruments Incorporated Method and apparatus for cleaning integrated circuit wafers
JPS63155727A (ja) * 1986-12-19 1988-06-28 Hitachi Ltd 低温ドライエツチング装置
US4859304A (en) * 1988-07-18 1989-08-22 Micron Technology, Inc. Temperature controlled anode for plasma dry etchers for etching semiconductor
US4948462A (en) * 1989-10-20 1990-08-14 Applied Materials, Inc. Tungsten etch process with high selectivity to photoresist

Also Published As

Publication number Publication date
GB2246101B (en) 1994-03-23
JPH04233227A (ja) 1992-08-21
GB2246101A (en) 1992-01-22
GB9114897D0 (en) 1991-08-28
DE4123711C2 (de) 1997-01-30
US4992137A (en) 1991-02-12
DE4123711A1 (de) 1992-01-23

Similar Documents

Publication Publication Date Title
JP2660117B2 (ja) 半導体基板ウェファー上の層のドライエッチング方法
US5312518A (en) Dry etching method
JP3259380B2 (ja) 半導体装置の製造方法
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
JP3116569B2 (ja) ドライエッチング方法
JPH08172077A (ja) ビアのプラズマエッチング改良方法
JP3220992B2 (ja) ドライエッチング方法
JP3111661B2 (ja) ドライエッチング方法
JP3277394B2 (ja) 半導体装置の製造方法
US5126008A (en) Corrosion-free aluminum etching process for fabricating an integrated circuit structure
JP3160961B2 (ja) ドライエッチング方法
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
KR100218772B1 (ko) 드라이에칭방법
JP3208596B2 (ja) ドライエッチング方法
JP3298205B2 (ja) ドライエッチング方法
JP3259529B2 (ja) 選択エッチング方法
JP3277414B2 (ja) ドライエッチング方法
JP2687769B2 (ja) ドライエッチング方法
JP3353462B2 (ja) ドライエッチング方法
JP3079656B2 (ja) ドライエッチング方法
KR100214251B1 (ko) 배선층 형성방법
JP3318777B2 (ja) ドライエッチング方法
JPH053177A (ja) ドライエツチング方法
JPH06318575A (ja) ドライエッチング方法
JP3428927B2 (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970506

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080606

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090606

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100606

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees