CN103534196A - 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 - Google Patents

用于在bosch蚀刻工艺后实现平滑的侧壁的方法 Download PDF

Info

Publication number
CN103534196A
CN103534196A CN201280023025.2A CN201280023025A CN103534196A CN 103534196 A CN103534196 A CN 103534196A CN 201280023025 A CN201280023025 A CN 201280023025A CN 103534196 A CN103534196 A CN 103534196A
Authority
CN
China
Prior art keywords
processing chamber
plasma processing
etching
bias voltage
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280023025.2A
Other languages
English (en)
Other versions
CN103534196B (zh
Inventor
雅罗斯瓦夫·W·温尼克泽克
弗兰克·Y·琳
艾伦·J·米勒
许青
徐相俊
咸进焕
尹尚俊
卡梅利娅·鲁苏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN103534196A publication Critical patent/CN103534196A/zh
Application granted granted Critical
Publication of CN103534196B publication Critical patent/CN103534196B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00555—Achieving a desired geometry, i.e. controlling etch rates, anisotropy or selectivity
    • B81C1/00619—Forming high aspect ratio structures having deep steep walls
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0112—Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种方法被提供用于在具有操作压强和工作偏压的等离子体处理室中蚀刻硅。该方法包括：在硅中执行第一垂直蚀刻来创建具有第一深度和侧壁的孔;在侧壁上执行保护层的沉积；执行第二垂直蚀刻来将孔加深到第二深度并创建第二侧壁，所述第二侧壁包括第一槽、第二槽和峰，所述第一槽对应于所述第一侧壁，所述第二槽对应于所述第二侧壁，所述峰被配置在所述第一槽和所述第二槽之间；执行第三蚀刻，以使所述峰缩小。

Description

用于在BOSCH蚀刻工艺后实现平滑的侧壁的方法
背景技术
深的深宽比硅蚀刻是目前在用的制造微结构设备的主要技术之一，是用于许多微机电系统（MEMS）应用的一项使能技术。常规使用的单晶硅深的深宽比蚀刻工艺基于循环的等离子体蚀刻/聚合物沉积的方法，也被称作快速交替参数（RAP）工艺或Bosch工艺。
图1A-1F示出了在Bosch工艺中蚀刻硅的惯用方法。
图1A示出了在惯用Bosch蚀刻工艺中的第一工序。
如图所示，硅层100具有顶面102，在顶面102上设置有光致抗蚀剂掩模104。光致抗蚀剂掩模104包括窗口106，表面102的一部分被暴露。
将带有光致抗蚀剂掩模104的硅层100放置在标准的硅蚀刻室中，以开始蚀刻工艺。
图1B示出了在惯用Bosch蚀刻工艺中的第二工序。
如图所示，通过窗口106暴露的硅层100的一部分被蚀刻，从而创制通孔（via）108。通孔108包括侧壁110和底表面112。
通孔108是通过在蚀刻室中产生蚀刻气体等离子体来创制的。用于蚀刻硅的一种样品气体是SF6，但也可以使用其它气体。通过使硅层100处于特定电压或偏压下以特定流率和压强将气体引入蚀刻室持续一定时间、提供RF功率形成蚀刻等离子体来控制蚀刻深度。气体以各向同性的方式去除硅。各向同性是在所有方向上都是一致的。因此，蚀刻工艺是在所有方向上同等地去除硅。在三维空间中，各向同性去除的结果是球形孔。这在图中是以二维空间中的通孔108的侧壁110和底面112的圆形形状来表示的。
图1C示出了在惯用Bosch蚀刻工艺中的第三工序。
如图所示，保护层116被配置在光致抗蚀剂掩模104的顶面114以及通孔108的侧壁110和底面112上。
保护层116可以包括与垂直蚀刻相比减少横向蚀刻的聚合物。因此，通孔108的宽度在整个工艺中不增大。虽然也可以使用其它材料，但用于保护层的材料的一个非限定性的例子是C4F8。
图1D示出了在惯用Bosch蚀刻工艺中的第四工序。
如图所示，保护层116的大部分已被去除，以留下设置在通孔108的侧壁110上的保护表面118。保护表面118不覆盖底面112。因此，底面112通过保护表面118的窗口120而暴露。
为了继续垂直蚀刻到硅层100中而没有横向蚀刻，有必要从底面112上清除保护层116而在侧壁110上保持保护表面118。如果没有保护表面118，则由于蚀刻工艺的各向同性性质，额外的蚀刻工序将增大通孔108的宽度。保护层116可以使用已知的方法作为惯用Bosch工艺的一部分从底面112去除。
图1E示出了在惯用Bosch蚀刻工艺中的第五工序。
如图所示，硅层100已经被第二次蚀刻以创建具有侧壁110、122和底面124的通孔126。
由于蚀刻工艺的各向同性性质，第二次蚀刻工艺去除了保护层118，还创建了通孔126。由于蚀刻气体因保护层118而不接触侧壁110，所以，创建通孔126并不增大侧壁110的大小。
图1F示出了在惯用Bosch蚀刻工艺中通过多个周期产生的最终的通孔。
如图所示，硅层100已经被蚀刻多次，以创建通孔128。以交替的方式继续蚀刻和沉积的工艺，直至创建了所要深度的通孔为止。
蚀刻工艺的各向同性性质趋于创建大体上是半球形的通孔，这是因为蚀刻气体没有方向性的成分而同等地攻击所有表面。结果是，每一个蚀刻底切了先前的蚀刻，使得所形成的通孔的壁具有带有峰和槽的波状特征。峰和槽的集合被称作扇形部。根据加工参数，可以改变扇形部的深度和宽度。这将参照图2和图3更详细地进行说明。
图2示出了图1E的侧壁110和122的放大图。
如图2所示，侧壁110和122形成了包括峰204和206的扇形部202。扇形部202具有宽度W，其作为峰204或206和侧壁110之间的最长的水平距离来测量。扇形部202还具有深度D，其作为峰204和206之间的垂直距离来测量。宽度W和深度D是由用以创建通孔的工艺参数所控制的量。例如，对于给定时间，一个包括某些参数的工艺将创建特定大小的扇形部。保持所有其它参数不变而增加曝光时间将导致生成一个大扇形部。
如果执行较小攻击力的蚀刻工艺，在扇形部的峰和槽之间的相对的差就可能会减小。但是，将形成远远更多的扇形部以达到相同的深度。每次重复蚀刻工艺时，都形成另一个扇形部。这将参照图3进行说明。
图3示出了通过利用惯用Bosch工艺使用不同的蚀刻参数蚀刻通孔而创建的侧壁的另一个例子。
如图所示，侧壁302包括多个峰，峰306和308示出了一个示例。扇形部310具有宽度w，其作为峰306或308和侧壁302之间的最长的水平距离来测量。扇形部310还具有深度d，其作为峰306和308之间的垂直距离来测量。
当执行一个更具攻击力的蚀刻工艺时，所需深度的通孔可以用单一的蚀刻工序相对快地进行创建。执行这一具攻击力的蚀刻的缺点是，由于蚀刻工艺的各向同性性质，在这一过程中所创建的扇形部将是非常大的。
与此相反，当执行较小攻击力的蚀刻工艺时，创建所需深度的通孔将需要更长的时间。总处理时间的增加是执行多个短时间的蚀刻工序的结果。执行较小攻击力的蚀刻的优点是，所创建的每一个扇形部都小得多，但是需要有远远更多的扇形部来产生一个相同深度的通孔。
为了达到最优的半导体性能，要完全去除在蚀刻工艺中产生的多个扇形部，留下具有平滑壁的通孔。有通过改变工艺参数减少扇形部轮廓的方法，但还没有已知的方法来从通孔的侧壁完全去除扇形部。
美国专利6846746（Ratner等人）提供了一种方法来减少在蚀刻应用中的扇形部，但没有完全去除。扇形部减少是通过扇形部的峰的氧化、随后进行适合去除氧化硅的蚀刻来实现的。所公开的主要气体是CF4和O2，但该专利还说明了用SF6的非氧化性工艺，并且简单提及NF3。所公开的用于用SF6和NF3处理的参数有很大的不同。所公开的用于含氟气体的流的范围是在压强为1-30毫托下的2-50sccm，并结合2-200sccm的He流。另外，Ratner等人所述的处理在处理室中使用了10-40V的偏压。这一偏压引导氟离子与扇形部的侧壁进行化学反应。该化学反应需要大量时间，并在沟内造成有害的底切（undercutting）。
公布的美国专利申请2009/0272717A1（Pamarthy等人）还提供了一种方法来在蚀刻应用中减少扇形部，而不是完全去除它们。扇形部减少是通过调用快速气体切换以试图克服扇形部形成来实现的，但是所公开的开/关时间大于1秒。此外，未使用的气体被倾倒入排气流中，从而浪费了约一半的气体，这是不希望的。此外，所提出的方法产生了1.5微米的典型的扇形部测量值。
上面讨论的扇形部是不可取的，并且，没有传统的蚀刻工艺完全去除了扇形部。
所需要的是一种不产生扇形通孔的改进的蚀刻工艺。这种加工方法必须保持通孔的完整性，这意味着通孔的尺寸绝不能增大。
发明内容
本发明提供了一种改进的方法，以去除使用如Bosch工艺之类的传统蚀刻工艺所创建的通孔的侧壁上的扇形部。
根据本发明的一个方面，提供了一种用于在具有操作压强和工作偏压的等离子体处理室中蚀刻硅的方法。该方法包括：在硅中执行第一垂直蚀刻来创建具有第一深度和侧壁的孔;在侧壁上执行保护层的沉积；执行第二垂直蚀刻来将孔加深到第二深度并创建第二侧壁，所述第二侧壁包括第一槽、第二槽和峰，所述第一槽对应于所述第一侧壁，所述第二槽对应于所述第二侧壁，所述峰被配置在所述第一槽和所述第二槽之间；执行第三蚀刻，以使所述峰缩小。
本发明的另外的优点和新颖的特征在下面的说明书中部分进行说明，并且对本领域的技术人员来说，一旦审读下文，部分将变得明显，或者可以通过本发明的实施来了解到。通过在所附权利要求中特别指出的手段及其组合，可以实现和获得本发明的优点。
附图说明
纳入说明书中并构成说明书的一部分的附图示出了本发明的示例性实施例，并与说明书一起，用于解释本发明的原理。在附图中：
图1A示出了在惯用Bosch蚀刻工艺中的第一工序;
图1B示出了在惯用Bosch蚀刻工艺中的第二工序;
图1C示出了在惯用Bosch蚀刻工艺中的第三工序;
图1D示出了在惯用Bosch蚀刻工艺中的第四工序;
图1E示出了在惯用Bosch蚀刻工艺中的第五工序;
图2示出了图1E的侧壁的放大图；
图3示出了在利用惯用Bosch工艺使用不同的蚀刻参数蚀刻通孔后所创建的通孔的侧壁的另一示例；
图4示出了图1E的侧壁的放大图；和
图5示出了在多个惯用硅蚀刻工艺的工序后在硅中创建的通孔。
具体实施方式
作为蚀刻和沉积的交替工序的结果，扇形部的露出表面不再是纯硅，而是包含硅、氟、碳和硫的组合，它们是蚀刻工艺的副产物。这将参考图4来更详细地进行说明。
图4示出了图1E的侧壁122和110的放大图。
如图4所示，材料400是在惯用的硅蚀刻工艺期间创建的。材料400在峰204和206处最厚，在槽110和122的基底处最薄。
图5示出了示出了在多个惯用硅蚀刻工艺的工序后在硅中创建的通孔。
如图所示，材料400配置在通孔128和硅层100之间。材料400在边界层500接触硅层100。
为了达到最优的半导体性能，要完全去除材料400与在蚀刻工艺中产生的多个扇形部，在边界层500留下纯硅的平滑壁。
根据本发明的多个方面，使用后处理工序去除在蚀刻工序期间创建的扇形部，从而留下有平滑壁的通孔。这将参考图6进一步进行说明。
图6示出了根据本发明的多个方面在多个惯用硅蚀刻工艺工序、后接后处理工序之后在硅中创建的通孔。
如图所示，通孔600已经在硅层100中创建。通孔600包括平滑的侧壁602和底表面604。
平滑的侧壁602是在惯用硅蚀刻工艺之后、通过纳入后处理工序来去除在蚀刻工艺期间创建的扇形部来创建的。
在后处理工序中，引入另一种气体，该气体具有化学性质以选择性地从通孔的侧壁上去除扇形部而留下保持完好无损的硅。作为非限制性的例子，该气体可包括NF3、CF4、SF6、Ar、He、O2、N2和它们的组合。在一个优选的实施例中，为了从直径为3到10微米、深为40到150微米的通孔上去除扇形部，将100-500sccm的CF4和300-1000sccm的NF3的气体流导入室持续15到180秒。
使气体被导向室的压强应当平衡，以使得在通孔的顶部处的扇形部与在通孔的底部处的扇形部以同样的速度被去除。使扇形部能够通过所公开的后处理工序去除的压强范围为15-100毫托。在一个优选的实施例中，为了从直径为5微米、深为60微米的通孔上去除扇形部，发现在40-80毫托的范围内的压强是最有效的。使用高于100毫托的压强可能会导致通孔外形变形，这是不希望的。
在室内的工作偏压用于将气体离子导向扇形部的峰以优选去除峰而保留槽不受干扰，从而不增大通孔的直径。使扇形部能够最有效地去除的工作偏压是200-1000V。在一个优选的实施例中，为了从直径为5微米、深为60微米的通孔上去除扇形部，发现700伏的工作偏压是最有效的。使用高于1000V的偏压能导致快速去除光致抗蚀剂掩模，这是不希望的，因为硅的顶层将得不到保护并可能被损坏。
与Ratner等人的相比，如上面所讨论的，根据本发明的多个方面的方法使用了高很多的偏压。根据本发明的等离子体处理室中的200-1000V偏压诱导离子轰击，以去除扇形部。与上面所讨论的Ratner等人使用的化学反应相比，这种离子轰击在更快的时间段内去除了扇形部。另外，与上面所讨论的Ratner等人使用的化学反应相比，本发明的离子轰击大大减少了通孔的底切。
总结优选的实施例，从直径为3到10微米、深为40到150微米的通孔上去除扇形部是在40到80毫托的压强、200到1000V的工作偏压、1.0到3.5千瓦的变压器耦合等离子体功率（TCP功率）下使用气体流率为100到500sccm的CF4和300到1000sccm的NF3持续70秒来实现的。
在某些情况下，为去除扇形部，在蚀刻完成之后但在上面所讨论的后处理工序之前采用一个中间工序可能是必要的。即使在最终的蚀刻完成之后，蚀刻工艺也通常在侧壁上留下一些沉积物。当沉积物覆盖扇形部的槽而不覆盖扇形部的峰时，中间工序则不是必需的，峰能够通过上面所讨论的后处理工序去除。在扇形部去除期间，留存的沉积物实际上可以作为保护层起作用，以防止损坏在硅的顶部上的诸如氧化物、低k氧化物和氮化物等保护膜。
如果沉积物部分地或完全地覆盖扇形部的峰，就可能需要中间工序。中间工序可以包括使用O2的等离子体或O2和CF4的组合的等离子体以去除沉积物。作为中间工序的一个非限制性的例子，可以是压强为5-100毫托、TCP功率为500-3000W、操作偏压为50-300V、气体流为200-1000sccm的O2和0-10％的额外的CF4流。
在其它的情况下，可能没有足够的沉积物来防止在硅的顶部上的保护膜受损。在这些情况下，可能有必要在惯用的沉积层上进行添加以保护这些膜，因为如果不保护它们，NF3和CF4中的氟就能够攻击膜。向沉积层的添加物可包括在通孔的顶部处浓缩的碳氟化合物层。这可以通过采用高的操作压强（其非限制性的例子包括40-200毫托）和诸如0-100V的低的工作偏压、使用在500-3000瓦的范围内的TCP功率和在100-1200sccm的范围内的气体流来实现。所使用的气体的非限制性的例子包括聚合碳氟化合物，特别是C4F8和SF6，SF6流是碳氟流的0-15％。除了C4F8之外，也可以使用诸如C4F6之类的其它聚合性气体。
在某些情况下，特别是在氧化沉积清除工序之后，硅将被氧化，使得选择性的氧化硅的去除是必要的。这将需要有其它碳氟化合物添加到CF4或用该其它碳氟化合物替代CF4。可选的碳氟化合物可以是CHF3、CH2F2、C2F6、C2F4H2和它们的组合。碳氟化合物流与100到500sccm的CF4流类似。此外，如上面所指出的那样通过去除或部分去除多余的聚合物来有意氧化扇形部的峰可能是有价值的。使用这些碳氟化合物而不是仅仅CF4更有效地实现了部分氧化的扇形部的去除。
出于说明和描述的目的，已经做了本发明的各个优选实施例的上述说明。无意于是穷举性的，或将本发明限于所公开的精准形式；显然，许多修改和变化是可能的。如上所述的示例性实施例被选择和说明，是为了最好地解释本发明的原理及其实际应用，从而使本领域的技术人员能够最好地在各个实施例中以及以适用于所构思的特定应用的各种修改方案来利用本发明。意在使本发明的范围由所附的权利要求书来定义。

Claims (20)

1.一种在等离子体处理室中蚀刻硅的方法，所述方法包括：
在第一压强和第一偏压下操作所述等离子体处理室以在所述硅中执行第一垂直蚀刻来创建具有第一深度和侧壁的孔;
在第二压强和第二偏压下操作所述等离子体处理室来在所述侧壁上执行保护层的沉积;
在第三压强和第三偏压下操作所述等离子体处理室以执行第二垂直蚀刻来将所述孔加深到第二深度并创建第二侧壁，所述第二侧壁包括第一槽、第二槽和峰，所述第一槽对应于所述第一侧壁，所述第二槽对应于所述第二侧壁，所述峰被配置在所述第一槽和所述第二槽之间；以及
在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小；
其中所述第四偏压足以诱导离子轰击以使所述峰缩小。
2.根据权利要求1所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括用在15到100毫托的范围内的操作压强操作所述等离子体处理室。
3.根据权利要求2所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在处于200到1000V的范围内的工作偏压下操作所述等离子体处理室。
4.根据权利要求3所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以执行所述第三蚀刻30-180秒。
5.根据权利要求4所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
6.根据权利要求3所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
7.根据权利要求2所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以执行所述第三蚀刻30-180秒。
8.根据权利要求7所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
9.根据权利要求2所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
10.根据权利要求1所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在处于200到1000V的范围内的工作偏压下操作所述等离子体处理室。
11.根据权利要求10所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以执行所述第三蚀刻30-180秒。
12.根据权利要求11所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
13.根据权利要求10所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
14.根据权利要求1所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以执行所述第三蚀刻15-180秒。
15.根据权利要求14所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
16.根据权利要求1所述的方法，其中，所述在第四压强和第四偏压下操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括在所述第四压强和所述第四偏压下操作所述等离子体处理室以用NF3、CF4、SF6和它们的组合中的一种执行所述第三蚀刻。
17.一种在等离子体处理室中蚀刻硅的方法，所述方法包括：
操作所述等离子体处理室以在所述硅中执行第一垂直蚀刻来创建具有第一深度和侧壁的孔;
操作所述等离子体处理室来在所述侧壁上执行保护层的沉积;
操作所述等离子体处理室以执行第二垂直蚀刻来将所述孔加深到第二深度并创建第二侧壁，所述第二侧壁包括第一槽、第二槽和峰，所述第一槽对应于所述第一侧壁，所述第二槽对应于所述第二侧壁，所述峰被配置在所述第一槽和所述第二槽之间；
提供CF4和由CHF3、CH2F2、C2F6、C2F4H2以及它们的组合组成的组中的至少一种的混合物;以及
操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小。
18.根据权利要求17所述的方法，其中，所述操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括用在15到100毫托的范围内的操作压强操作所述等离子体处理室。
19.根据权利要求17所述的方法，其中，所述操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括用在200到1000V的范围内的所述处理室内的工作偏压操作所述等离子体处理室。
20.根据权利要求17所述的方法，其中，所述操作所述等离子体处理室来执行第三蚀刻以使所述峰缩小包括操作所述等离子体处理室以执行第三蚀刻30-180秒。
CN201280023025.2A 2011-05-12 2012-05-09 用于在bosch蚀刻工艺后实现平滑的侧壁的方法 Active CN103534196B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161485282P 2011-05-12 2011-05-12
US61/485,282 2011-05-12
US13/416,465 2012-03-09
US13/416,465 US8871105B2 (en) 2011-05-12 2012-03-09 Method for achieving smooth side walls after Bosch etch process
PCT/US2012/036981 WO2012154764A2 (en) 2011-05-12 2012-05-09 Method for achieving smooth side walls after bosch etch process

Publications (2)

Publication Number Publication Date
CN103534196A true CN103534196A (zh) 2014-01-22
CN103534196B CN103534196B (zh) 2016-03-16

Family

ID=47139951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280023025.2A Active CN103534196B (zh) 2011-05-12 2012-05-09 用于在bosch蚀刻工艺后实现平滑的侧壁的方法

Country Status (5)

Country Link
US (1) US8871105B2 (zh)
KR (1) KR101941312B1 (zh)
CN (1) CN103534196B (zh)
TW (1) TWI538049B (zh)
WO (1) WO2012154764A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103896206A (zh) * 2014-04-09 2014-07-02 华中科技大学 基于硅片刻穿的体硅加工工艺
CN105185704A (zh) * 2015-08-05 2015-12-23 成都嘉石科技有限公司 深硅刻蚀方法
CN106829848A (zh) * 2017-03-18 2017-06-13 安徽北方芯动联科微系统技术有限公司 具有背面圆弧形棱边的mems芯片及其制造方法
WO2021127862A1 (en) * 2019-12-23 2021-07-01 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications
CN115084014A (zh) * 2022-06-29 2022-09-20 北京量子信息科学研究院 超导量子芯片集成电路的硅通孔制造方法及集成电路
CN115841946A (zh) * 2023-02-24 2023-03-24 广州粤芯半导体技术有限公司 深硅刻蚀优化方法
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法
CN117410177A (zh) * 2023-10-19 2024-01-16 无锡尚积半导体科技有限公司 一种Bosch刻蚀工艺后处理工艺

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101867998B1 (ko) * 2011-06-14 2018-06-15 삼성전자주식회사 패턴 형성 방법
US20150011073A1 (en) * 2013-07-02 2015-01-08 Wei-Sheng Lei Laser scribing and plasma etch for high die break strength and smooth sidewall
CN103531445B (zh) * 2013-10-12 2016-05-11 上海和辉光电有限公司 一种减小ltps接触孔深宽比的工艺方法
CN104576506A (zh) * 2013-10-22 2015-04-29 中微半导体设备(上海)有限公司 一种刻蚀硅通孔的方法
CN104617033B (zh) * 2013-11-05 2018-09-14 中芯国际集成电路制造(上海)有限公司 晶圆级封装方法
CN104658962B (zh) * 2013-11-19 2017-09-22 中芯国际集成电路制造(上海)有限公司 通孔的形成方法
KR102149733B1 (ko) * 2013-12-27 2020-08-31 삼성전자주식회사 자기냉각장치 및 이를 갖춘 자기냉각시스템
CN104752192B (zh) * 2013-12-31 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种在半导体衬底表面制作斜面的方法
CN104835776B (zh) * 2014-02-08 2018-09-07 中芯国际集成电路制造(上海)有限公司 Tsv盲孔的制作方法
GB201708927D0 (en) 2017-06-05 2017-07-19 Spts Technologies Ltd Methods of plasma etching and plasma dicing
JP2020122740A (ja) * 2019-01-31 2020-08-13 セイコーエプソン株式会社 構造体形成方法およびデバイス
JP7281741B2 (ja) * 2019-08-23 2023-05-26 パナソニックＩｐマネジメント株式会社 素子チップのスムージング方法および素子チップの製造方法
US11342195B1 (en) 2021-02-04 2022-05-24 Tokyo Electron Limited Methods for anisotropic etch of silicon-based materials with selectivity to organic materials
CN117352383B (zh) * 2023-12-06 2024-04-05 合肥晶合集成电路股份有限公司 沟槽的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
CN1708838A (zh) * 2002-10-31 2005-12-14 应用材料股份有限公司 含硅介电材料的蚀刻方法
CN1886824A (zh) * 2003-12-01 2006-12-27 松下电器产业株式会社 等离子蚀刻法
CN101148765A (zh) * 2006-09-19 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN101459066A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5010378A (en) * 1985-05-03 1991-04-23 Texas Instruments Incorporated Tapered trench structure and process
US5354386A (en) * 1989-03-24 1994-10-11 National Semiconductor Corporation Method for plasma etching tapered and stepped vias
US5387314A (en) * 1993-01-25 1995-02-07 Hewlett-Packard Company Fabrication of ink fill slots in thermal ink-jet printheads utilizing chemical micromachining
US6924235B2 (en) 2002-08-16 2005-08-02 Unaxis Usa Inc. Sidewall smoothing in high aspect ratio/deep etching using a discrete gas switching method
US20040097077A1 (en) * 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US20050211668A1 (en) * 2004-03-26 2005-09-29 Lam Research Corporation Methods of processing a substrate with minimal scalloping
JP2006278827A (ja) 2005-03-30 2006-10-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
KR101147383B1 (ko) * 2005-11-01 2012-05-23 매그나칩 반도체 유한회사 반도체 소자의 딥 트렌치 형성 방법
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6846746B2 (en) * 2002-05-01 2005-01-25 Applied Materials, Inc. Method of smoothing a trench sidewall after a deep trench silicon etch process
CN1708838A (zh) * 2002-10-31 2005-12-14 应用材料股份有限公司 含硅介电材料的蚀刻方法
CN1886824A (zh) * 2003-12-01 2006-12-27 松下电器产业株式会社 等离子蚀刻法
CN101148765A (zh) * 2006-09-19 2008-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 硅片蚀刻方法
CN101459066A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103896206A (zh) * 2014-04-09 2014-07-02 华中科技大学 基于硅片刻穿的体硅加工工艺
CN103896206B (zh) * 2014-04-09 2015-12-02 华中科技大学 基于硅片刻穿的体硅加工工艺
CN105185704A (zh) * 2015-08-05 2015-12-23 成都嘉石科技有限公司 深硅刻蚀方法
CN106829848A (zh) * 2017-03-18 2017-06-13 安徽北方芯动联科微系统技术有限公司 具有背面圆弧形棱边的mems芯片及其制造方法
CN106829848B (zh) * 2017-03-18 2018-08-28 安徽北方芯动联科微系统技术有限公司 具有背面圆弧形棱边的mems芯片及其制造方法
CN114885614A (zh) * 2019-12-23 2022-08-09 应用材料公司 用于蚀刻用于半导体应用的材料层的方法
WO2021127862A1 (en) * 2019-12-23 2021-07-01 Applied Materials, Inc. Methods for etching a material layer for semiconductor applications
CN114885614B (zh) * 2019-12-23 2023-12-12 应用材料公司 用于蚀刻用于半导体应用的材料层的方法
CN115084014A (zh) * 2022-06-29 2022-09-20 北京量子信息科学研究院 超导量子芯片集成电路的硅通孔制造方法及集成电路
CN115841946A (zh) * 2023-02-24 2023-03-24 广州粤芯半导体技术有限公司 深硅刻蚀优化方法
CN116598254A (zh) * 2023-07-19 2023-08-15 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法
CN116598254B (zh) * 2023-07-19 2023-09-29 粤芯半导体技术股份有限公司 深沟槽隔离结构的形成方法
CN117410177A (zh) * 2023-10-19 2024-01-16 无锡尚积半导体科技有限公司 一种Bosch刻蚀工艺后处理工艺

Also Published As

Publication number Publication date
KR101941312B1 (ko) 2019-01-23
US8871105B2 (en) 2014-10-28
WO2012154764A2 (en) 2012-11-15
WO2012154764A3 (en) 2013-01-10
TWI538049B (zh) 2016-06-11
US20130237062A1 (en) 2013-09-12
KR20140052998A (ko) 2014-05-07
CN103534196B (zh) 2016-03-16
TW201310525A (zh) 2013-03-01

Similar Documents

Publication Publication Date Title
CN103534196B (zh) 用于在bosch蚀刻工艺后实现平滑的侧壁的方法
US20020166838A1 (en) Sloped trench etching process
JP4674368B2 (ja) シリコンの異方性エッチングのための方法
US6451705B1 (en) Self-aligned PECVD etch mask
US5501893A (en) Method of anisotropically etching silicon
JP4852196B2 (ja) 深開口部を形成するためにプラズマ処理室内でシリコン層をエッチングする方法
KR100613842B1 (ko) 절연체 구조 상에 실질적으로 언더컷이 없는 실리콘을만들기 위한 식각 방법
US9224615B2 (en) Noble gas bombardment to reduce scallops in bosch etching
JP4576122B2 (ja) シリコンに高アスペクト比の異方性エッチングを行う方法および機器
WO2002073668A3 (en) Method of deep trench formation with improved profile control and surface area
WO2003096392A3 (en) Method of etching a trench in a silicon-on-insulator (soi) structure
EP2022106A2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
CN105448697B (zh) 高深宽比结构的刻蚀方法及mems器件的制作方法
US9233843B2 (en) Method for manufacturing a structured surface
CN106229289A (zh) 一种双有源区浅沟槽的形成方法
CN107369623B (zh) 形成电子器件的方法
CN105097494B (zh) 刻蚀方法
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
CN104637808B (zh) 一种解决底切问题的刻蚀方法
JP2008186991A (ja) エッチング方法及びエッチング装置
WO2007031778A1 (en) A method of etching a feature in a silicone substrate
O'Brien et al. Submicron high-aspect-ratio silicon beam etch
TWI778226B (zh) 達成側壁蝕刻的方法
JP2011091127A (ja) Ｓｉ基板加工方法
KR100838399B1 (ko) 반도체 소자의 트렌치 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant