CN105185704A - 深硅刻蚀方法 - Google Patents

深硅刻蚀方法 Download PDF

Info

Publication number
CN105185704A
CN105185704A CN201510475503.9A CN201510475503A CN105185704A CN 105185704 A CN105185704 A CN 105185704A CN 201510475503 A CN201510475503 A CN 201510475503A CN 105185704 A CN105185704 A CN 105185704A
Authority
CN
China
Prior art keywords
electric field
groove
etching method
icp
silicon etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510475503.9A
Other languages
English (en)
Inventor
莫中友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Gastone Technology Co Ltd
Original Assignee
Chengdu Gastone Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Gastone Technology Co Ltd filed Critical Chengdu Gastone Technology Co Ltd
Priority to CN201510475503.9A priority Critical patent/CN105185704A/zh
Publication of CN105185704A publication Critical patent/CN105185704A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • H01L21/30655Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种深硅刻蚀方法。该方法包括:采用ICP刻蚀工艺在对阻挡层开口内的硅衬底进行刻蚀,形成沟槽,刻蚀气体为氟基气体;将氟碳化合物气体等离子体化,使等离子体中的CF2成分以聚合物形式覆盖在硅表面,以在沟槽的表面沉积保护层;采用射频电场使氩离子对沟槽的底部进行垂直轰击,以去除沟槽底部的保护层;最后重复上述过程,直至沟槽的深度达到预设深度。通过上述方式,本发明能够刻蚀出较大深宽比的沟槽,而且对硅衬底的损伤非常小。

Description

深硅刻蚀方法
技术领域
本发明涉及等离子体工艺技术领域,特别是涉及一种深硅刻蚀方法。
背景技术
当前硅刻蚀技术有很多种,包括湿法刻蚀、离子束刻蚀等,湿法刻蚀属于各向同性刻蚀,对刻蚀轮廓和精度控制较差,难以形成较大深宽比的沟槽,而离子束刻蚀虽然可以各向异性刻蚀,可以形成较深的沟槽,但是由于离子束刻蚀具有很高的垂直轰击能量,对硅衬底有很大的损伤。
发明内容
本发明主要解决的技术问题是提供一种深硅刻蚀方法,能够刻蚀出较大深宽比的沟槽,而且对硅衬底的损伤非常小。
为解决上述技术问题,本发明采用的一个技术方案是:提供一种深硅刻蚀方法,包括以下步骤:S1:在硅衬底上形成具有开口的阻挡层,并将所述硅衬底置于电感耦合等离子体ICP反应腔室内,其中,所述阻挡层与氟自由基不发生反应或者所述阻挡层与氟自由基的反应速度远小于与硅的反应速度;S2:在所述反应腔室中产生第一射频电场,向所述反应腔室通入氟基气体、氟碳化合物气体和氩气,采用第一ICP能量将所述氟基气体等离子体化,并利用所述第一射频电场使氟离子对露出在所述开口的硅衬底进行刻蚀,以形成沟槽;S3:在所述反应腔室中产生第二射频电场,向所述反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第二ICP能量将所述氟碳化合物气体等离子体化,使等离子体中的CF2成分以聚合物形式覆盖在硅表面,以在所述沟槽的表面沉积保护层,其中,所述第二ICP能量低于所述第一ICP能量;S4:在所述反应腔室中产生第三射频电场,向所述反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第三ICP能量将所述氩气等离子体化,并利用所述第三射频电场使氩离子对所述沟槽的底部进行垂直轰击,以去除所述沟槽底部的保护层,其中,所述第三射频电场的偏置电压大于所述第一射频电场或第二射频电场的偏置电压,所述第三ICP能量低于所述第一ICP能量;S5:重复进行所述S2、S3和S4步骤,直至所述沟槽的深度达到预设深度。
优选地,所述氟基气体为SF6
优选地,所述S2步骤中的SF6的流量范围为250-300sccm;所述S3步骤中的SF6的流量范围为0-5sccm;所述S4步骤中的SF6的流量范围为100-150sccm。
优选地,所述氟碳化合物气体为CF4或者C4F8
优选地,所述S2、S3和S4步骤中,所述氩气的流量均为20-70sccm。
优选地,所述S3步骤中,所述氟碳化合物气体的流量为120-160sccm。
优选地,所述S2和S4步骤中,所述氟碳化合物气体的流量为0-5sccm。
优选地,所述第一ICP能量的范围为2500-3500W,所述第二ICP能量的范围为1500-2000W,所述第三ICP能量的范围为1500-2000W。
优选地,所述第一射频电场的偏置电压的范围为5-30V,所述第二射频电场的偏置电压的范围为5-30V,所述第三射频电场的偏置电压大于或等于500V。
优选地,所述S2、S3和S4步骤的持续时间均为1-2秒。
区别于现有技术的情况,本发明的有益效果是:利用ICP刻蚀工艺使氟离子刻蚀硅衬底,再利用氟碳化合物中的CF2成分以聚合物形式覆盖在沟槽表面形成保护层,最后利用氩离子垂直轰击沟槽底部的保护层,以去除底部的保护层,不断循环进行上述过程,即可得到预设深度的沟槽,由于采用氟碳化合物气体对沟槽侧壁进行保护,并采用氩离子对沟槽进行垂直刻蚀,可以精确地控制刻蚀轮廓,从而能够刻蚀出较大深宽比的沟槽,而且对硅衬底的损伤非常小。
附图说明
图1-4是本发明实施例深硅刻蚀方法的刻蚀流程示意图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明实施例提供一种深硅刻蚀方法,深硅刻蚀方法包括以下步骤:
S1:在硅衬底上形成具有开口的阻挡层,并将硅衬底置于电感耦合等离子体ICP反应腔室内,其中,阻挡层与氟自由基不发生反应或者阻挡层与氟自由基的反应速度远小于与硅的反应速度。
其中,如图1所示,阻挡层2形成在硅衬底1上方,并且阻挡层2上设有开口21。阻挡层2的材料可以为光阻。首先,在硅衬底1表面涂布光阻,形成阻挡层2,然后,对阻挡层2进行光刻,形成光刻图形,光刻图形包括开口和阻挡硅衬底1的区域。
S2:在反应腔室中产生第一射频电场,向反应腔室通入氟基气体、氟碳化合物气体和氩气,采用第一ICP能量将氟基气体等离子体化,并利用第一射频电场使氟离子对露出在开口的硅衬底进行刻蚀,以形成沟槽。
其中,如图2所示,氟基气体等离子体化后,第一射频电场使氟离子对露出在开口21的硅衬底1进行化学性刻蚀后,形成沟槽11。为了增强氟自由基对硅无方向性的化学性刻蚀,需要增加氟自由基。增加氟自由基的方式可以是调节氟基气体的流量以及第一ICP(InductivelyCoupledPlasma电感耦合等离子体)能量。在本实施例中,氟基气体为SF6,氟碳化合物气体为CF4或者C4F8,该S2步骤中的SF6的流量范围为250-300sccm,氟碳化合物气体的流量为0-5sccm,第一ICP能量的范围为2500-3500W,第一射频电场的偏置电压的范围为5-30V。
SF6在等离子体化后,得到氟离子,其化学反应过程为:
SF6↑→F-↑+SXFY↑+SXFY +
然后,氟离子与开口21中的硅衬底1表面发生反应,完成化学性刻蚀,其化学反应过程为:
Si+F-→SiFX
S3:在反应腔室中产生第二射频电场,向反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第二ICP能量将氟碳化合物气体等离子体化,使等离子体中的CF2成分以聚合物形式覆盖在硅表面,以在沟槽的表面沉积保护层,其中,第二ICP能量低于第一ICP能量。
其中,如图3所示,在沟槽11的表面沉积了一层保护层12。在本实施例中,第二ICP能量的范围为1500-2000W,第二射频电场的偏置电压的范围为5-30V,且该S3步骤中,氟碳化合物气体的流量为120-160sccm,SF6的流量范围为0-5sccm。
本实施例以CF4为例,CF4等离子体化状态下分解成离子态CF2基与活性氟基,其化学反应过程为:
CF4↑→2F↑+CF2
其中,离子态CF2基又与硅表面接触,形成PTFE(Polytetrafluoroethylene,聚四氟乙烯)状的(CF2)n高分子钝化膜,其化学反应过程为:
nCF2↑→(CF2)n
S4:在反应腔室中产生第三射频电场,向反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第三ICP能量将氩气等离子体化,并利用第三射频电场使氩离子对沟槽的底部进行垂直轰击,以去除沟槽底部的保护层,其中,第三射频电场的偏置电压大于第一射频电场或第二射频电场的偏置电压,第三ICP能量低于第一ICP能量。
其中,如图4所示,第三射频电场使氩离子对沟槽的底部进行垂直轰击,从而去除了沟槽11底部的保护层12。在本实施例中,该S4步骤中的SF6的流量范围为100-150sccm,氟碳化合物气体的流量为0-5sccm,第三ICP能量的范围为1500-2000W,第三射频电场的偏置电压大于或等于500V。而在S2、S3和S4步骤中,氩气的流量均为20-70sccm。
由于第三射频电场的偏置电压足够大,可以提高氩离子的垂直轰击能力,从而可以很容易地打开沟槽11底部的保护层12。
S5:重复进行S2、S3和S4步骤,直至沟槽的深度达到预设深度。
其中,由于沟槽11底部的保护层12被打开,可以重复进行S2、S3和S4步骤,再次对沟槽11底部进行刻蚀,而由于沟槽11侧壁具有保护层12,刻蚀方向为垂直方向,只增加沟槽11的深度,几乎不会对沟槽11侧壁产生影响。当沟槽11的深度达到预设深度时,就可以结束刻蚀,得到具有较大深宽比的沟槽11的硅衬底1。在本实施例中,S2、S3和S4步骤的持续时间均为1-2秒。
下面将结合具体实例来说明本发明实施例的深硅刻蚀方法的效果,该具体实例采用双射频源等离子刻蚀机,ICP离子源的功率为3.5kW,频率为2MHz。ICP离子源提供第一ICP能量、第二ICP能量和第三ICP能量。双射频源等离子刻蚀机采用DBS(DigitalBiasSupply,数字偏置电源)产生第一射频电场、第二射频电场和第三射频电场,数字偏置电源的功率为100W,频率为1-100KHz。S2、S3和S4步骤的循环次数为125次。
具体实例1:使用本发明实施例的深硅刻蚀方法刻蚀出的沟槽,如表1所示。
表1
从沟槽的测量结果上可以看出,沟槽的刻蚀轮廓比较精确,深宽比也较大。
具体实例2:使用本发明实施例的深硅刻蚀方法刻蚀出的沟槽,如表2所示。
表2
从沟槽的测量结果上可以看出,沟槽的刻蚀轮廓比较精确,深宽比也较大,并且沟槽侧壁比较平整,几乎没有被刻蚀。
通过上述方式,本发明实施例的深硅刻蚀方法利用ICP刻蚀工艺使氟离子刻蚀硅衬底,再利用氟碳化合物中的CF2成分以聚合物形式覆盖在沟槽表面形成保护层,最后利用氩离子垂直轰击沟槽底部的保护层,以去除底部的保护层,不断循环进行上述过程,即可得到预设深度的沟槽,由于采用氟碳化合物气体对沟槽侧壁进行保护,并采用氩离子对沟槽进行垂直刻蚀,可以精确地控制刻蚀轮廓,从而能够刻蚀出较大深宽比的沟槽,而且对硅衬底的损伤非常小。
以上所述仅为本发明的实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种深硅刻蚀方法,其特征在于,包括以下步骤:
S1:在硅衬底上形成具有开口的阻挡层,并将所述硅衬底置于电感耦合等离子体ICP反应腔室内,其中,所述阻挡层与氟自由基不发生反应或者所述阻挡层与氟自由基的反应速度远小于与硅的反应速度;
S2:在所述反应腔室中产生第一射频电场,向所述反应腔室通入氟基气体、氟碳化合物气体和氩气,采用第一ICP能量将所述氟基气体等离子体化,并利用所述第一射频电场使氟离子对露出在所述开口的硅衬底进行刻蚀,以形成沟槽;
S3:在所述反应腔室中产生第二射频电场,向所述反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第二ICP能量将所述氟碳化合物气体等离子体化,使等离子体中的CF2成分以聚合物形式覆盖在硅表面,以在所述沟槽的表面沉积保护层,其中,所述第二ICP能量低于所述第一ICP能量;
S4:在所述反应腔室中产生第三射频电场,向所述反应腔室继续通入氟基气体、氟碳化合物气体和氩气,采用第三ICP能量将所述氩气等离子体化,并利用所述第三射频电场使氩离子对所述沟槽的底部进行垂直轰击,以去除所述沟槽底部的保护层,其中,所述第三射频电场的偏置电压大于所述第一射频电场或第二射频电场的偏置电压,所述第三ICP能量低于所述第一ICP能量;
S5:重复进行所述S2、S3和S4步骤,直至所述沟槽的深度达到预设深度。
2.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述氟基气体为SF6
3.根据权利要求2所述的深硅刻蚀方法,其特征在于,所述S2步骤中的SF6的流量范围为250-300sccm;所述S3步骤中的SF6的流量范围为0-5sccm;所述S4步骤中的SF6的流量范围为100-150sccm。
4.根据权利要求1所述的深硅刻蚀方法,其特征在于,所述氟碳化合物气体为CF4或者C4F8
5.根据权利要求1至4任一项所述的深硅刻蚀方法,其特征在于,所述S2、S3和S4步骤中,所述氩气的流量均为20-70sccm。
6.根据权利要求4所述的深硅刻蚀方法,其特征在于,所述S3步骤中,所述氟碳化合物气体的流量为120-160sccm。
7.根据权利要求4所述所述的深硅刻蚀方法,其特征在于,所述S2和S4步骤中,所述氟碳化合物气体的流量为0-5sccm。
8.根据权利要求1至4任一项所述的深硅刻蚀方法,其特征在于,所述第一ICP能量的范围为2500-3500W,所述第二ICP能量的范围为1500-2000W,所述第三ICP能量的范围为1500-2000W。
9.根据权利要求1至4任一项所述的深硅刻蚀方法,其特征在于,所述第一射频电场的偏置电压的范围为5-30V,所述第二射频电场的偏置电压的范围为5-30V,所述第三射频电场的偏置电压大于或等于500V。
10.根据权利要求1所述所述的深硅刻蚀方法,其特征在于,所述S2、S3和S4步骤的持续时间均为1-2秒。
CN201510475503.9A 2015-08-05 2015-08-05 深硅刻蚀方法 Pending CN105185704A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510475503.9A CN105185704A (zh) 2015-08-05 2015-08-05 深硅刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510475503.9A CN105185704A (zh) 2015-08-05 2015-08-05 深硅刻蚀方法

Publications (1)

Publication Number Publication Date
CN105185704A true CN105185704A (zh) 2015-12-23

Family

ID=54907703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510475503.9A Pending CN105185704A (zh) 2015-08-05 2015-08-05 深硅刻蚀方法

Country Status (1)

Country Link
CN (1) CN105185704A (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110006347A (zh) * 2017-12-05 2019-07-12 株式会社三丰 刻度尺及其制造方法
CN110171802A (zh) * 2019-07-11 2019-08-27 江苏鲁汶仪器有限公司 一种mems的深硅刻蚀方法
CN110534426A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN113666331A (zh) * 2021-08-23 2021-11-19 苏州司南传感科技有限公司 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺
CN114664648A (zh) * 2022-03-15 2022-06-24 浙江大学 一种硅刻蚀方法
CN115841946A (zh) * 2023-02-24 2023-03-24 广州粤芯半导体技术有限公司 深硅刻蚀优化方法
CN116581026A (zh) * 2023-07-14 2023-08-11 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法
WO2024139224A1 (zh) * 2022-12-30 2024-07-04 江苏鲁汶仪器股份有限公司 一种刻蚀方法及刻蚀系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
CN101459066A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103534196A (zh) * 2011-05-12 2014-01-22 朗姆研究公司 用于在bosch蚀刻工艺后实现平滑的侧壁的方法
CN103950887A (zh) * 2014-04-09 2014-07-30 华中科技大学 一种深硅刻蚀方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0729175A1 (en) * 1995-02-24 1996-08-28 International Business Machines Corporation Method for producing deep vertical structures in silicon substrates
CN101459066A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103534196A (zh) * 2011-05-12 2014-01-22 朗姆研究公司 用于在bosch蚀刻工艺后实现平滑的侧壁的方法
CN103390581A (zh) * 2013-07-26 2013-11-13 中微半导体设备(上海)有限公司 硅通孔刻蚀方法
CN103950887A (zh) * 2014-04-09 2014-07-30 华中科技大学 一种深硅刻蚀方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110006347A (zh) * 2017-12-05 2019-07-12 株式会社三丰 刻度尺及其制造方法
CN110534426A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110534426B (zh) * 2018-09-18 2023-10-13 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110171802A (zh) * 2019-07-11 2019-08-27 江苏鲁汶仪器有限公司 一种mems的深硅刻蚀方法
CN110171802B (zh) * 2019-07-11 2022-02-22 江苏鲁汶仪器有限公司 一种mems的深硅刻蚀方法
CN113666331A (zh) * 2021-08-23 2021-11-19 苏州司南传感科技有限公司 一种与mems深硅刻蚀工艺相兼容的薄硅释放工艺
CN114664648A (zh) * 2022-03-15 2022-06-24 浙江大学 一种硅刻蚀方法
WO2024139224A1 (zh) * 2022-12-30 2024-07-04 江苏鲁汶仪器股份有限公司 一种刻蚀方法及刻蚀系统
CN115841946A (zh) * 2023-02-24 2023-03-24 广州粤芯半导体技术有限公司 深硅刻蚀优化方法
CN116581026A (zh) * 2023-07-14 2023-08-11 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法
CN116581026B (zh) * 2023-07-14 2023-11-28 江苏鲁汶仪器股份有限公司 一种InP基衬底的刻蚀方法

Similar Documents

Publication Publication Date Title
CN105185704A (zh) 深硅刻蚀方法
JP5207406B2 (ja) プラズマ処理方法
CN103950887B (zh) 一种深硅刻蚀方法
CN107644812B (zh) 基片刻蚀方法
JP2009124109A5 (zh)
CN106564855B (zh) 一种深硅刻蚀方法
CN102117738B (zh) 使用含碳氟化合物的聚合物使硅片顶角圆化的方法
CN103578973B (zh) 氮化硅高深宽比孔的循环刻蚀方法
TWI521597B (zh) Etching method of semiconductor structure
US20110117742A1 (en) Plasma processing method
CN106504982B (zh) 一种基片的刻蚀方法
CN105702569A (zh) 刻蚀方法
CN105097494B (zh) 刻蚀方法
CN111696863B (zh) 硅介质材料刻蚀方法
CN108573867A (zh) 硅深孔刻蚀方法
TWI514470B (zh) Deep silicon etching method
KR20200113000A (ko) 측벽 에칭을 달성하기 위한 방법
CN105097440A (zh) 一种深硅刻蚀方法
CN108133888B (zh) 一种深硅刻蚀方法
CN104637808B (zh) 一种解决底切问题的刻蚀方法
WO2016177251A1 (zh) 一种干刻蚀方法
CN109997212B (zh) 在有机层蚀刻中生成竖直轮廓的方法
CN107910259A (zh) 一种制备西格玛凹槽的方法
CN109390227A (zh) 一种小线宽垂直型沟槽的刻蚀方法
CN105712291B (zh) 斜槽刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 610000 Sichuan, Shuangliu County, Southwest Airport Economic Development Zone, the Internet of things industry park

Applicant after: CHENGDU HIWAFER TECHNOLOGY CO., LTD.

Address before: 610000 Sichuan, Shuangliu County, Southwest Airport Economic Development Zone, the Internet of things industry park

Applicant before: CHENGDU GASTONE TECHNOLOGY CO., LTD.

COR Change of bibliographic data
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151223