CN110534426B - 深硅刻蚀方法、深硅槽结构及半导体器件 - Google Patents
深硅刻蚀方法、深硅槽结构及半导体器件 Download PDFInfo
- Publication number
- CN110534426B CN110534426B CN201811087053.6A CN201811087053A CN110534426B CN 110534426 B CN110534426 B CN 110534426B CN 201811087053 A CN201811087053 A CN 201811087053A CN 110534426 B CN110534426 B CN 110534426B
- Authority
- CN
- China
- Prior art keywords
- etching
- deep silicon
- time
- lower electrode
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000005530 etching Methods 0.000 title claims abstract description 91
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 62
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 62
- 239000010703 silicon Substances 0.000 title claims abstract description 62
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000008569 process Effects 0.000 claims abstract description 18
- 230000000977 initiatory effect Effects 0.000 claims abstract description 17
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 238000006243 chemical reaction Methods 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 125000004122 cyclic group Chemical group 0.000 abstract description 2
- 210000002381 plasma Anatomy 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 230000005764 inhibitory process Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种深硅刻蚀方法、深硅槽结极及半导体器件。该方法包括：步骤1、向反应腔室内输入沉积气体，启辉进行沉积；步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P起始对基片进行刻蚀，在刻蚀时间t起始后停止通入刻蚀气体；步骤3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤2，其中，在循环次数达到初始循环次数之后，在执行所述步骤2时，增大下电极功率，和/或增大刻蚀时间。本发明通过在沉积步和刻蚀步的循环执行过程中，在刻蚀步中电极功率的递进和/或单步刻蚀时间的递进，能够制造出高深宽比和高垂直度的深硅槽结构，采用该结构的沟槽器件具有更好器件性能的潜在可能。
Description
技术领域
本发明涉及半导体集成电路制造领域，具体地，涉及一种深硅刻蚀方法、深硅槽结构及半导体器件。
背景技术
半导体分立器件正在经历从传统的平面栅向沟槽栅发展的变革，如氮化镓高电子迁移晶体管(GaN HEMT)微波功率器件使用沟槽栅可以抑制器件的短沟道效应，又如氮化硅(SiC)结型场效应晶体管中引入沟槽栅可以解决平面栅中沟道电子散射引起的迁移率降低问题，再如硅绝缘栅双极型晶体管(IGBT)器件中引入超级结由于掺杂浓度高可以有效降低导通电阻，由于耗尽区短可以提升开关速率。并且，由于横向结构超级结驱动电流小，市场主流产品采用垂直超级结，工艺技术则由多次外延工艺向深沟槽工艺发展。
而对于原本就需要沟槽刻蚀的分立器件，也在向高深宽比和高垂直度方向发展，如传统硅电容器件中，沟槽越深则能更加有效地利用器件空间，提升电容值；垂直度越高，则实际器件与理论模型之间就越相符，能更好地满足设计需要。因此，半导体分立器件的发展对深硅刻蚀提出了越来越高的要求。
由于深沟槽具有较大的深宽比和较高的垂直度，传统的湿法刻蚀很难完成，必须采用干法刻蚀的方法获得。干法刻蚀是一种基于低温等离子体的技术，其使用离化后的气体与待刻蚀材料经过物理轰击和化学反应而达到刻蚀的目的。由于等离子体具有一定的平均自由程，深度越深则刻蚀越难进行，最终往往形成V字形形貌。因此，通过刻蚀机硬件的改进和工艺配方的优化，获得高深宽比和高垂直度的深硅槽结构一直是工业界努力的方向。
传统的深硅刻蚀(BOSCH)工艺，采用沉积和刻蚀交替进行的方案，由于等离子体具有一定的平均自由程，深度越深则刻蚀越难进行，最终往往形成V字形形貌，即刻蚀出的深硅槽底部开口将明显缩小，图1a示出深硅槽顶部样貌，图1b示出深硅槽底部样貌。并且，该方案并不适用于深度大于100微米、深宽比大于65和侧壁垂直度达到90°±1°的深硅槽刻蚀，不能实现较高的垂直度和较高的深宽比。
公开于本发明背景技术部分的信息仅仅旨在加深对本发明的一般背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
为了解决现有技术中的上述技术问题，本发明提出了一种深硅刻蚀方法、深硅槽结构及包含该深硅槽结构的半导体器件，该方法所刻蚀的深硅槽结构具有高垂直度以及高深宽比。
根据本发明的一方面，提了一种深硅刻蚀方法，包括：
步骤1、向反应腔室内输入沉积气体，启辉进行沉积；
步骤2、停止输入沉积气体，开始通入刻蚀气体，以电极功率P起始对基片进行刻蚀，在刻蚀时间t起始后停止通入刻蚀气体；
步骤3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤2，其中，在循环次数达到设定初始循环次数之后，在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大，和/或将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大。
优选地，所述步骤3中，若循环执行所述步骤1至所述步骤2，在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第一预设值，和/或将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大第二预设值。
优选地，所述第一预设值根据所述下电极功率P起始、预设终止下电极功率P终止、当前循环次数n、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式计算获得；
所述第二预设值根据刻蚀时间t起始、预设终止刻蚀时间t终止、当前循环次数n、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式计算获得。
优选地，所述步骤2中的下电极功率自55W逐步增加至70W。
优选地，所述步骤2中的刻蚀时间自1.2s逐步增加至1.5s。
优选地，所述步骤1的执行时间在0.5s～0.9s之间。
根据本发明的另一方面，提出一种深硅槽结构，利用如上所述的深硅刻蚀方法进行刻蚀。
优选地，所述深硅槽的深宽比大于65，深度大于100μm，垂直度为90°±0.1°。
根据本发明的又一方面，提出一种半导体器件，包含如上所述的深硅槽结构。
本发明具有以下有益技术效果：
通过在沉积步和刻蚀步的循环执行过程中，在刻蚀步中下电极功率的递进和/或单步刻蚀时间的递进，能够制造出高深宽比和高垂直度的深硅槽结构，采用该结构的沟槽器件，例如沟槽栅IGBT、沟槽栅MOSFET、沟槽栅JFET和电容器等，将具有更好器件性能的潜在可能。
本发明的方法具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施例中将是显而易见的，或者将在并入本文中的附图和随后的具体实施例中进行详细陈述，这些附图和具体实施例共同用于解释本发明的特定原理。
附图说明
通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
图1a和图1b分别示出现有技术中深硅槽顶部样貌和底部样貌；
图2示出根据本发明的示例性实施方案的深硅刻蚀方法的流程图；
图3a-图3d示出根据本发明的示例性实施方案的深硅刻蚀方法的刻蚀结果；
图4a-图4d示出整掩膜厚度和循环总次数后的刻蚀结果。
具体实施方式
下面将参照附图更详细地描述本发明。虽然附图中显示了本发明的优选实施例，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了使本公开更加透彻和完整，并且能够将本公开的范围完整地传达给本领域的技术人员。
图2为示出根据本发明的示例性实施方案的深硅刻蚀方法的流程图。如图2所示，该方法包括：
S1、向反应腔室内输入沉积气体，启辉进行沉积；
S2、停止输入沉积气体，开始通入刻蚀气体，以电极功率P起始对基片进行刻蚀，在刻蚀时间t起始后停止通入刻蚀气体；
S3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤S1至所述步骤S2，其中，在循环次数达到设定初始循环次数之后，在执行所述步骤S2时，将当前下电极功率在上一次执行的下电极功率的基础上增大，和/或将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大。
对于深硅刻蚀，随着槽的深度增加，刻蚀越难进行。这主要是由于两方面的原因：其一，等离子体具有一定的平均自由程，具有反应活性的等离子体较难进入深硅槽底部，抑制了刻蚀作用；其二，发生刻蚀化学反应的反应产物也较难从深硅槽底部带离反应体系，从化学平衡的角度也具有抑制刻蚀的作用。
为了克服这一问题，本发明在刻蚀机硬件条件不改变的前提下，通过对BOSCH工艺配方的优化，对深度增加后的刻蚀进行补偿。具体地，将刻蚀工艺分为刻蚀步和沉积步，根据循环次数，二者交替进行。整个刻蚀工艺过程，沉积步程式(recipe)保持不变，在沉积步和刻蚀步的循环次数达到初始循环次数后，刻蚀步程式作出如下改进：逐渐增加刻蚀步的下电极功率(P终末)，以使更多等离子体能够进入深硅槽底部；和/或逐渐延长刻蚀步的单步刻蚀时间(t终末)，以促进深硅槽底部的化学反应。
具体地，在执行步骤S2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第一预设值，和/或将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大第二预设值。
其中，第一预设值可以根据所述下电极功率P起始、预设终止下电极功率P终止、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式(1)计算获得：
ΔP＝(P终止–P起始)/(n总-n初) (1)。
第二预设值可以根据刻蚀时间t起始、预设终止刻蚀时间t终止、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式(2)计算获得：
Δt＝(t终止–t起始)/(n总-n初) (2)。
其中，总循环次数n总包括达到初始循环次数n初前下电极功率与单步刻蚀时间保持不变的循环次数以及在达到初始循环次数n初后下电极功率和/或单步刻蚀时间逐渐发生变化的循环次数。本领域技术人员应当理解，初始循环次数以及总循环次数可依据所刻蚀深硅槽的具体要求来确定。
在本实施例中，步骤2中的下电极功率可以自55W逐步增加至70W。也就是说，起始下电极功率P起始可以设定为55W，在循环次数达到初始循环次数之后，每次循环电极功率都增加第一预设值，在工艺结束时电极功率可达到70W。
步骤2中的刻蚀时间可以自1.2s逐步增加至1.5s。也就是说，起始刻蚀时间可以设定为1.2s，在循环次数达到初始循环次数之后，每次循环刻蚀时间都增加第二预设值，在工艺结束时刻蚀时间可达到1.5s。
步骤1的执行时间可以在0.5s～0.9s之间，即可以将向反应腔室内输入沉积气体的时间设置在0.5s～0.9s之间，优选为0.7s。
本实施例的工艺步骤的示例性工艺参数如下表所示。
表1
本发明还提出了一种深硅槽结构，其利用如上所述的深硅刻蚀方法进行刻蚀。
优选地，所述深硅槽结构的深宽比大于65，深度大于100μm，垂直度为90°±0.1°。
利用根据本发明的示例性实施方案的深硅刻蚀方法进行刻蚀的所得到的深硅槽结构如图3a-图3d所示。其中，图3a为深硅槽整体形貌与深度，图3b为深硅槽的顶部形貌，图3c为深硅槽的中部形貌，图3d为深硅槽的底部形貌。
对图3a-图3d进行数据统计结果如下表所示：
表2
在该深硅刻蚀方法中，在步骤2中利用设定厚度的掩膜对基片进行刻蚀，通过增加掩膜厚度，所得到的深硅槽结构的深度可以继续增加。通过增加循环总次数，也可以进一步提高深硅槽结构的深度、深宽比以及垂直高达。例如可将深度提升至125微米，深宽比大于80，垂直度达到90°±0.05°。
调整掩膜厚度和循环总次数后所得的深硅槽结构如图4a-图4d所示。其中，图4a为深硅槽整体形貌与深度，图4b为深硅槽的顶部形貌，图4c为深硅槽的中部形貌，图4d为深硅槽的底部形貌。
对图4a-图4d进行数据统计结果如下表所示：
表3
以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (5)
1.一种深硅刻蚀方法，其特征在于，包括：
步骤1、向反应腔室内输入沉积气体，启辉进行沉积，沉积时间不变；
步骤2、停止输入沉积气体，开始通入刻蚀气体，以下电极功率P起始对基片进行刻蚀，在刻蚀时间t起始后停止通入刻蚀气体；
步骤3、判断当前循环次数是否达到总循环次数，是则结束工艺，否则循环执行所述步骤1至所述步骤2，其中，在循环次数达到初始循环次数之后，在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大，并将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大；
其中，所述步骤3中，在循环次数达到初始循环次数之后，在执行所述步骤2时，将当前下电极功率在上一次执行的下电极功率的基础上增大第一预设值，并将当前刻蚀时间在上一次执行的刻蚀时间的基础上增大第二预设值；
所述步骤1的执行时间在0.5s～0.9s之间；
在初始循环次数之前的每次循环刻蚀过程中，下电极功率和单步刻蚀时间保持不变，下电极功率为55W，单步刻蚀时间为1.2s；
在循环次数达到总循环次数时，下电极功率达到70W，单步刻蚀时间达到1.5s；
循环次数达到初始循环次数之前的刻蚀过程和循环次数到达初始循环次数之后的刻蚀过程是连续的。
2.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述第一预设值根据所述下电极功率P起始、预设终止下电极功率P终止、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式计算获得；
所述第二预设值根据刻蚀时间t起始、预设终止刻蚀时间t终止、预设初始循环次数n初以及预设总循环次数n总之间的预设关系式计算获得。
3.一种深硅槽结构，其特征在于，利用如权利要求1-2中任意一项所述的深硅刻蚀方法进行刻蚀。
4.根据权利要求3所述的深硅槽结构，其特征在于，所述深硅槽结构的深宽比大于65，深度大于100μm，垂直度为90°±0.1°。
5.一种半导体器件，其特征在于，包含如权利要求3或4所述的深硅槽结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811087053.6A CN110534426B (zh) | 2018-09-18 | 2018-09-18 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811087053.6A CN110534426B (zh) | 2018-09-18 | 2018-09-18 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534426A CN110534426A (zh) | 2019-12-03 |
| CN110534426B true CN110534426B (zh) | 2023-10-13 |
Family
ID=68657354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811087053.6A Active CN110534426B (zh) | 2018-09-18 | 2018-09-18 | 深硅刻蚀方法、深硅槽结构及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110534426B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112490124A (zh) * | 2020-11-20 | 2021-03-12 | 北京北方华创微电子装备有限公司 | 一种刻蚀方法、半导体刻蚀设备 |
| CN114446779B (zh) * | 2021-12-30 | 2024-05-14 | 西安北方华创微电子装备有限公司 | 一种深硅刻蚀方法和半导体工艺设备 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158027A (zh) * | 2006-06-23 | 2008-04-09 | 奇梦达股份公司 | 溅射沉积装置和方法 |
| CN103824767A (zh) * | 2012-11-16 | 2014-05-28 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
| CN103950887A (zh) * | 2014-04-09 | 2014-07-30 | 华中科技大学 | 一种深硅刻蚀方法 |
| CN105185704A (zh) * | 2015-08-05 | 2015-12-23 | 成都嘉石科技有限公司 | 深硅刻蚀方法 |
| CN106564855A (zh) * | 2015-10-08 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| CN108364867A (zh) * | 2018-02-28 | 2018-08-03 | 清华大学 | 深硅刻蚀方法 |
| CN108447785A (zh) * | 2018-02-26 | 2018-08-24 | 清华大学 | 基于sog圆片的深硅刻蚀方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7186658B2 (en) * | 2004-05-24 | 2007-03-06 | Winbond Electronics Corporation | Method and resulting structure for PCMO film to obtain etching rate and mask to selectively by inductively coupled plasma |
| US9023227B2 (en) * | 2011-06-30 | 2015-05-05 | Applied Materials, Inc. | Increased deposition efficiency and higher chamber conductance with source power increase in an inductively coupled plasma (ICP) chamber |
-
2018
- 2018-09-18 CN CN201811087053.6A patent/CN110534426B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101158027A (zh) * | 2006-06-23 | 2008-04-09 | 奇梦达股份公司 | 溅射沉积装置和方法 |
| CN103824767A (zh) * | 2012-11-16 | 2014-05-28 | 中微半导体设备(上海)有限公司 | 一种深硅通孔的刻蚀方法 |
| CN103950887A (zh) * | 2014-04-09 | 2014-07-30 | 华中科技大学 | 一种深硅刻蚀方法 |
| CN105185704A (zh) * | 2015-08-05 | 2015-12-23 | 成都嘉石科技有限公司 | 深硅刻蚀方法 |
| CN106564855A (zh) * | 2015-10-08 | 2017-04-19 | 北京北方微电子基地设备工艺研究中心有限责任公司 | 一种深硅刻蚀方法 |
| CN108447785A (zh) * | 2018-02-26 | 2018-08-24 | 清华大学 | 基于sog圆片的深硅刻蚀方法 |
| CN108364867A (zh) * | 2018-02-28 | 2018-08-03 | 清华大学 | 深硅刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110534426A (zh) | 2019-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103915500B (zh) | 垂直功率mosfet | |
| CN104769723B (zh) | 沟槽栅功率半导体场效应晶体管 | |
| US9196702B2 (en) | Power semiconductor device and method of manufacturing the same | |
| CN105551964B (zh) | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 | |
| CN103972287A (zh) | 半导体装置 | |
| KR20150029502A (ko) | 변형된 소스 및 드레인(ssd）구조물 및 그 형성 방법 | |
| CN110534426B (zh) | 深硅刻蚀方法、深硅槽结构及半导体器件 | |
| CN112864246B (zh) | 超结器件及其制造方法 | |
| CN107039268A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| CN106298919A (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| WO2013077068A1 (ja) | 半導体装置の製造方法 | |
| CN106856170A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN103390545A (zh) | 改善沟槽型nmos漏源击穿电压的方法及其结构 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| US9178038B2 (en) | Raised source/drain MOS transistor and method of forming the transistor with an implant spacer and an epitaxial spacer | |
| CN110534425B (zh) | 深硅刻蚀方法、深硅槽结构及半导体器件 | |
| CN106409675A (zh) | 耗尽型功率晶体管的制造方法 | |
| CN108091695B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
| CN107180857B (zh) | Vdmos器件的制作方法 | |
| CN104638004B (zh) | 超级结mosfet器件的结构 | |
| CN113555283B (zh) | 一种刻蚀GaN基高电子迁移率晶体管异质结的方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN115172450A (zh) | 一种沟槽栅极结构器件及其制作方法 | |
| US20140124853A1 (en) | Semiconductor device with reduced miller capacitance and fabrication method thereof | |
| CN100395876C (zh) | 功率金属氧化物半导体场效应晶体管的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |