CN108364867A - 深硅刻蚀方法 - Google Patents

深硅刻蚀方法 Download PDF

Info

Publication number
CN108364867A
CN108364867A CN201810167284.1A CN201810167284A CN108364867A CN 108364867 A CN108364867 A CN 108364867A CN 201810167284 A CN201810167284 A CN 201810167284A CN 108364867 A CN108364867 A CN 108364867A
Authority
CN
China
Prior art keywords
increase
cycle period
etching
period number
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810167284.1A
Other languages
English (en)
Other versions
CN108364867B (zh
Inventor
阮勇
尤政
崔志超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810167284.1A priority Critical patent/CN108364867B/zh
Publication of CN108364867A publication Critical patent/CN108364867A/zh
Application granted granted Critical
Publication of CN108364867B publication Critical patent/CN108364867B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching

Abstract

本发明公开了一种深硅刻蚀方法，包括：提供覆盖有图形化的掩膜层的硅片，首先刻蚀未被所述掩膜层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，还包括循环重复的钝化步骤、第一刻蚀步骤和第二刻蚀步骤，直至达到预定的刻蚀深度。其中，随着循环周期次数的增加，至少满足条件(1)至(3)中的至少一个：(1)所述钝化步骤的沉积时间随着所述循环周期次数的增加而增加；(2)所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大；(3)所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小。

Description

深硅刻蚀方法
技术领域
本发明涉及半导体制造领域，特别是涉及一种深硅刻蚀方法。
背景技术
微机电系统传感器越来越广泛地应用于汽车、手机和智能穿戴设备等领域，以体硅工艺为核心的微机电系统(MEMS)技术发展尤为迅速。高深宽比硅刻蚀技术的发展，使得微型传感器、执行器的灵敏度大幅提高。同表面硅工艺相比，以深硅刻蚀工艺为核心的体硅工艺，可以获得更大的检测电容、更灵敏的质量块结构，提高了MEMS传感器的分辨率和灵敏度。
目前的深硅刻蚀系统均采用Bosch工艺来实现。深刻蚀系统中存在刻蚀速率随着刻蚀槽宽度变窄而降低的问题，这种现象叫做lag效应，甚至有时在窄刻蚀槽的刻蚀中随着刻蚀深度的增加刻蚀速率逐渐降低为零。同时，随着刻蚀的进行，窄刻蚀槽上开口位置侧壁损伤严重，刻蚀上开口变宽，线宽损失增加，导致刻蚀深宽比的降低。
发明内容
基于此，有必要提供一种优化刻蚀深宽比的深硅刻蚀方法。
一种深硅刻蚀方法，包括：提供覆盖有图形化的掩膜层的硅片，首先刻蚀未被所述掩膜层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，还包括以下步骤：
钝化步骤：在所述刻蚀面、所述侧壁和所述掩膜层的表面沉积钝化层；
第一刻蚀步骤：进行各向异性等离子体刻蚀，以去除所述刻蚀面上覆盖的所述钝化层而使所述刻蚀面暴露，而所述侧壁上覆盖的所述钝化层不被完全去除；
第二刻蚀步骤：进行等离子体刻蚀，以刻蚀所述暴露的刻蚀面，所述侧壁被所述侧壁上覆盖的所述钝化层保护而不被刻蚀；
循环重复所述钝化步骤、所述第一刻蚀步骤和所述第二刻蚀步骤直至达到预定的刻蚀深度；
并且随着循环周期次数的增加，至少满足条件(1)至(3)中的至少一个：
(1)所述钝化步骤的沉积时间随着所述循环周期次数的增加而增加；
(2)所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大；
(3)所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小。
在其中一个实施例中，在所述条件(1)中所述钝化步骤的所述沉积时间随着循环周期次数的增加而匀速增加。
在其中一个实施例中，在所述条件(1)中所述钝化步骤的所述沉积时间随着所述循环周期次数的增加而匀速增加的增加速率为0～2.0×10-3s/周期。
在其中一个实施例中，在所述条件(2)中所述第二刻蚀步骤的所述平板电极功率随着所述循环周期次数的增加而匀速增大。
在其中一个实施例中，在所述条件(2)中所述第二刻蚀步骤的所述平板电极功率随着所述循环周期次数的增加而匀速增大的增大速率为0～0.2W/周期。
在其中一个实施例中，在所述条件(3)中所述第二刻蚀步骤的所述气压随着所述循环周期次数的增加而匀速减小。
在其中一个实施例中，在所述条件(3)中所述第二刻蚀步骤的所述气压随着所述循环周期次数的增加而匀速减小的减小速率为0～0.1mTorr/周期。
在其中一个实施例中，随着所述循环周期次数的增加还满足条件(4)所述第二刻蚀步骤的刻蚀时间随着所述循环周期次数的增加而增加。
在其中一个实施例中，在所述条件(4)中所述第二刻蚀步骤的所述刻蚀时间随着循环周期次数的增加而匀速增加。
在其中一个实施例中，在所述条件(4)中所述第二刻蚀步骤的所述刻蚀时间随着循环周期次数的增加而匀速增加的增加速率为0～3×10-2s/周期。
在其中一个实施例中，所述循环周期次数大于800。
在其中一个实施例中，所述钝化步骤的平板电极功率为0，所述第一刻蚀步骤的平板电极功率为100W～1000W，所述第二刻蚀步骤的平板电极功率为30W～1000W。
在周期性的循环刻蚀过程中，由于等离子体在每次刻蚀均从刻蚀槽上部开口进入到达底部的刻蚀面，使得刻蚀槽侧壁越靠近上部越容易遭到刻蚀，循环次数越多，这一现象越明显。本发明通过控制钝化步骤、第一刻蚀步骤和/或第二刻蚀步骤的相关工艺参数随着循环周期次数的增加而逐渐增大或减小，能够抵消刻蚀槽侧壁越靠近上部越容易遭到刻蚀的不利因素，提高刻蚀槽的深宽比。
在这些条件中，通过控制钝化步骤的沉积时间随着循环周期次数的增加逐渐增加，使得每次沉积的钝化层厚度随着循环周期次数的增加而增大，能够在刻蚀深度较深时，在刻蚀槽侧壁上沉积足够厚的钝化层，以避免刻蚀步骤对侧壁造成过多的损伤，避免刻蚀槽上部宽度变大，提高了刻蚀槽的深宽比。
平板电极的作用是提供电场，将反应粒子带入刻蚀槽底部，同时将反应副产物从刻蚀槽底部带出来，即进行各向异性的等离子体刻蚀。通过控制第二刻蚀步骤的平板电极功率随着循环周期次数的增加逐渐增大，随着刻蚀槽加深提高了电场强度，使得反应粒子沿电场方向有了更高的能量，更易于到达刻蚀槽底部的刻蚀面，从而避免了在多次循环周期次数中对刻蚀槽侧壁造成过多损伤，避免刻蚀槽上部宽度变大，同时提高了深槽底部反应粒子和反应副产物的交换能力，使得底部的硅片能顺利反应，提高了深槽底部，即刻蚀面的刻蚀速率。
通过控制第二刻蚀步骤的气压随着循环周期次数的增加逐渐减小，在刻蚀槽较浅时，可以保证有足够的反应粒子与硅片反应，以维持较高的刻蚀速率，在刻蚀槽较深时，减少了真空工艺腔室中的分子数量，使得分子之间的碰撞减少，刻蚀反应副产物更易于从刻蚀槽底部向刻蚀槽开口处逃逸，进而使新的反应粒子能易于到达刻蚀槽底部的刻蚀面，保证刻蚀槽深度的增加同时减轻对刻蚀槽侧壁的损伤，避免刻蚀槽上部宽度变大，提高了刻蚀槽的深宽比。
附图说明
图1为本发明一实施例的深硅刻蚀方法流程图；
图2为本发明一实施例的沉积硬掩膜步骤的示意图；
图3为本发明一实施例的沉积光刻胶步骤的示意图；
图4为本发明一实施例的光刻步骤的示意图；
图5为本发明一实施例的显影步骤的示意图；
图6为本发明一实施例的刻蚀硬掩膜步骤的示意图；
图7为本发明一实施例的硅片刻蚀步骤的示意图；
图8为本发明实施例1的硅片刻蚀照片；
图9为本发明对比例的硅片刻蚀照片。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本发明的深硅刻蚀方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。实施例附图中各种不同对象按便于列举说明的比例绘制，而非按实际组件的比例绘制。
请参阅图1，本发明实施例提供一种深硅刻蚀方法，首先提供覆盖有图形化的掩膜层的硅片100，并包括以下步骤：
S100，刻蚀未被所述掩膜层覆盖的硅片100表面，以形成刻蚀面111和基本垂直于所述刻蚀面111的侧壁112；
S200，钝化步骤:在所述刻蚀面111、所述侧壁112和所述掩膜层的表面沉积钝化层；
S300，第一刻蚀步骤:进行各向异性等离子体刻蚀，以去除所述刻蚀面111上覆盖的所述钝化层而使所述刻蚀面111暴露，而所述侧壁112上覆盖的钝化层不被完全去除；
S400，第二刻蚀步骤:进行等离子体刻蚀，以刻蚀所述暴露的刻蚀面111，所述侧壁112被其上覆盖的钝化层保护而不被刻蚀；以及
S500，循环重复所述钝化步骤、所述第一刻蚀步骤和所述第二刻蚀步骤直至达到预定的刻蚀深度。
随着循环周期次数的增加，至少满足条件(1)至(3)中的至少一个：
(1)所述钝化步骤的沉积时间随着所述循环周期次数的增加而增加；
(2)所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大；
(3)所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小。
在MEMS领域中，在完成刻蚀后还有向刻蚀形成的刻蚀槽110中填充导体材料，填充方法可以是利用化学气相沉积或者物理气象沉积过程。由于所述沉积过程的导体材料是从上向下沉积的，所以刻蚀形成的刻蚀槽110形状优选为具有垂直的侧壁112。在传统硅片100刻蚀工艺中，由于刻蚀过程中，随着刻蚀时间的增加，在对硅片100进行深度刻蚀的过程中，会不可避免的造成刻蚀槽110侧壁112的刻蚀，使刻蚀槽110的开口的上宽会逐渐变大，随着刻蚀深度的增加，刻蚀过程的反应粒子进入刻蚀槽110的底部越来越困难，刻蚀槽110的底部的下宽相对于上宽越来越小，上宽和下宽的差距逐渐变大，造成刻蚀槽110的侧壁112之间有一定的角度，刻蚀槽110有一定的深宽比，不利于后期的填充。刻蚀槽110的深宽比计算方法为：
深宽比＝2×刻蚀槽深度/(刻蚀槽上宽+刻蚀槽下宽)。
本发明通过控制钝化步骤、第一刻蚀步骤或第二刻蚀步骤的以下至少一个工艺参数随着循环周期次数的增加而逐渐增大或减小来提高深宽比。
其中，所述钝化步骤的沉积时间随着循环周期次数的增加而增加，和/或所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大，和/或所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小。
通过控制钝化步骤的沉积时间随着循环周期次数的增加而增加，使得每次沉积的钝化层厚度随着循环周期次数的增加而增大，能够在刻蚀深度较深时，在刻蚀槽110的侧壁112上沉积足够厚的钝化层，以避免刻蚀步骤对侧壁112造成过多的损伤，避免刻蚀槽110上部宽度变大，提高了刻蚀槽的深宽比。平板电极的作用是提供电场，将反应粒子带入刻蚀槽110底部，同时将反应副产物从刻蚀槽110底部带出来，即进行各向异性的等离子体刻蚀，通过控制第二刻蚀步骤的平板电极功率随着循环周期次数的增加而增大，在刻蚀槽110较深时提高了电场强度使得反应粒子沿电场方向有了更高的能量，更易于到达刻蚀槽110底部的刻蚀面111，从而避免了在多次循环周期次数中对刻蚀槽侧壁112造成过多损伤，避免刻蚀槽110上部宽度变大，提高了深槽底部反应粒子和反应副产物的交换能力，使得底部的硅片100能顺利反应，提高了深槽底部，即刻蚀面111的刻蚀速率。通过控制第二刻蚀步骤的气压随着循环周期次数的增加而减小，在刻蚀槽110较浅时，可以保证有足够的反应粒子与硅片100反应，以维持较高的刻蚀速率，在刻蚀槽110较深时，减少了真空工艺腔室中的分子数量，使得分子之间的碰撞减少，反应副产物更易于从刻蚀的刻蚀槽110底部向刻蚀槽110开口处逃逸，进而使新的反应粒子能易于到达刻蚀槽底部的刻蚀面继续与硅片100反应，保证刻蚀槽110深度的增加同时减轻对刻蚀槽侧壁112的损伤，避免刻蚀槽110上部宽度变大，提高了刻蚀槽110的深宽比。
待刻蚀的所述硅片100材料优选为单晶硅。在对所述硅片100进行刻蚀前，需要在所述硅片100上覆盖掩膜层，并对所述掩膜层进行图形化，通过对所述硅片100进行刻蚀，从而将所述掩膜层的图形转移到所述硅片100上。在硅片100上覆盖图形化的掩膜层包括在硅片100上沉积硬掩膜200、在所述硬掩膜200上形成光刻胶300、光刻显影以及刻蚀所述硬掩膜200的步骤。请参阅图2至图6。
请参阅图2，在所述硅片100上沉积硬掩膜200。由于硅片100刻蚀过程中未图形化的掩膜层部分也会不可避免的被刻蚀，造成一定消耗，为保证在完成硅片100预定深度的刻蚀前未图形化的掩膜层部分不被耗尽，需要增加掩膜层材料的耐刻蚀性。本发明的硬掩膜200在刻蚀硅片100的过程中的选择比高于光刻胶300，比光刻胶300更耐刻蚀，所以要增加一层硬掩膜200，形成光刻胶300和硬掩膜200组成的掩膜层能够增加掩膜层的耐刻蚀性。
请参阅图3至图5，在所述硬掩膜200上形成光刻胶300，并对所述光刻胶300进行光刻显影，形成图形化的光刻胶300。在一实施例中，使用平行紫外光照射有遮光层410的玻璃掩膜板400，被所述紫外光照射的所述光刻胶300性质改变，可以溶于显影液，被所述遮光层410遮挡的区域未被紫外光照射，所述未被紫外光照射的光刻胶300性质不发生改变，因此不溶于显影液，从而使所述玻璃掩膜板400上的图案1:1地转移到所述硅片100表面的所述光刻胶300上。
请参阅图6，所述硬掩膜200的刻蚀一般采用感应耦合等离子体干法刻蚀。感应耦合等离子体干法刻蚀为通入反应气体使用电感耦合等离子体辉光放电将其分解，产生的具有强化学活性的等离子体，在电场的加速作用下移动到样品表面，对样品表面既进行化学反应生成挥发性气体，又有一定的物理刻蚀作用。所述感应耦合等离子体干法刻蚀主要用于刻蚀Si基材料，包括Si，SiO2，SiNx等，以及低温深硅刻蚀等，广泛应用于物理，生物，化学，材料，电子等领域。本实施例通过所述感应耦合等离子体干法刻蚀法对所述硬掩膜200进行刻蚀，形成图形化沟槽210。将所述光刻胶300上的图形转移到所述硬掩膜200上，形成图形化的硬掩膜200。通入的所述反应气体可以为CF4、C4F8和He。
请参阅图7，在步骤S100，沿所述图形化沟槽210刻蚀未被所述掩膜层覆盖的硅片100表面，以形成刻蚀面111和基本垂直于所述刻蚀面111的侧壁112。以所述刻蚀面111为基础进行后续步骤S200、S300、S400和S500。对硅片100刻蚀，随着刻蚀深度的加深，所述刻蚀面111的位置逐渐降低，形成预定深度的刻蚀槽110和基本垂直于所述刻蚀面111的侧壁112，形成的所述刻蚀槽110具有开口，开口与所述刻蚀面111相对，侧壁112具有靠近刻蚀面111的下部及靠近开口的上部。定义所述刻蚀槽110靠近开口处的宽度为刻蚀槽上宽，靠近刻蚀面111的宽度为刻蚀槽下宽。
在步骤S200中，各项同性地在所述刻蚀面111、所述侧壁112和所述掩膜层的表面沉积钝化层。所述钝化层为聚合物，例如—[CF2]n—。在一实施例中，通入第一气体，形成所述钝化层，所述第一气体可以为C4F8。C4F8在自由电子的作用下发生分解，形成自由基，自由基进一步聚合形成高分子的—[CF2]n—钝化层。优选的，所述钝化步骤中平板电极功率为0，反应粒子的移动方向为各个方向，所以能够在所述刻蚀面111、所述侧壁112和所述掩膜层的表面都形成钝化层。在一实施例中，具体钝化步骤的反应如下：
在步骤S300中，各项异性地去除所述硅片100的刻蚀面111和所述掩膜层的表面的所述钝化层，同时保留所述侧壁112的所述钝化层，减小所述硅片100刻蚀时对所述侧壁112的刻蚀。优选的，通过通入第二气体对所述钝化层进行去除，所述第二气体优选为能够产生F-自由基的气体。所述第二气体可以为SF6气体，SF6气体在自由电子作用下产生F-自由基，与—[CF2]n—钝化层反应，产生CF2气体，通过所述刻蚀槽110的开口扩散出去，从而实现所述钝化层的去除。优选的，所述第一刻蚀步骤中平板电极功率为100W～1000W，一实施例中，平板电极功率为135W。较大的平板电极功率，使得该过程中的反应粒子被向下拉向刻蚀槽110底部，而只有较少部分反应粒子到达侧壁112。较大的平板电极功率会形成较强的电场，所述第一刻蚀步骤中的反应离子带电，因此会沿电场方向移动，具有极高的方向性(向下而非侧向)，因此能够实现只除掉所述刻蚀面111和掩膜层的表面的钝化层，而侧壁112钝化层被少量消耗。在一实施例中，所述第一刻蚀步骤的反应如下：
在步骤S400中，所述刻蚀面111的硅片100与F-自由基反应产生气体从所述刻蚀槽110释放，从而实现所述硅片100的刻蚀逐渐加深。在一实施例中，所述第二刻蚀步骤的反应如下：
Si+F-→SiFx↑
所述步骤S200、S300和S400交替循环，周期性地进行，从而实现所述硅片100的由浅至深的刻蚀。随着所述循环周期次数的增加，本发明步骤S200、S300和S400的相关工艺参数设置为随着循环周期次数的增加而逐渐增大或减小，从而能够抵消刻蚀槽侧壁越靠近上部越容易遭到刻蚀的不利因素，提高刻蚀槽的深宽比。
在一实施例中，所述钝化步骤的沉积时间随着循环周期次数的增加而增加，优选的，所述钝化步骤的沉积时间随着循环周期次数的增加而匀速增加，增加速率为0～2.0×10-3s/周期。随着刻蚀时间的增长，在所述第二刻蚀步骤中，反应粒子由所述刻蚀槽110开口进入所述刻蚀槽110底部时，虽然为反应粒子的运动方向的总体趋势是向下的，但会有小部分的反应粒子接触到所述侧壁112，每次刻蚀步骤中所述侧壁112都不可避免的受到一定程度的刻蚀，随着刻蚀时间的增长，刻蚀的循环周期增加，所述侧壁112逐渐被刻蚀的越来越严重，这样会导致所述刻蚀槽110上宽增加，从而导致所述深宽比降低。逐步增加钝化步骤的时间，能够在刻蚀深度较深时，在刻蚀槽110顶部的侧壁112上沉积足够厚的钝化层，以减少刻蚀步骤对侧壁112造成过多的损伤，避免刻蚀槽110上部宽度变大，增加深宽比。
在一实施例中，所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大，优选的，所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而匀速增大，增大速率为0～0.2W/周期。平板电极的作用是提供电场，将反应粒子带入刻蚀槽110底部，同时将反应副产物从刻蚀槽110底部带出来，即进行各向异性的等离子体刻蚀，通过控制第二刻蚀步骤的平板电极功率随着循环周期次数的增加而增大，在刻蚀槽110较深时提高了电场强度使得反应粒子沿电场方向有了更高的能量，反应粒子由所述刻蚀槽110开口向所述刻蚀槽110底部的自上而下的运动趋势更强，反应粒子向所述侧壁分散性减少，更易于到达刻蚀槽110底部的刻蚀面111，从而避免了在多次循环周期次数中对刻蚀槽侧壁112造成过多损伤，避免刻蚀槽110上部宽度变大，同时提高了深槽底部反应粒子和反应副产物的交换能力，使得底部的硅片100能顺利反应，提高了提高了深槽底部，即刻蚀面111的刻蚀速率。
在一实施例中，所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小，优选的，所述第二刻蚀步骤的气压随着所述循环周期次数的增加而匀速减小，减小速率为0～0.1mTorr/周期。通过控制第二刻蚀步骤的气压随着循环周期次数的增加而减小，在刻蚀槽110较浅时，气压较大，可以保证有足够的反应粒子与硅片100反应，以维持较高的刻蚀速率；在刻蚀槽110较深时，由于所述刻蚀槽的开口小，反应粒子和反应副产物进出所述刻蚀槽110越来越困难，通过减小气压能够减少真空工艺腔室中的分子数量，使得分子之间的碰撞减少，反应副产物更易于从刻蚀的刻蚀槽110底部向刻蚀槽110开口处逃逸，进而使新的反应粒子能易于到达刻蚀槽底部的刻蚀面继续与硅片100反应，增加刻蚀速率，保证刻蚀槽110深度的增加同时减轻对刻蚀槽侧壁112的损伤，避免刻蚀槽110上部宽度变大，提高了刻蚀槽110的深宽比。
在一实施例中，所述第二刻蚀步骤的刻蚀时间随着循环周期次数的增加而增加，增加速率为0～3.0×10-2s/周期。由于在刻蚀深度较深时反应粒子进入所述刻蚀槽110底部越来越困难，使得刻蚀速率越来越慢，通过控制第二刻蚀步骤的刻蚀时间随着循环周期次数的增加而增加，在刻蚀深度较深提高刻蚀时间从而增加刻蚀深度，提高深宽比。
在一实施例中，所述钝化步骤的沉积时间随着循环周期次数的增加而增加，增加速率为0～2.0×10-2s/周期；所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加逐渐增大，增大速率为0～0.2W/周期；以及所述第二刻蚀步骤的气压随着所述循环周期次数的增加逐渐减小，减小速率为0～0.1mTorr/周期。由于随着循环周期次数的增加，所述刻蚀槽110深度的增加，反应粒子和反应副产物进入所述刻蚀槽110底部越来越困难，刻蚀速率越来越慢，刻蚀槽深度的增加越来越慢；同时侧壁的刻蚀越来越严重。本实施例通过逐步增加钝化步骤的时间，能够在刻蚀深度较深时，在刻蚀槽110顶部的侧壁112上沉积足够厚的钝化层，以减少刻蚀步骤对侧壁112造成过多的损伤，避免刻蚀槽110上部开口宽度变大；通过控制第二刻蚀步骤的平板电极功率随着循环周期次数的增加而增大，反应粒子由所述刻蚀槽110开口向所述刻蚀槽110底部的自上而下的运动趋势更强，避免刻蚀槽110的上宽增大，有利于刻蚀深度的增加；同时通过控制第二刻蚀步骤的气压随着循环周期次数的增加而减小，使反应粒子和反应副产物进出所述刻蚀槽110更容易，有利于刻蚀槽110深度的增加。通过上述工艺参数随循环周期次数的增加而增加或减小，有利于刻蚀槽110深度的增加，降低所述刻蚀槽110上宽的增加，从而增加深宽比。
本发明实施例提供的所述的深硅刻蚀方法能够有效降低对所述侧壁112的刻蚀损伤，降低刻蚀槽上宽的增大，提高硅片刻蚀的深宽比和硅片的刻蚀深度。使刻蚀槽的深宽比大于44:1，所述循环周期次数大于800，刻蚀深度大于130μm。
实施例1制备硅片上覆盖图形化的掩膜层的基材
第一步：准备硅片材料
所准备的硅片规格为N型100晶向，厚度400um，电阻率0.002～0.005Ω·m。并使用激光打标机，为硅片打标编号(打标面为背面，非打标面为正面)，以便后续数据记录。
第二步：清洗硅片
硅片使用前进行标准RCA清洗。将玻璃片放在硫酸:双氧水＝4:1的混合溶液里清洗5min，去离子水冲洗5次；再放在氨水:双氧水:去离子水＝1:1:5的混合溶液里清洗5min，去离子水冲洗5次；再放在盐酸:双氧水:去离子水＝1:1:4的混合溶液里清洗5min，去离子水冲洗5次；2000转/min甩干5min。
第三步：制备SiO2硬掩膜
使用SPTS PECVD设备在硅片正面沉积3um厚度的SiO2薄膜，作为后续深硅刻蚀释放的硬掩膜。工艺参数为，工艺温度300℃，气压1400mTorr，RF功率300W，SiH4流量1800sccm，N2O流量1700sccm，工艺时间670s。
第四步：光刻显影
在硅片沉积SiO2一侧正面旋涂约2.8um AZ5214光刻胶，旋涂时转速为1200rpm。然后将硅片放在120摄氏度的热板上烘焙2min。接着使用光刻机完成光刻胶的图形化曝光，紫外线光强6.5mW/cm2，曝光时间4.5s。最后使用显影液洗去曝光位置的光刻胶，完成光刻胶的图形化。作为第五步中SiO2硬掩膜图形化的掩膜。
第五步：刻蚀SiO2硬掩膜
使用设备SPTS LPX ICP-SR刻蚀机，刻蚀厚度为3um的SiO2薄膜。即实现厚度3umSiO2硬掩膜的图形化。刻蚀参数为：CF4流量5sccm，C4F8流量11sccm，He流量24sccm，工艺压力3mTorr，射频线圈功率1000W，平板电极功率130W，平板电极温度35℃，工艺时间28min。射频线圈(射频天线)功率，用于为工艺腔室中的气体提供能量，产生等离子体。平板电极功率，也称为偏压功率，用于提供垂直方向上的电场，使得等离子体中的反应粒子在垂直方向上轰击暴露的SiO2。SiO2硬掩膜刻蚀后的开口宽度为2.5um。
实施例2深硅刻蚀过程
使用设备SPTS LPX ICP-SR，采用如表1所示的工艺参数，对实施例1提供的基材进行硅片刻蚀。
表1深硅刻蚀过程参数表
深硅刻蚀过程共进行920次循环，所述钝化步骤的钝化时间随着所述循环周期次数的增加而匀速增加，增加速率2.17×10-4s/周期，由2.2s增至2.4s；所述第二刻蚀步骤的刻蚀时间随着循环周期次数的增加而匀速增加，增加速率为2.06×10-3s/周期，由0.8s增至2.7s；所述第二刻蚀步骤的电平板极板功率随着所述循环周期次数的增加而匀速增大，增大速率为1.09×10-2W/周期，由50W增至60W；所述第二刻蚀步骤的气压随着所述循环周期次数的增加而匀速减小，减小速率为7.61×10-3mTorr/周期，由45mTorr降至38mTorr。
请参阅图8和表2，刻蚀完成后，刻蚀槽开口处的掩膜层突出刻蚀槽侧壁的长度为底切＝0.216，所述刻蚀槽深度为D2＝143.01um，所述刻蚀槽对应的刻蚀槽上宽为3.71um，刻蚀槽下宽为2.72um，计算得到刻蚀槽深宽比为44.48:1。
表2刻蚀结果参数
项目 结果
刻蚀深度(um) 143.01
刻蚀槽上宽(um) 3.71
刻蚀槽下宽(um) 2.72
底切(um) 0.216
剩余SiO2掩膜厚度(um) 0.617
平均刻蚀速率(um/周期) 0.155
刻蚀槽侧壁角度(°) 91.57
刻蚀槽深宽比 44.48:1
对比例
使用设备SPTS LPX ICP-SR，采用如表3所示的工艺参数，对实施例1提供的基材进行硅片刻蚀。
表3深硅刻蚀过程参数表
其中，所述对比例中的所述钝化步骤的沉积时间、所述第二刻蚀步骤的刻蚀时间、所述第二刻蚀步骤的平板电极功率和所述第二刻蚀步骤的气压为随着所述循环周期次数的增加保持不变。
请参阅图9和表4，刻蚀后所述刻蚀槽深度为D3＝139.99um，所述刻蚀槽对应的刻蚀槽上宽为5.07um，刻蚀槽下宽为2.46um，计算得到的刻蚀槽深宽比为37.18:1。与实施例2的结果相比，可见，本发明所述的深硅刻蚀方法与传统刻蚀方法相比，通过控制所述钝化步骤的沉积时间、所述第二刻蚀步骤的刻蚀时间、所述第二刻蚀步骤的平板电极功率和所述第二刻蚀步骤的气压随着循环周期次数的增加而逐渐增大或减小，能够提高刻蚀的深宽比，获得相对垂直的侧壁形貌。
表4刻蚀结果参数
项目 结果
刻蚀深度(um) 139.99
刻蚀槽上宽(um) 5.07
刻蚀槽下宽(um) 2.46
底切(um) 0.396
剩余SiO2掩膜厚度(um) 0.533
平均刻蚀速率(um/周期) 0.152
刻蚀槽侧壁角度(°) 91.60
刻蚀槽深宽比 37.18:1
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (12)

1.一种深硅刻蚀方法，包括：提供覆盖有图形化的掩膜层的硅片，首先刻蚀未被所述掩膜层覆盖的硅片表面，以形成刻蚀面和基本垂直于所述刻蚀面的侧壁，其特征在于，还包括以下步骤：
钝化步骤：在所述刻蚀面、所述侧壁和所述掩膜层的表面沉积钝化层；
第一刻蚀步骤：进行各向异性等离子体刻蚀，以去除所述刻蚀面上覆盖的所述钝化层而使所述刻蚀面暴露，而所述侧壁上覆盖的所述钝化层不被完全去除；
第二刻蚀步骤：进行等离子体刻蚀，以刻蚀所述暴露的刻蚀面，所述侧壁被所述侧壁上覆盖的所述钝化层保护而不被刻蚀；
循环重复所述钝化步骤、所述第一刻蚀步骤和所述第二刻蚀步骤直至达到预定的刻蚀深度；
并且随着循环周期次数的增加，至少满足条件(1)至(3)中的至少一个：
(1)所述钝化步骤的沉积时间随着所述循环周期次数的增加而增加；
(2)所述第二刻蚀步骤的平板电极功率随着所述循环周期次数的增加而增大；
(3)所述第二刻蚀步骤的气压随着所述循环周期次数的增加而减小。
2.根据权利要求1所述的深硅刻蚀方法，其特征在于，在所述条件(1)中所述钝化步骤的所述沉积时间随着循环周期次数的增加而匀速增加。
3.根据权利要求2所述的深硅刻蚀方法，其特征在于，在所述条件(1)中所述钝化步骤的所述沉积时间随着所述循环周期次数的增加而匀速增加的增加速率为0～2.0×10-3s/周期。
4.根据权利要求1所述的深硅刻蚀方法，其特征在于，在所述条件(2)中所述第二刻蚀步骤的所述平板电极功率随着所述循环周期次数的增加而匀速增大。
5.根据权利要求4所述的深硅刻蚀方法，其特征在于，在所述条件(2)中所述第二刻蚀步骤的所述平板极板功率随着所述循环周期次数的增加而匀速增大的增大速率为0～0.2W/周期。
6.根据权利要求1所述的深硅刻蚀方法，其特征在于，在所述条件(3)中所述第二刻蚀步骤的所述气压随着所述循环周期次数的增加而匀速减小。
7.根据权利要求6所述的深硅刻蚀方法，其特征在于，在所述条件(3)中所述第二刻蚀步骤的所述气压随着所述循环周期次数的增加而匀速减小的减小速率为0～0.1mTorr/周期。
8.根据权利要求1所述的深硅刻蚀方法，其特征在于，随着所述循环周期次数的增加还满足条件(4)所述第二刻蚀步骤的刻蚀时间随着所述循环周期次数的增加而增加。
9.根据权利要求8所述的深硅刻蚀方法，其特征在于，在所述条件(4)中所述第二刻蚀步骤的所述刻蚀时间随着循环周期次数的增加而匀速增加。
10.根据权利要求9所述的深硅刻蚀方法，其特征在于，在所述条件(4)中所述第二刻蚀步骤的所述刻蚀时间随着循环周期次数的增加而匀速增加的增加速率为0～3×10-2s/周期。
11.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述循环周期次数大于800。
12.根据权利要求1所述的深硅刻蚀方法，其特征在于，所述钝化步骤的平板电极功率为0，所述第一刻蚀步骤的平板电极功率为100W～1000W，所述第二刻蚀步骤的平板电极功率为30W～1000W。
CN201810167284.1A 2018-02-28 2018-02-28 深硅刻蚀方法 Active CN108364867B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810167284.1A CN108364867B (zh) 2018-02-28 2018-02-28 深硅刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810167284.1A CN108364867B (zh) 2018-02-28 2018-02-28 深硅刻蚀方法

Publications (2)

Publication Number Publication Date
CN108364867A true CN108364867A (zh) 2018-08-03
CN108364867B CN108364867B (zh) 2019-04-30

Family

ID=63002795

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810167284.1A Active CN108364867B (zh) 2018-02-28 2018-02-28 深硅刻蚀方法

Country Status (1)

Country Link
CN (1) CN108364867B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110488416A (zh) * 2019-07-24 2019-11-22 苏州辰睿光电有限公司 一种制作小线宽脊状波导的方法
CN110534425A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110534426A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
TWI784796B (zh) * 2020-11-16 2022-11-21 大陸商北京北方華創微電子裝備有限公司 矽片的蝕刻方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103824767A (zh) * 2012-11-16 2014-05-28 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN103832965A (zh) * 2012-11-23 2014-06-04 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN106548933A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀工艺

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101962773A (zh) * 2009-07-24 2011-02-02 北京北方微电子基地设备工艺研究中心有限责任公司 一种深硅刻蚀方法
CN103824767A (zh) * 2012-11-16 2014-05-28 中微半导体设备(上海)有限公司 一种深硅通孔的刻蚀方法
CN103832965A (zh) * 2012-11-23 2014-06-04 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN106548933A (zh) * 2015-09-23 2017-03-29 北京北方微电子基地设备工艺研究中心有限责任公司 一种刻蚀工艺

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534425A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110534426A (zh) * 2018-09-18 2019-12-03 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110534425B (zh) * 2018-09-18 2022-09-16 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110534426B (zh) * 2018-09-18 2023-10-13 北京北方华创微电子装备有限公司 深硅刻蚀方法、深硅槽结构及半导体器件
CN110488416A (zh) * 2019-07-24 2019-11-22 苏州辰睿光电有限公司 一种制作小线宽脊状波导的方法
TWI784796B (zh) * 2020-11-16 2022-11-21 大陸商北京北方華創微電子裝備有限公司 矽片的蝕刻方法

Also Published As

Publication number Publication date
CN108364867B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN108364867B (zh) 深硅刻蚀方法
US9991116B1 (en) Method for forming high aspect ratio patterning structure
JP5085997B2 (ja) プラズマエッチング性能強化方法及び装置
EP1259979A2 (en) Method of etching a shaped cavity
CN108389796A (zh) 半导体结构及其形成方法
CN101572229A (zh) 多晶硅表面平坦化的方法
CN102478763A (zh) 光刻方法
CN106328513B (zh) 半导体结构的形成方法
US9308676B2 (en) Method for producing molds
CN114429902A (zh) 改善深硅刻蚀底部粗糙度的方法
CN108447785B (zh) 基于sog圆片的深硅刻蚀方法
CN108573867A (zh) 硅深孔刻蚀方法
CN108682626A (zh) 一种含铝材料的icp刻蚀方法
US10957550B2 (en) Semiconductor structure and formation method thereof
JP3094470B2 (ja) ドライエッチング方法
CN107359113B (zh) 一种使用RIE设备刻蚀InP材料的方法及刻蚀InP材料
KR101207447B1 (ko) 저진공 축전 결합형 플라즈마를 이용한 건식 식각 공정
TWI495009B (zh) A Plasma Etching Method with Silicon Insulating Layer
CN113410136A (zh) 一种碳化硅沟槽刻蚀方法
CN115036217A (zh) 一种改善晶圆边缘损伤的方法
CN102420124B (zh) 一种介质层刻蚀方法
CN108133888B (zh) 一种深硅刻蚀方法
CN106960816B (zh) 双重图形化的方法
US9048011B2 (en) Method of obtaining patters in an antireflective layer
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant