CN115036217A - 一种改善晶圆边缘损伤的方法 - Google Patents

一种改善晶圆边缘损伤的方法 Download PDF

Info

Publication number
CN115036217A
CN115036217A CN202110246812.4A CN202110246812A CN115036217A CN 115036217 A CN115036217 A CN 115036217A CN 202110246812 A CN202110246812 A CN 202110246812A CN 115036217 A CN115036217 A CN 115036217A
Authority
CN
China
Prior art keywords
hard mask
mask layer
edge
photoresist
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110246812.4A
Other languages
English (en)
Inventor
金根浩
周娜
李俊杰
李琳
王佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202110246812.4A priority Critical patent/CN115036217A/zh
Publication of CN115036217A publication Critical patent/CN115036217A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

本发明涉及一种改善晶圆边缘损伤的方法，属于半导体制造工艺技术领域，解决了在制备高电压元件处理器中，深度反应离子刻蚀时，晶圆边缘硅基材暴露产生的硅针或硅刺等损伤的问题。本发明提供的改善晶圆边缘损伤的方法，包括：提供半导体衬底；在衬底上方自下而上依次形成停止层和第一硬掩模层，在第一硬掩模层上方涂敷光刻胶；去除边缘区域光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域停止层，形成边缘停止层上方的空白区域；去除保留在第一硬掩模层上方的光刻胶，露出保留的第一硬掩模层的顶面；在露出边缘区域的停止层上方与第一硬掩膜层侧面所围成区域形成第二硬掩模层。在深度反应离子刻蚀时，避免了晶圆边缘出现硅针或硅刺等损伤。

Description

一种改善晶圆边缘损伤的方法
技术领域
本发明涉及半导体制造工艺技术领域，尤其涉及一种改善晶圆边缘损伤的方法。
背景技术
目前，为了使半导体器件实现特殊的性能，深度反应离子刻蚀(Deep ReactiveIon Etching，DRIE)、深沟槽隔离(Deep Trench Isolation)与超级结(Super Junction)等工艺技术已被广泛应用于高电压元件处理器的制备过程中。由于这种处理器通常需要数十微米的非等方性刻蚀，在这种深度反应离子蚀刻过程中暴露的晶圆边缘区域因等离子体刻蚀产生的硅针(Silicon Grass)或硅刺(Black Silicon)等损伤也越来越难控制。此种损伤在之后的湿法清洗工艺中会产生很多颗粒，严重影响产品的良率和污染清洗机台。
一般来说，在STI光刻工艺中采用去边工艺(Edge Beed Removal，EBR)进行去边，防止由Peeling产生的缺陷。EBR通常包括化学方法和光学方法。化学方法是使用一种装配在设备上的喷嘴，在旋涂硅片的底部喷出少量溶剂，溶剂从倾斜的边缘转到顶端边缘；光学方法即为边缘曝光法(Wafer Edge Exposure，WEE)，在晶圆曝光后用激光曝光晶圆边缘，然后在显影步骤中或者被设计的喷嘴喷出的特殊溶剂去除残留物。
但是，在浅沟槽隔离(shallow trench isolation,STI)的光刻工艺中，用EBR工艺去边会出现晶圆边缘光阻厚度变薄和边缘斜坡的现象。在深度反应离子刻蚀时，晶圆边缘光阻厚度不够，无法阻挡强离子的轰击伤到下层材料，后续用化学机械研磨(ChemicalMechanical Planarization，CMP)法去除硬掩模层后，在晶圆边缘将出现硅针(SiliconGrass)或硅刺(Black Silicon)等损伤。
现有技术采用优化沟槽光刻的“倒梯形”和“负光阻”工艺来解决这种损伤，“倒梯形”工艺为在边缘形成倒梯形的正光阻，“负光阻”工艺为在边缘区域形成负光阻。在深度反应离子刻蚀时，利用边缘区域光阻的厚度大于边缘以外区域光阻的厚度来保护边缘硅基材，解决了深度反应离子刻蚀晶圆边缘出现硅针或硅刺损伤的问题。
发明内容
鉴于上述的分析，本发明实施旨在提供一种改善晶圆边缘损伤的方法，用以解决现有技术中由于去边工艺(EBR)产生的晶圆边缘光阻厚度变薄和边缘斜坡造成的基材硅(Si)暴露。在深度反应离子刻蚀时，由于强离子轰击伤到下层材料，边缘出现硅针(SiliconGrass)或硅刺(Black Silicon)等损伤的问题。
本发明提供一种改善晶圆边缘损伤的方法，包括：
提供半导体衬底；
在所述半导体衬底上方自下而上依次形成停止层和第一硬掩模层，并在所述第一硬掩模层上方涂敷光刻胶；
去除边缘区域的光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域的停止层，形成边缘停止层上方的空白区域；
去除保留的第一硬掩模层上方的光刻胶，露出保留的第一硬掩模层的顶面；
在所述露出边缘区域的停止层上方与第一硬掩膜层侧面所围成区域形成第二硬掩模层。
进一步地，所述去除边缘区域的光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域的停止层，形成边缘停止层上方的空白区域，包括：
去除边缘区域的光刻胶，露出第一硬掩模层的边缘区域；
去除露出的所述第一硬掩模层的边缘区域，露出停止层的边缘区域；
去除边缘区域后的第一硬掩模层的侧面与去除边缘区域后的光刻胶的侧面平齐。
进一步地，还包括，形成第二硬掩模层后，进行深度反应离子刻蚀工艺，深度反应离子刻蚀工艺完成后，去除所述第一硬掩膜层与第二硬掩模层。
进一步地，从第一硬掩膜层侧面到晶圆侧面，所述第二硬掩膜层在垂直晶圆表面的方向上的厚度大于第一硬掩模层的厚度。
进一步地，所述第一硬掩模层与第二硬掩模层的材料均为氧化物。
进一步地，形成所述第一硬掩模层、第二硬掩膜层和停止层的方法为化学气相沉积法(CVD)工艺。
进一步地，所述停止层的材料为氮化物。
进一步地，所述去除边缘区域的光刻胶方法为去边工艺(EBR)。
进一步地，去除所述第一硬掩模层采用干法刻蚀或湿法刻蚀工艺。
进一步地，通过调节化学气相沉积(CVD)工艺中气体的流量来调节第二硬掩模层的厚度。
进一步地，形成所述第二硬掩模层后，进行深度反应离子刻蚀(DRIE)。
进一步地，去除第一硬掩模层和第二硬掩模层的方法为化学机械研磨(CMP)。
与现有技术相比，本发明至少可实现如下有益效果之一：
(1)现有技术采用EBR去边，晶圆边缘出现光阻厚度变薄和斜坡造成的基材硅(Si)暴露现象。本发明采用化学气相沉积(CVD)工艺，通过调节气体流量，使晶圆边缘区域沉积的氧化物硬掩模层厚度大于边缘以外区域氧化物硬掩模层的厚度。
(2)在进行深度反应离子刻蚀(DRIE)时，晶圆边缘区域受到厚氧化物硬掩模层的保护，晶圆边缘区域未被刻蚀，避免了硅针或硅刺损伤的产生。
(3)现有技术利用优化沟槽光刻工艺，采用“倒梯形”或者“负光阻”工艺来解决此种损伤。“倒梯形”工艺在晶圆边缘形成倒梯形的光阻，沟槽线宽较难控制，不适合批量生产；“负光阻”工艺需要在晶圆边缘区域形成负光阻。本发明采用化学气相沉积(CVD)工艺相对于优化沟槽光刻工艺，工艺稳定性更高、耗时短，生产效率高；另外，所用设备相对于光刻机、光罩的价格更低，所需材料正硅酸乙酯(TEOS)比光刻胶更便宜，可以降低生产成本。
本发明中，上述各技术方案之间还可以相互组合，以实现更多的优选组合方案。本发明的其他特征和优点将在随后的说明书中阐述，并且，部分优点可从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过说明书以及附图中所特别指出的内容中来实现和获得。
附图说明
附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
图1为本发明一种改善晶圆边缘损伤的方法的流程图；
图2a为半导体衬底上方自下而上依次形成有停止层、第一硬掩模层、涂敷光刻胶并去除边缘区域光刻胶示意图；
图2b为去除第一硬掩模层边缘区域示意图；
图2c为去除保留的第一硬掩模层的上方区域光刻胶示意图；
图2d为化学气相沉积(CVD)后，形成第二硬掩模层示意图；
图2e为进行深度反应离子刻蚀示意图。
附图标记：
101-半导体衬底；102-停止层；103-第一硬掩模层；104-光刻胶；105-第二硬掩模层。
具体实施方式
通过EBR工艺去除晶圆边缘光阻，会出现晶圆边缘光阻厚度变薄和边缘斜坡的现象。在深度反应离子刻蚀(DRIE)时，晶圆边缘光阻厚度无法阻挡强离子轰击就会伤到下层基材，后续用化学机械研磨(Chemical Mechanical Planarization，CMP)法去除硬掩模层，在晶圆边缘将出现硅针(Silicon Grass)或硅刺(Black Silicon)等损伤。
本发明提供一种改善晶圆边缘损伤的方法，包括：
提供半导体衬底；
在所述半导体衬底上方自下而上依次形成停止层和第一硬掩模层，并在所述第一硬掩模层上方涂敷光刻胶；
去除边缘区域的光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域的停止层，形成边缘停止层上方的空白区域；
通过刻蚀去除保留的第一硬掩模层上方的光刻胶，露出保留的第一硬掩模层的顶面；
在所述露出边缘区域的停止层上方与第一硬掩膜层侧面所围成区域形成第二硬掩模层。
形成第二硬掩模层后，可以进行深度反应离子刻蚀工艺，待深度反应离子刻蚀工艺完成后，去除所述第一硬掩膜层与第二硬掩模层。
现有技术通过优化沟槽光刻工艺来保护晶圆边缘，采用“倒梯形”和“负光阻”工艺。“倒梯形”工艺为在晶圆上涂覆一层光刻胶只曝光不显影；接着，在此基础上再涂一层光刻胶曝光、显影，第二层光刻胶比第一层光刻胶显影速率慢，在第二层光刻胶时调整曝光焦距与显影混凝时间，最终在晶圆边缘形成倒梯形正光阻。但是，“倒梯形”由于需要两次涂覆光刻胶，光刻工艺成本高，同时沟槽线宽较难管控，工艺稳定性差，因此不合适批量生产。虽然，“负光阻”工艺为只在晶圆上涂覆一层负性光刻胶，经曝光、显影后保留下来，形成边缘保护圈。但是，同样用到光刻工艺，成本仍然很高。
考虑到“负光阻”采用的光刻工艺过程复杂，同时生产成本高的问题。本发明采用化学气相沉积法(CVD)加厚晶圆边缘区域硬掩模氧化物厚度的方法来解决边缘损伤的问题。由于去边工艺硬掩模氧化物层边缘被刻蚀后，用化学气相沉积法(CVD)在晶圆边缘区域快速沉积厚的氧化物硬掩模层。这样，在深度反应离子刻蚀(DRIE)时，晶圆边缘基材硅(Si)受到边缘加厚氧化物硬掩模层的保护，去除硬掩模层时，避免了硅针或硅刺损伤等问题的出现。
与现有技术相比，本发明采用化学气相沉积法(CVD)加厚晶圆边缘区域硬掩模氧化物厚度的方法来解决边缘损伤的问题。同时，能够通过调节气体流量，使晶圆边缘区域沉积的氧化物硬掩模层厚度大于边缘以外区域氧化物硬掩模层的厚度，在进行深度反应离子刻蚀(DRIE)时，晶圆边缘区域受到厚氧化物硬掩模层的保护，晶圆边缘区域未被刻蚀，避免了硅针或硅刺损伤的产生，相对于优化沟槽光刻工艺，本发明工艺稳定性更高、耗时短，生产效率高，且生产成本低。
为了加厚晶圆边缘区域硬掩模氧化物厚度，实现边缘区域硬掩模氧化物厚度的有效控制，本发明采用单独成型第二硬掩模层，而不直接在第一硬掩膜层的基础上继续形成第二硬掩膜层。
首先，在半导体衬底上方自下而上依次形成停止层、第一硬掩模层，并在第一硬掩模层上方涂覆光刻胶。
需要说明的是，上述半导体衬底可以为Si、Ge、SiGe或SOI等；停止层为氮化物，可以包括SiN，SiON，TiN或WN；硬掩模层为氧化物，可以为氧化硅；光刻胶可以包括G-line光刻胶、I-line光刻胶、KrF光刻胶与ArF光刻胶。光刻胶根据所适用的曝光波长不同分为G-line光刻胶(波长436nm)、I-line光刻胶(波长365nm)、KrF光刻胶(波长248nm)与ArF光刻胶(波长193nm)。G-line光刻胶、I-line光刻胶均使用线性酚醛作为树脂主体，重氮萘醌(DQN)作为光敏剂，KrF光刻胶使用聚对羟基苯乙烯及其衍生物作为成膜树脂，使用磺酸碘鎓盐和硫鎓盐作为光敏剂；ArF光刻胶多使用聚甲基丙烯酸酯衍生物，环烯烃-马来酸酐共聚物，环形聚合物等作为成膜树脂。由于化学结构上的原因，KrF光刻胶需要比KrF光刻胶更加敏感的光酶剂，随着图案线宽做的越来越小，本发明主要使用其他三种。
具体地，采用化学气相淀积法(CVD)工艺，在半导体衬底上方形成停止层氮化物。示例性地，可以采用低压化学气相淀积法(LPCVD)。向氧化炉内通入二氯二氢硅(SiCl2H2)和氨气(NH3)混合气体，在压强为0.1托-1托，温度为700℃-800℃的条件下，在衬底上方形成厚度为
Figure BDA0002964380550000071
氮化硅停止层。
另外，还可以采用常压化学气相沉积(APCVD)法制备氮化硅膜，但是这种方法制备的氮化硅是无定型的膜，一般含有大量的氢。高的氨气含量和低的沉积温度会增加氢含量。
形成停止层之后，在停止层上方形成第一硬掩模层。采用化学气相沉积(CVD)工艺，向氧化炉中通入二氯二氢硅(SiCl2H2)和氨气(N2O)混合气体或者O2，在压强为0.1托-10托，温度为450℃-900℃的条件下，沉积厚度为
Figure BDA0002964380550000081
的氧化硅第一硬掩模层。
在第一硬掩模层上方涂覆光刻胶，具体地，采用旋涂法在第一硬掩模上方涂覆光刻胶。通过调节不同阶段的旋涂转速、旋涂时间与滴胶量来调节涂覆光刻胶的厚度。在开始阶段，旋涂速度设为100rpm-200rpm，以使光刻胶能够均匀的覆盖硅片，之后加速到最终旋涂速度，可以设为3000rpm-6000rpm，涂覆光刻胶的厚度从100nm-4800nm。
接着，去除边缘区域的光刻胶，露出第一硬掩模层的边缘区域。示例性地，采用去边工艺(EBR)去除边缘区域的光刻胶。
具体地，先通过设备上的喷嘴，在旋涂硅片的底部喷出少量溶剂，溶剂从倾斜的边缘转到顶端边缘，清洗底部和边缘的光刻胶；然后，晶圆边缘进行曝光并显影以去除残留光刻胶。
去除边缘区域的光刻胶之后，露出部分第一硬掩模层，即边缘区域的第一硬掩模层。接着去除该边缘区域的硬掩模层。示例性地，通过刻蚀去除边缘区域的第一硬掩模层氧化硅，可以使用干法刻蚀，干法刻蚀常用的主要气体为CF4，并与和N2混合使用。也可以同时增加O2与N2的含量来稀释氟基的浓度并降低对下层氮化物的刻蚀速率。
另外，在另一种可能的实施方式中，还可以采用湿法刻蚀。湿法刻蚀工艺，刻蚀氧化硅可用氢氟酸(HF)，并且经常用被氟化铵缓存的稀氢氟酸(称为缓存氧化硅腐蚀液BOE或缓存氢氟酸BHF)来进行刻蚀。
依次去除边缘区域的光刻胶、对应的第一硬掩模层的边缘区域之后，露出部分停止层，即对应的停止层的边缘区域，去除边缘区域后的第一硬掩模层侧面与去除边缘区域后的光刻胶侧面平齐。再去除保留的第一硬掩模层上方的光刻胶。示例性地，刻蚀去除第一硬掩模层上方的光刻胶，即保留光刻胶区域的光刻胶，采取先灰化(Asher)处理后全湿法清洗(Wet Strip)的处理方式。具体地，首先，进行灰化处理以氧化分解光刻胶中有机物，在100℃-200℃下进行，主要气体为氧气O2，通常也加入N2或者H2来提高去胶性能并加强对残留聚合物的去除。接着，进行全湿清洗，先用强硫酸(H2SO4)与过氧化氢(H2O2)的混合液来清除残留光刻胶。最后，在温度为70℃-80℃条件下，用去离子水对清洗20min-30min以去除硅片表面上的残留颗粒。
去除第一硬掩模层上方的光刻胶之后，露出第一硬掩模层上表面即顶面。此时，露出的表面包括停止层边缘区域、第一硬掩模层侧面和第一硬掩模层上表面区域，也就是说停止层边缘区域顶面与第一硬掩模层侧面形成了台阶状空白区域。为了解决边缘损伤的问题，本发明预加厚晶圆边缘区域硬掩模层的厚度，因此，在台阶状空白区域形成厚度可调、可控的第二硬掩模层，第二硬掩模层一侧与第一硬掩模层侧面相接形成完整的硬掩模层，以在后续的进行深度反应离子刻蚀(DRIE)中形成有效的保护。
具体地，在边缘停止层上方和第一硬掩模层侧面围成的区域形成第二硬掩模层。第二硬掩模层的厚度小于第一硬掩膜层的厚度时，在深度反应离子刻蚀(DRIE)时，比第一硬掩模层薄的第二硬掩模层无法阻挡强离子轰击伤到下层材料，后续用化学机械研磨(CMP)法去除硬掩模层后，晶圆边缘还是会出现硅针(Silicon Grass)或硅刺(BlackSilicon)等损伤。
因此，从第一硬掩膜层侧面到晶圆侧面，第二硬掩膜层在垂直晶圆表面的方向上的厚度大于第一硬掩模层的厚度。优选地，第二硬掩膜层在垂直晶圆表面的方向上的厚度递增，沿晶圆径向，第二硬掩膜层的尺寸为1cm以内。示例性地，采用化学气相沉积(CVD)工艺制备氧化硅第二硬掩模层。具体地，可以采用低压化学气相沉积(LPCVD)工艺。首先，液态TEOS通过独立温度源加热，被鼓泡载流气体O2携带进入反应器，TEOS浓度受载流气体速率和加热源温度控制，载流气体可以为N2或者He。接着，在压力为0.1托-1托，温度为650℃-750℃的条件下，TEOS热分解，通过调节气体流量在边缘停止层上方形成氧化硅膜，氧化硅膜的生长速率为
Figure BDA0002964380550000101
沉积厚度为
Figure BDA0002964380550000102
的氧化硅第二硬掩模层。由于气体在表面的快速扩散，边缘区域沉积氧化硅膜的速度很快，可以制作均匀性优异的氧化硅硬掩模层，这种方法也称为LPTEOS法。
通常也可以采用常压化学气相沉积(APCVD)法制备氧化硅膜，可以用硅烷或者TEOS与臭氧为原料，但是硅烷做原料制备的氧化硅台阶覆盖能力较差，TEOS与臭氧为原料制备的氧化硅多孔。对于这种在边缘停止层上方沉积氧化硅不太合适。
具体地，对晶圆深度反应离子刻蚀(DRIE)，在1毫托-10毫托的压力下，根据所选择反应器类型不同，产生激励源的频率也不同，在反应器内产生高密度等离子体，可以采用感应耦合等离子(ICP)、电子回旋加速振荡(ECR)等反应器。
具体地，后续工艺完成后，如深度反应离子刻蚀工艺完成后，采用CMP工艺去除第一硬掩模层与第二硬掩模层，氮化物停止层在CMP工艺中作为抛光阻挡层，为了能够快速进行研磨，同时也起到保护衬底作用，选择硬掩模层氧化物对停止层氮化物的研磨比为5:1-10:1。
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了与本公开实施例相关的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。
全文中描述使用的术语“顶部”、“底部”、“在……上方”、“在……上”、“上方”、“上”和“下”是相对于装置部件的相对位置，例如装置内部的顶部与底部衬底的相对位置。可以理解的是装置是多功能的，与它们在空间中的方位无关。
本发明的工作面可以为平面或曲面，可以倾斜，也可以水平。为了方便说明，本发明实施例放置在水平面上，并在水平面上使用，并以此限定“高低”和“上下”。
实施例一
本发明的一个具体实施例，公开了一种改善晶圆边缘损伤的方法，具体流程参考图1；
步骤01：提供半导体衬底，在衬底上方自下而上依次形成停止层、第一硬掩模层；接着，在硬掩模层上方涂敷光刻胶；随后，通过去边工艺(EBR)去除硬掩模层边缘上方的光刻胶，露出边缘区域的第一硬掩模层。
参考图2a，首先，提供导体衬底101，采用低压化学气相淀积法(LPCVD)制备停止层氮化硅102。半导体衬底101到达薄膜区，氧化炉内通入二氯二氢硅(SiCl2H2)和氨气(NH3)混合气体，在压强为0.2托，温度为760℃条件下，在衬底上方形成厚度为
Figure BDA0002964380550000111
氮化硅停止层102。
接着，同样采用低压化学气相沉积(LPCVD)工艺，氧化炉内通入二氯二氢硅(SiCl2H2)和氨气(N2O)混合气体，在压强为0.4托，温度为600℃条件下，在氮化硅停止层102上方形成第一硬掩模层103，厚度为
Figure BDA0002964380550000121
接着，将六甲基硅胺烷(HMDS)涂覆在硬掩模层103表面，放入温度为200℃的真空通烘箱内，烘烤30s，进行成底膜和烘焙处理。接着，采用旋涂法，在硬掩模103上方涂覆光刻胶。旋转速度设为150rpm，旋涂时间设为10s；随后，加速到最终旋转速度4500rpm，旋涂时间设为30s，在第一硬掩膜层103上方涂覆
Figure BDA0002964380550000122
光刻胶104。
最后，采用去边工艺(EBR)去除边缘区域的光刻胶104。在旋涂硅片的底部喷出少量溶剂，溶剂从倾斜的边缘转到顶端边缘，去除边缘与底部的光刻胶104；然后，对边缘曝光、显影去除边缘残留的光刻胶104，露出第一硬掩膜层103的边缘区域。
步骤02：采用刻蚀工艺去除露出的第一硬掩膜层的边缘区域，即边缘停止层上方的第一硬掩模层，露出停止层的边缘区域。然后，再去除保留的第一硬掩膜层上方的光刻胶，露出边缘以外区域的第一硬掩模层103。
参考图2b，晶圆到达刻蚀区域，在刻蚀腔体内通入CF4气体，混合O2和N2，进行干法刻蚀去除边缘区域的第一硬掩模层103。
参考图2c，刻蚀去除第一硬掩膜层103上方保留区域光刻胶104。首先，在温度为150℃条件下，通入氧气O2与N2混合气体灰化处理去除第一硬掩膜层103表面有机物。接着，用硫酸(H2SO4)与过氧化氢(H2O2)混合液清除剩余残留物。最后，在温度75℃条件下，用去离子水清洗25min以去除第一硬掩膜层103表面的残留颗粒。
步骤03：通过化学气相沉积法(CVD)，在露出边缘停止层的顶面与第一硬掩模层侧面围成的区域沉积第二硬掩模层。
参考图2d，采用低压化学气相沉积(LPCVD)工艺制备氧化硅硬掩模层105。在压力为0.5托，温度为725℃，鼓泡载流气体为O2条件下，TEOS热分解在边缘停止层102上方形成厚度为
Figure BDA0002964380550000131
硬掩模层氧化硅膜105，生长速率为
Figure BDA0002964380550000132
步骤04：首先，对晶圆进行深度反应离子刻蚀(DRIE)；接着，通过机械化学研磨工艺(CMP)去除第一硬掩模层和第二硬掩模层。
参考图2e，晶圆传输到刻蚀区，在压力为5毫托，射频(RF)接收频率为13.8MHz条件下，在电感耦合等离子反应器(ICP)内进行深度反应等离子刻蚀。
最后，采用机械化学研磨(CMP)工艺去除第一硬掩模层103与第二硬掩模层105，选择硬掩模层氧化硅对停止层氮化硅102的研磨比为10:1。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

Claims (11)

1.一种改善晶圆边缘损伤的方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上方自下而上依次形成停止层和第一硬掩模层，并在所述第一硬掩模层上方涂敷光刻胶；
去除边缘区域的光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域的停止层，形成边缘停止层上方的空白区域；
去除保留的第一硬掩模层上方的光刻胶，露出保留的第一硬掩模层的顶面；
在所述露出边缘区域的停止层上方与第一硬掩膜层侧面所围成区域形成第二硬掩模层。
2.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，
所述去除边缘区域的光刻胶及该边缘区域正下方的第一硬掩模层，露出边缘区域的停止层，形成边缘停止层上方的空白区域，包括：
去除边缘区域的光刻胶，露出第一硬掩模层的边缘区域；
去除露出的所述第一硬掩模层的边缘区域，露出停止层的边缘区域；
去除边缘区域后的第一硬掩模层的侧面与去除边缘区域后的光刻胶的侧面平齐。
3.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，还包括，形成第二硬掩模层后，进行深度反应离子刻蚀工艺，深度反应离子刻蚀工艺完成后，去除所述第一硬掩膜层与第二硬掩模层。
4.根据权利要求3所述的改善晶圆边缘损伤的方法，其特征在于，去除所述第一硬掩模层与第二硬掩模层的方法为化学机械研磨。
5.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，从第一硬掩膜层侧面到晶圆侧面，所述第二硬掩膜层在垂直晶圆表面的方向上的厚度大于第一硬掩模层的厚度。
6.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，所述第一硬掩模层与第二硬掩模层的材料均为氧化物。
7.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，形成所述第一硬掩模层、第二硬掩膜层与停止层的方法均为化学气相沉积法工艺。
8.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，所述停止层的材料为氮化物。
9.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，所述去除边缘区域的光刻胶方法为去边工艺。
10.根据权利要求1所述的改善晶圆边缘损伤的方法，其特征在于，去除所述第一硬掩模层采用干法刻蚀或湿法刻蚀工艺。
11.根据权利要求1-10所述的改善晶圆边缘损伤的方法，其特征在于，通过调节化学气相沉积工艺中气体的流量来调节第二硬掩模层的厚度。
CN202110246812.4A 2021-03-05 2021-03-05 一种改善晶圆边缘损伤的方法 Pending CN115036217A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110246812.4A CN115036217A (zh) 2021-03-05 2021-03-05 一种改善晶圆边缘损伤的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110246812.4A CN115036217A (zh) 2021-03-05 2021-03-05 一种改善晶圆边缘损伤的方法

Publications (1)

Publication Number Publication Date
CN115036217A true CN115036217A (zh) 2022-09-09

Family

ID=83117838

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110246812.4A Pending CN115036217A (zh) 2021-03-05 2021-03-05 一种改善晶圆边缘损伤的方法

Country Status (1)

Country Link
CN (1) CN115036217A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117524870A (zh) * 2023-12-29 2024-02-06 物元半导体技术(青岛)有限公司 一种晶圆加工方法及晶圆

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117524870A (zh) * 2023-12-29 2024-02-06 物元半导体技术(青岛)有限公司 一种晶圆加工方法及晶圆

Similar Documents

Publication Publication Date Title
JP6499654B2 (ja) シリコン基板上に堆積されたマスクの選択的エッチング方法
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US20130217233A1 (en) Methods for Controlling Line Dimensions in Spacer Alignment Double Patterning Semiconductor Processing
WO2006073871A1 (en) Line edge roughness reduction compatible with trimming
CN103843110A (zh) 双重图案化蚀刻工艺
JPH065560A (ja) 半導体装置の製造方法
KR20180112063A (ko) 선택적 SiARC 제거
CN102478763A (zh) 光刻方法
KR20140043275A (ko) 패턴 형성 방법
WO2001026142A1 (en) Method for a consistent shallow trench etch profile
CN115036217A (zh) 一种改善晶圆边缘损伤的方法
US6090722A (en) Process for fabricating a semiconductor structure having a self-aligned spacer
KR20030062200A (ko) 레지스트 패턴 형성방법
US10957550B2 (en) Semiconductor structure and formation method thereof
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
US20230151479A1 (en) Method of thin film deposition in trenches
CN109860030B (zh) 自对准双重图形化的方法
CN114843173A (zh) 半导体结构的形成方法
CN111834201A (zh) 半导体工艺方法
CN106206284B (zh) 改进型蚀刻工艺
JPH04208528A (ja) 半導体装置の製造方法
CN111696862A (zh) 半导体结构及其形成方法
JP2011029562A (ja) 半導体ウェハ端面の処理方法および半導体装置の製造方法
CN117219506B (zh) 一种消除刻蚀负载效应的方法
US11189495B2 (en) Semiconductor structure and fabrication method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination