CN106548933A - 一种刻蚀工艺 - Google Patents

一种刻蚀工艺 Download PDF

Info

Publication number
CN106548933A
CN106548933A CN201510610940.7A CN201510610940A CN106548933A CN 106548933 A CN106548933 A CN 106548933A CN 201510610940 A CN201510610940 A CN 201510610940A CN 106548933 A CN106548933 A CN 106548933A
Authority
CN
China
Prior art keywords
deposition
power
etching
depth
width ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510610940.7A
Other languages
English (en)
Other versions
CN106548933B (zh
Inventor
谢秋实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing NMC Co Ltd
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201510610940.7A priority Critical patent/CN106548933B/zh
Publication of CN106548933A publication Critical patent/CN106548933A/zh
Application granted granted Critical
Publication of CN106548933B publication Critical patent/CN106548933B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种刻蚀工艺。该刻蚀工艺包括刻蚀步骤和沉积步骤，刻蚀步骤和沉积步骤交替循环，刻蚀步骤和沉积步骤的工艺压强均随着深宽比的提高在一定范围内逐渐降低，当深宽比达到预设值时，则后续每次刻蚀步骤包括以下步骤：第一步骤，通入刻蚀气体，保持沉积功率继续加载第一预设时间，直至上一所述沉积步骤残留的沉积气体排出槽外；第二步骤，切换沉积功率为刻蚀功率，直至刻蚀步骤结束。本发明提供的刻蚀工艺，其可以实现更高的深宽比，如60:1甚至更高。

Description

一种刻蚀工艺
技术领域
本发明属于微电子加工技术领域，具体涉及一种刻蚀工艺。
背景技术
在刻蚀工艺中，深硅刻蚀工艺是指刻蚀深度要求一般为几十微米甚至达到上百微米的刻蚀工艺，而一般的硅刻蚀工艺是指刻蚀深度要求小于1微米的刻蚀工艺。
目前，主流的刻蚀工艺为Bosch工艺，其通过刻蚀步骤与沉积步骤的交替循环直至实现所需的刻蚀深度。但是，采用该Bosch工艺在实际应用中发现：当深宽比升高至一定值(20:1)后，工艺气体难以进入槽底部，造成刻蚀停止，即出现Etch Stop现象，因此，可实现的深宽比的最大值为20:1，不能满足实际需求。
为此，针对上述Bosch工艺进行如下改进：设置刻蚀步骤和沉积步骤的工艺压强在一定范围内随着深宽比的提高逐渐降低，称之为“Ramp”方式，这是因为在低压下粒子的平均自由程较长，反应气体更容易进入槽底部且反应产物也更容易被排出，也就解决了粒子进入深槽的难易问题。典型的工艺配方为：沉积步骤，工艺压强Pressure为50Ramp To 15mT；激励功率SRF为1200W；偏压功率BRF为0W；工艺气体为C4F8，气流量为100sccm；工艺温度为20℃；工艺时间为2s。刻蚀步骤：工艺压强Pressure为50Ramp To 20mT；激励功率SRF为2500W；偏压功率BRF为20W；工艺气体为SF6，气流量为200sccm；工艺温度为20℃；工艺时间为3s。
在实际应用中，交替循环执行上述沉积步骤和刻蚀步骤直至出现Etch Stop现象，其可实现深宽比的最高值为40:1，其仍然不能满足实际需求。
因此，目前亟需一种能够实现更高深宽比的刻蚀工艺。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种刻蚀工艺，其可以实现更高的深宽比，如60:1甚至更高。
为解决上述问题之一，本发明提供了一种刻蚀工艺，其包括刻蚀步骤和沉积步骤，所述刻蚀步骤和所述沉积步骤交替循环，所述刻蚀步骤和所述沉积步骤的工艺压强均随着深宽比的提高在一定范围内逐渐降低，当深宽比达到预设值时，则后续每次所述刻蚀步骤包括以下步骤：第一步骤，通入刻蚀气体，保持沉积功率继续加载第一预设时间，直至上一所述沉积步骤残留的沉积气体排出槽外；第二步骤，切换沉积功率为刻蚀功率，直至所述刻蚀步骤结束。
优选地，后续每次所述沉积步骤包括以下步骤：
第一步骤，通入沉积气体，保持刻蚀功率继续加载第二预设时间，直至上一所述刻蚀步骤残留的刻蚀气体排出槽外；第二步骤，切换刻蚀功率为沉积功率，直至所述沉积步骤结束。
具体地，所述第一预设时间和所述第二预设时间为随着后续所述深宽比的提高而增加的变量。
优选地，所述深宽比的预设值的取值范围为30:1～40:1。
优选地，所述深宽比的预设值为30:1，所述第一预设时间和所述第二预设时间自0.5s逐渐增加至0.8s。
优选地，所述刻蚀步骤的工艺压强自50mT逐渐降低至20mT；所述沉积步骤的工艺压强自50mT逐渐降低至15mT。
优选地，所述刻蚀功率包括激励功率和偏压功率；所述沉积功率包括激励功率。
具体地，后续的所述沉积步骤的第一步骤的参数还包括：工艺压强为15mT；所述激励功率为2500W；所述偏压功率为20W；所述沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；
所述沉积步骤的第二步骤的参数还包括：工艺压强为15mT；所述激励功率为1200W；所述偏压功率为0W；所述沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；工艺时间自1.5s逐渐增大至1.2s；
后续的所述刻蚀步骤的第一步骤的参数还包括：工艺压强为20mT；所述激励功率为1200W；所述偏压功率为0W；所述刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；
所述刻蚀步骤的第二步骤的参数还包括：工艺压强为20mT；所述激励功率为2500W；所述偏压功率为20W；所述刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；工艺时间自2.5s逐渐增大至2.2s。
优选地，同一所述深宽比下，所述第一预设时间和所述第二预设时间相等。
本发明具有以下有益效果：
本发明提供的刻蚀工艺，其借助刻蚀步骤的第一步骤，可以避免在槽内主导气体为上一沉积步骤残留的沉积气体时而加载刻蚀功率，这与现有技术相比，也就可以越晚地避免残留的沉积气体在刻蚀功率下过量沉积，因而可以越晚地出现Etch Stop现象，从而可以实现更高的深宽比，如60:1甚至更高。
附图说明
图1为现有的刻蚀工艺在深宽比很高时的部分实际流程图；
图2为本发明提供的刻蚀工艺在深宽比达到预设值之后的部分流程图；以及
图3为采用本发明提供的刻蚀工艺进行实验后的硅片电镜扫描图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图来对本发明提供的刻蚀工艺进行详细描述。
在对本发明提供的刻蚀工艺进行详细描述之前，首先对现有技术深宽比最大值为40:1的原因进行分析。具体地，若深宽比较小，则在沉积步骤和刻蚀步骤的切换时刻即可快速地实现刻蚀气体和沉积气体在槽内的切换；若深宽比很高，则不可能在沉积步骤和刻蚀步骤的切换时刻实现刻蚀气体和沉积气体在槽内的切换，其还需要与单次刻蚀步骤和沉积步骤的工艺时间比拟的时间实现刻蚀气体和沉积气体在槽内的切换。
请参阅图1，假设当前的深宽比已经很高(≥30:1)，在T1时刻，刻蚀步骤刚完成且沉积步骤刚开始，并且，开始加载沉积功率并通入沉积气体，上一刻蚀步骤的残留刻蚀气体还需要时间t才能排出槽内，而沉积气体只有在刻蚀气体排出之后才能进入槽内，因此，在(T1～T1+t)时间段内，槽内主要为刻蚀气体，而在T1时刻就开始加载沉积功率，因此，在该时间段内不进行沉积工艺，且刻蚀效果很差；在(T1+t～T2)时间段内沉积气体才能占主导地位，才能开始真正进行沉积步骤。
在T2时刻，沉积步骤刚完成且刻蚀步骤刚开始，并且，开始加载刻蚀功率且通入刻蚀气体，上一沉积步骤残留的沉积气体同样需要时间t才能排出槽内，而刻蚀气体只有在沉积气体排出之后才能进入槽内，因此，在(T2～T2+t)时间段内，槽内主要为沉积气体，而该时间段内加载的功率为刻蚀功率，由于沉积效率对功率很敏感，且刻蚀功率一般远大于沉积功率，并且不仅包括激励功率还包括偏压功率，因此，在该时间段内沉积效果很明显。
由于上述时间t随着深宽比的提高而增加，在深宽比达到40:1时，时间t也就很大，因此，在(T2～T2+t)时间段内沉积厚度会过量，使得在后续的刻蚀步骤不能进行进一步深度刻蚀，即出现Etch Stop现象。综上，受制于上述时间t的影响，现有技术中深宽比最高为40:1。
为此，图2为本发明提供的刻蚀工艺在深宽比达到预设值之后的部分流程图，请参阅图2，本实施例提供的刻蚀工艺，其包括刻蚀步骤和沉积步骤，刻蚀步骤和沉积步骤交替循环，刻蚀步骤和沉积步骤的工艺压强均随着深宽比的提高在一定范围内逐渐降低，即采用背景技术中所述的在Bosch工艺上进行Ramp改进的方法，在此不再详述。
当深宽比达到预设值时，则后续每次刻蚀步骤(如图2所示的T2时刻进行的刻蚀步骤)包括以下步骤：
第一步骤，在T2时刻，通入刻蚀气体，保持沉积功率继续加载第一预设时间t1，直至上一沉积步骤残留的沉积气体排出槽外；也就是说，在该第一预设时间t1内，由于槽内主导气体为沉积气体，且加载的是沉积功率，因此，可以继续进行沉积工艺；第一预设时间t1为沉积步骤残留的沉积气体排出所需的时间。
第二步骤，在T2+t1时刻，切换沉积功率为刻蚀功率，直至刻蚀步骤结束，处于如图2所示的T3时刻；由于在T2+t1时刻槽内的上一沉积步骤残留的沉积气体排出，在沉积气体排出的同时本次刻蚀气体进入槽内占主导，因此，在(T2+t1～T3)时间段槽内主导气体为刻蚀气体，且加载的是刻蚀功率，因此，可以进行刻蚀工艺。
在本实施例中，深宽比的预设值是指在后续刻蚀步骤和沉积步骤的切换时刻沉积气体和刻蚀气体不能快速切换，还需要与单次刻蚀步骤和沉积步骤的工艺时间比拟的时间的深宽比取值，其值较大。
由上可知，本实施例提供的刻蚀工艺，其借助刻蚀步骤的第一步骤，可以避免在槽内主导气体为上一沉积步骤残留的沉积气体时而加载刻蚀功率，这与现有技术相比，也就可以越晚地避免残留的沉积气体在刻蚀功率下过量沉积，因而可以越晚地出现Etch Stop现象，从而可以实现更高的深宽比，如60:1甚至更高。
优选地，后续每次沉积步骤(如图2所示的T1时刻进行的沉积步骤)包括以下步骤：
第一步骤，在T1时刻，通入沉积气体，保持刻蚀功率继续加载第二预设时间t2，直至上一刻蚀步骤残留的刻蚀气体排出槽外；也就是说，在该第二预设时间t2内，由于槽内主导气体为刻蚀气体，且加载的是刻蚀功率，因此，可以继续进行刻蚀工艺；第二预设时间t2为刻蚀步骤残留的刻蚀气体排出所需的时间。
第二步骤，在该T1+t2时刻，切换刻蚀功率为沉积功率，直至沉积步骤结束，处于如图2所示的T2时刻；由于在T1+t2时刻槽内的上一刻蚀步骤残留的刻蚀气体排出，在刻蚀气体排出的同时本次沉积气体进入槽内占主导，因此，在(T1+t2，T2)时间段槽内主导气体为沉积气体，且加载的是沉积功率，因此，可以进行沉积工艺。
可以理解，由于实现在该第二预设时间t2内加载刻蚀功率继续进行刻蚀工艺，这与现有技术中在该时间内加载沉积功率不仅不能进行沉积工艺而且刻蚀效果差相比，可以提高刻蚀效率，因而可以实现进一步更高的深宽比。
由于上述工艺气体排出的时间随着深宽比的提高而增加，因此，第一预设时间t1和第二预设时间t2为随着后续深宽比的提高而增加的变量。
并且，在本实施例中，由于刻蚀步骤和沉积步骤的工艺压强差距不大，使得二者的工艺气体移动速率差距很小，因此，同一深宽比下第一预设时间t1和第二预设时间t2相等。
在本实施例中，通过流场仿真计算可知：在深宽比为30:1时，第一预设时间t1和第二预设时间t2为0.5s，而单次刻蚀步骤和沉积步骤的工艺时间分别为3s和2s，该第一预设时间t1和第二预设时间t2可以与单次刻蚀步骤和沉积步骤的工艺时间相比拟，因此，深宽比的预设值可以设置为30:1，这可以尽早地在后续刻蚀步骤中减少沉积量提高刻蚀效果，有助于进一步实现高深宽比。
而现有技术中深宽比最高为40:1，因此，在本实施例中，优选地，预设值的取值范围为30:1～40:1。
下面通过实现验证本实施例提供的刻蚀工艺。具体地，由于通过流场仿真计算在深宽比为40:1时，第一预设时间t1和第二预设时间t2为0.8s，在深宽比为30:1时第一预设时间t1和第二预设时间t2为0.5s因此，设置深宽比的预设值为30:1，第一预设时间和第二预设时间自0.5s逐渐增加至0.8s。另外，刻蚀步骤的工艺压强自50mT逐渐降低至20mT；沉积步骤的工艺压强自50mT逐渐降低至15mT；刻蚀功率包括激励功率和偏压功率；沉积功率包括激励功率。
在深宽比达到为30:1之后，重复下述沉积步骤和刻蚀步骤直至出现Etch Stop现象：
沉积步骤的第一步骤的参数还包括：工艺压强为15mT；激励功率为2500W；偏压功率为20W；沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；
沉积步骤的第二步骤的参数还包括：工艺压强为15mT；激励功率为1200W；偏压功率为0W；沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；工艺时间自1.5s逐渐增大至1.2s；
刻蚀步骤的第一步骤的参数还包括：工艺压强为20mT；激励功率为1200W；偏压功率为0W；刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；
刻蚀步骤的第二步骤的参数还包括：工艺压强为20mT；激励功率为2500W；偏压功率为20W；刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；工艺时间自2.5s逐渐增大至2.2s。
最终刻蚀结果如图3所示，深宽比为60:1。
值的在此说明的是，上述实验验证中：设置第一预设时间t1和第二预设时间t2自0.5s逐渐增加至0.8s，其中，0.5s是深宽比为30:1时工艺气体排出需要的时间，0.8s是深宽比为40:1时工艺气体排出需要的时间，可实现深宽比最大值为60:1。但是，在实际应用中，若通过流场仿真计算在深宽比为50:1或60:1时工艺气体排出需要的时间为T，则设置第一预设时间t1和第二预设时间t2自0.5逐渐增加至T，可以进一步更晚地出现Etch Stop现象，因此，可以实现相对60:1更高的深宽比。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (9)

1.一种刻蚀工艺，其包括刻蚀步骤和沉积步骤，所述刻蚀步骤和所述沉积步骤交替循环，所述刻蚀步骤和所述沉积步骤的工艺压强均随着深宽比的提高在一定范围内逐渐降低，其特征在于，当深宽比达到预设值时，则后续每次所述刻蚀步骤包括以下步骤：
第一步骤，通入刻蚀气体，保持沉积功率继续加载第一预设时间，直至上一所述沉积步骤残留的沉积气体排出槽外；
第二步骤，切换沉积功率为刻蚀功率，直至所述刻蚀步骤结束。
2.根据权利要求1所述的刻蚀工艺，其特征在于，后续每次所述沉积步骤包括以下步骤：
第一步骤，通入沉积气体，保持刻蚀功率继续加载第二预设时间，直至上一所述刻蚀步骤残留的刻蚀气体排出槽外；
第二步骤，切换刻蚀功率为沉积功率，直至所述沉积步骤结束。
3.根据权利要求2所述的刻蚀工艺，其特征在于，所述第一预设时间和所述第二预设时间为随着后续所述深宽比的提高而增加的变量。
4.根据权利要求3所述的刻蚀工艺，其特征在于，所述深宽比的预设值的取值范围为30:1～40:1。
5.根据权利要求4所述的刻蚀工艺，其特征在于，所述深宽比的预设值为30:1，所述第一预设时间和所述第二预设时间自0.5s逐渐增加至0.8s。
6.根据权利要求5所述的刻蚀工艺，其特征在于，所述刻蚀步骤的工艺压强自50mT逐渐降低至20mT；所述沉积步骤的工艺压强自50mT逐渐降低至15mT。
7.根据权利要求6所述的刻蚀工艺，其特征在于，所述刻蚀功率包括激励功率和偏压功率；所述沉积功率包括激励功率。
8.根据权利要求7所述的刻蚀工艺，其特征在于，后续的所述沉积步骤的第一步骤的参数还包括：工艺压强为15mT；所述激励功率为2500W；所述偏压功率为20W；所述沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；
所述沉积步骤的第二步骤的参数还包括：工艺压强为15mT；所述激励功率为1200W；所述偏压功率为0W；所述沉积气体为C4F8，气流量为100sccm；工艺温度为20℃；工艺时间自1.5s逐渐增大至1.2s；
后续的所述刻蚀步骤的第一步骤的参数还包括：工艺压强为20mT；所述激励功率为1200W；所述偏压功率为0W；所述刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；
所述刻蚀步骤的第二步骤的参数还包括：工艺压强为20mT；所述激励功率为2500W；所述偏压功率为20W；所述刻蚀气体为SF6，气流量为200sccm；工艺温度为20℃；工艺时间自2.5s逐渐增大至2.2s。
9.根据权利要求1所述的刻蚀工艺，其特征在于，同一所述深宽比下，所述第一预设时间和所述第二预设时间相等。
CN201510610940.7A 2015-09-23 2015-09-23 一种刻蚀工艺 Active CN106548933B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510610940.7A CN106548933B (zh) 2015-09-23 2015-09-23 一种刻蚀工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510610940.7A CN106548933B (zh) 2015-09-23 2015-09-23 一种刻蚀工艺

Publications (2)

Publication Number Publication Date
CN106548933A true CN106548933A (zh) 2017-03-29
CN106548933B CN106548933B (zh) 2020-07-17

Family

ID=58365045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510610940.7A Active CN106548933B (zh) 2015-09-23 2015-09-23 一种刻蚀工艺

Country Status (1)

Country Link
CN (1) CN106548933B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364867A (zh) * 2018-02-28 2018-08-03 清华大学 深硅刻蚀方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217226A (ja) * 1997-07-22 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造装置及びその製造方法
US20100297849A1 (en) * 2009-05-22 2010-11-25 Masatoshi Miyake Plasma etching method for etching an object
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN103730411A (zh) * 2013-11-15 2014-04-16 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法
CN103832965A (zh) * 2012-11-23 2014-06-04 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217226A (ja) * 1997-07-22 2001-08-10 Matsushita Electric Ind Co Ltd 半導体装置の製造装置及びその製造方法
US20100297849A1 (en) * 2009-05-22 2010-11-25 Masatoshi Miyake Plasma etching method for etching an object
CN101958244A (zh) * 2009-07-21 2011-01-26 中微半导体设备(上海)有限公司 深反应离子刻蚀方法及其气体流量控制装置
CN103832965A (zh) * 2012-11-23 2014-06-04 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN103730411A (zh) * 2013-11-15 2014-04-16 中微半导体设备(上海)有限公司 一种深硅通孔刻蚀方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108364867A (zh) * 2018-02-28 2018-08-03 清华大学 深硅刻蚀方法
CN108364867B (zh) * 2018-02-28 2019-04-30 清华大学 深硅刻蚀方法

Also Published As

Publication number Publication date
CN106548933B (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
JP7229232B2 (ja) 小さい角発散でピークイオンエネルギ増強を達成するためのシステムおよび方法
Wu et al. High aspect ratio silicon etch: A review
Shearn et al. Advanced plasma processing: etching, deposition, and wafer bonding techniques for semiconductor applications
JP5223878B2 (ja) 半導体装置の製造方法
JP4660498B2 (ja) 基板のプラズマ処理装置
TW201440111A (zh) 電漿處理方法及電漿處理裝置
WO2008005630A2 (en) Methods for minimizing mask undercuts and notches for plasma processing system
EP2924000B1 (en) Substrate etching method
TWI634599B (zh) 等離子體蝕刻製程的處理裝置及方法
CN106548933A (zh) 一种刻蚀工艺
CN105679700B (zh) 硅深孔刻蚀方法
KR20080083160A (ko) 플라즈마 처리 시스템의 노치 스탑 펄싱 공정
CN104925739B (zh) 二氧化硅的刻蚀方法
JP5967710B2 (ja) プラズマエッチングの終点検出方法
CN108573867A (zh) 硅深孔刻蚀方法
CN104952788A (zh) 一种斜孔刻蚀方法
CN105097494B (zh) 刻蚀方法
Laermer et al. Through-silicon vias using Bosch DRIE process technology
TW200849325A (en) Plasma processing method and plasma processing apparatus
CN103700622A (zh) 硅通孔的形成方法
US10937662B2 (en) Method of isotropic etching of silicon oxide utilizing fluorocarbon chemistry
Gopalakrishnan et al. Process development and optimization for high-aspect ratio through-silicon via (TSV) etch
CN102386084B (zh) 平坦化晶圆表面的方法
CN105070627A (zh) 一种减少基片材料受高能离子轰击损伤的方法
CN101928941A (zh) 一种用于刻蚀硅的反应离子刻蚀方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 100176 No. 8 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Beijing North China microelectronics equipment Co Ltd

Address before: 100176 Beijing economic and Technological Development Zone, Wenchang Road, No. 8, No.

Applicant before: Beifang Microelectronic Base Equipment Proces Research Center Co., Ltd., Beijing

GR01 Patent grant
GR01 Patent grant