CN106876322A - 一种硅的深沟槽形成方法和半导体结构 - Google Patents

一种硅的深沟槽形成方法和半导体结构 Download PDF

Info

Publication number
CN106876322A
CN106876322A CN201710038632.0A CN201710038632A CN106876322A CN 106876322 A CN106876322 A CN 106876322A CN 201710038632 A CN201710038632 A CN 201710038632A CN 106876322 A CN106876322 A CN 106876322A
Authority
CN
China
Prior art keywords
mask layer
semiconductor wafers
hard mask
silicon
groove forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710038632.0A
Other languages
English (en)
Inventor
邹浩
丁振宇
夏爱华
刘志攀
陈幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201710038632.0A priority Critical patent/CN106876322A/zh
Publication of CN106876322A publication Critical patent/CN106876322A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明特别涉及一种硅的深沟槽形成方法和半导体结构。方法包括：在半导体硅晶片上沉积硬质掩膜层；对所述硬质掩膜层的预设区域进行刻蚀直到露出所述半导体硅晶片，在所述硬质掩膜层中形成至少一个纵切面为倒梯形的图形；以所述硬质掩膜层为掩膜刻蚀所述半导体硅晶片,在所述半导体硅晶片中与所述纵切面为倒梯形的图形对应位置形成深沟槽；去除所述硬质掩膜层，直至露出半导体硅晶片的上表面。本发明通过半导体硅晶片上形成倒梯形图形的硬质掩膜层作为掩膜，刻蚀半导体硅晶片可以在半导体硅晶片上得到更小和更深的沟槽。

Description

一种硅的深沟槽形成方法和半导体结构
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种硅的深沟槽形成方法和半导体结构。
背景技术
半导体技术正持续朝向缩小外观尺寸的方向发展，持续缩小至65纳米、45纳米甚至更小。伴随着半导体制造技术的发展线宽越来越小，光刻图形线宽对芯片制造过程中的电性的影响也越来越明显。
当前硅的深沟在往更小更深的方向发展的过程中,光刻图形的小线宽可以通过光刻胶的厚度来调节，但是如果在减薄光刻胶厚度的基础上实现了小线宽光刻，后续刻蚀又会出现光刻胶的厚度无法满足保护被刻蚀物体的现象。在满足刻蚀保护所需光刻胶厚度的前提下，光刻图形的线宽却又无法向更小的尺寸发展。
发明内容
本发明提供了一种硅的深沟槽形成方法和半导体结构，解决以上所述技术问题。
本发明解决上述技术问题的技术方案如下：一种硅的深沟槽形成方法，包括以下步骤：
步骤1，在半导体硅晶片上沉积硬质掩膜层；
步骤2，对所述硬质掩膜层的预设区域进行刻蚀直到露出所述半导体硅晶片，在所述硬质掩膜层中形成至少一个纵切面为倒梯形的图形；
步骤3，以所述硬质掩膜层为掩膜刻蚀所述半导体硅晶片,在所述半导体硅晶片中与所述倒梯形图形对应位置形成深沟槽；
步骤4，去除所述硬质掩膜层，直至露出半导体硅晶片的上表面。
本发明的有益效果是：通过在半导体硅晶片上沉积硬质掩膜层，并在硬质掩膜层预设区域形成至少一个纵切面为倒梯形的图形，以所述纵切面为倒梯形图形的硬质掩膜层为掩膜，不仅可以实现光刻图形的小线宽而且可以有效的保护被刻蚀的半导体硅晶片，因此可以刻蚀出更小和更深的硅沟槽。
在上述技术方案的基础上，本发明还可以做如下改进。
进一步，步骤1中，所述硬质掩膜层为PETEOS薄膜或氮化硅薄膜。
采用上述进一步方案的有益效果是：采用PETEOS薄膜或者氮化硅薄膜可以实现小线宽的光刻图形，而且还具有很好的抗刻蚀能力，可以更好的保护被刻蚀的半导体硅晶片。
进一步，步骤1中，当所述硬质掩膜层为PETEOS薄膜时，采用等离子体增强化学气相沉积方法沉积所述PETEOS薄膜；或者当所述硬质掩膜层为氮化硅薄膜时，采用低压化学气相沉积方法沉积所述氮化硅薄膜。
采用上述进一步方案的有益效果是：等离子体增强化学气相沉积方法沉积PETEOS薄膜成本低，薄膜质量好，采用低压化学气相沉积方法生长的氮化硅密度高，不易被氢氟酸腐蚀，广泛应用于集成电路芯片工艺的硬质掩膜层。
进一步，步骤2中,采用干法刻蚀方法在所述硬质掩膜层中形成所述至少一个纵切面为倒梯形的图形。
进一步，步骤3中，采用干法刻蚀方法在所述半导体硅晶片中形成所述深沟槽。
采用上述进一步方案的有益效果是：干法刻蚀得到的图形精度高，不会出现湿法腐蚀产生的侧腐蚀，保证了图形的完整性。
进一步，所述倒梯形图形的底部宽度范围为35nm～100nm，所述倒梯形图形顶部宽度范围为125nm～200nm，所述倒梯形图形的高度范围为250nm～350nm。
采用上述进一步方案的有益效果是：以上述图形尺寸的硬质掩膜层作为掩膜能得到小且深的沟槽。
进一步，所述深沟槽的宽度范围为70nm～90nm，所述深沟槽的深度范围
为2000nm～2500nm。
采用上述进一步方案的有益效果是：更小和更深的硅沟槽工艺能应用于BSI(背照式CMOS传感器)产品，提高BSI产品光学隔绝性能。
为了解决本发明的技术问题，还提供了一种半导体结构，包括半导体硅晶片，以及采用所述硅的深沟槽形成方法在所述半导体硅晶片上形成的深沟槽。
进一步，所述沟槽的宽度范围为70nm～90nm，所述沟槽的深度范围为2000nm～2500nm。
进一步，一种背照式CMOS传感器，所述传感器包括所述硅的深沟槽半导体结构。
采用上述进一步方案的有益效果是：本发明的进一步技术方案形成的硅深沟工艺产品主要应用于BSI(背照式CMOS传感器)产品，这种深沟工艺能够带来更好的光学隔绝性能，通过并且过缩小沟槽间隙距离能够提高单位面积内提高像素点的数目。
附图说明
图1为本发明实施例一种硅的深沟槽形成方法流程示意图；
图2为图1实施例中半导体硅晶片上生长的硬质掩膜层的剖面示意图；
图3为图1实施例中半导体硅晶片上形成倒梯形图形的剖面示意图；
图4为图1实施例中半导体硅晶片形成深沟槽剖面示意图；
图5为图1实施例中半导体硅晶片去除硬质掩膜层后剖面示意图。
附图中，各标号所代表的部件列表如下：
1、半导体硅晶片，2、硬质掩膜层,3、倒梯形图形，4、深沟槽。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，本发明实施例一种硅的深沟槽形成方法流程示意图，包括以下步骤：
步骤1，在半导体硅晶片上沉积硬质掩膜层；
步骤2，对所述硬质掩膜层的预设区域进行刻蚀直到露出所述半导体硅晶片，在所述硬质掩膜层中形成至少一个纵切面为倒梯形的图形；
步骤3，以所述硬质掩膜层为掩膜刻蚀所述半导体硅晶片,在所述半导体硅晶片中与所述纵切面为倒梯形的图形对应位置形成深沟槽；
步骤4，去除所述硬质掩膜层，直至露出半导体硅晶片的上表面。
本发明实施例通过在半导体硅晶片上沉积硬质掩膜层，并在硬质掩膜层预设区域形成至少一个纵切面为倒梯形的图形，以所述纵切面为倒梯形图形的硬质掩膜层为掩膜，不仅可以实现光刻图形的小线宽而且可以有效的保护被刻蚀的半导体硅晶片，因此可以刻蚀出更小和更深的硅沟槽。
在本发明一个实施例的步骤1中，所述硬质掩膜层2为氮化硅薄膜，具体的，在所述半导体硅晶片1上，以SiH2Cl2(即二氯二氢硅)和NH3(即氨气)为原料，在LPCVD设备中生长氮化硅薄膜。优选的，在本发明一个实施例的步骤1中，所述硬质掩膜层2为PETEOS(等离子体增强正硅酸乙脂)薄膜，具体的，在所述半导体硅晶片1上，以TEOS(正硅酸乙酯)和氧气作为原料，采用PECVD(等离子体增强化学气相沉积)沉积PETEOS(等离子体增强正硅酸乙脂)薄膜，如图2所示。之后在硬质掩膜层2表面涂覆一层光刻胶，通过对光刻胶的预设位置进行曝光显影形成区域位置没有光刻胶的光刻图形。
采用PETEOS薄膜或者氮化硅薄膜作为硬质掩膜层不仅可以实现小线宽的光刻图形，而且还具有很好的抗刻蚀能力。优选的，采用PECVD沉积的PETEOS薄膜，PETEOS薄膜生长温度低，沉积工艺条件简单，后续容易去除。
优选的，在本发明的一个实施例中，步骤2中采用干法刻蚀方法，在感应耦合等离子体腔体刻蚀没有光刻胶的区域形成所述至少一个纵切面为倒梯形的图形3，如图3所示。具体的，所述干法刻蚀采用刻蚀气体为含氟基气体和氢气的混合气体，比如CF4(即四氟化碳)和氢气、CHF3(即三氟氢碳)和氢气，采用氟基气体和氢气的混合气体作为刻蚀气体，对于PETEOS薄膜以及氮化硅薄膜有较快的刻蚀速率。
在一个优选的实施例中，所述倒梯形图形3的底部宽度范围为35nm～100nm，比如40nm、50nm或者70nm等等，所述倒梯形图形顶部宽度范围为125nm～200nm，比如130nm、150nm或者170nm等等，所述倒梯形图形的高度范围为250nm～350nm，比如260nm、270nm或者300nm等等。
优选的，在本发明的一个实施例中，步骤3中采用干法刻蚀方法，在感应耦合等离子体腔体刻蚀以纵切面为倒梯形图形3的硬质掩膜层2为掩膜的半导体硅晶片,形成具有深沟槽4的半导体硅晶片，如图4所示。具体的，所述干法刻蚀采用SF6(即六氟化硫)和C4F8(即八氟环丁烷)的混合气体作为刻蚀气体，采用C4F8生成聚合物沉积在硅晶片的深沟槽侧壁表面，进而对侧壁进行保护，SF6被激发为等离子体，等离子体在下电极射频电源的作用下，对硅晶片进行轰击刻蚀。
优选的，在本发明的一个实施例中，所述深沟槽4的宽度范围为70nm～90nm，比如40nm、50nm或者70nm等等，所述深沟槽的深度范围为2000nm～2500nm，比如2200nm、2300nm或者2400nm等等，更小和更深的硅沟槽工艺能应用于BSI(背照式CMOS传感器)产品，这种深沟工艺能够带来更好的光学隔绝性能，通过并且过缩小沟槽间隙距离能够提高单位面积内提高像素点的数目。
在本发明的一个实施例中，步骤4中去除所述硬质掩膜层，直至露出半导体硅晶片的上表面，形成具有深沟槽4的硅晶片，如图5所示。优选的，采用PETEOS薄膜作为硬质掩膜层，采用含氢氟酸湿法化学药液去除所述硬质掩膜层，所述含氢氟酸湿法化学药液，如BOE(即氢氟酸与氟化铵的混合液)或氢氟酸。进一步，采用氮化硅薄膜作为硬质掩膜时，通过采用热磷酸作为湿法腐蚀化学药液去除所述硬质掩膜层。
本发明的实施例还提供了一种半导体结构，包括半导体硅晶片，以及采用所述硅的深沟槽形成方法在所述半导体硅晶片上形成的深沟槽4。本实施例中，所述半导体硅晶片具有小且深沟槽，所述深沟槽的宽度范围70nm～90nm，比如40nm、50nm或者70nm等等，所述深沟槽的深度范围为2000nm～2500nm，比如2200nm、2300nm或者2400nm等等。
本发明形成的硅深沟工艺产品主要应用于BSI(背照式CMOS传感器)产品，这种深沟工艺能够带来更好的光学隔绝性能，通过并且过缩小沟槽间隙距离能够提高单位面积内提高像素点的数目。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种硅的深沟槽形成方法,其特征在于，包括以下步骤：
步骤1，在半导体硅晶片上沉积硬质掩膜层；
步骤2，对所述硬质掩膜层的预设区域进行刻蚀直到露出所述半导体硅晶片，在所述硬质掩膜层中形成至少一个纵切面为倒梯形的图形；
步骤3，以所述硬质掩膜层为掩膜刻蚀所述半导体硅晶片,在所述半导体硅晶片中与所述纵切面为倒梯形图形对应位置形成深沟槽；
步骤4，去除所述硬质掩膜层，直至露出半导体硅晶片的上表面。
2.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤1中，所述硬质掩膜层为PETEOS薄膜或氮化硅薄膜。
3.根据权利要求2所述的一种硅的深沟槽形成方法，其特征在于，步骤1中，当所述硬质掩膜层为PETEOS薄膜时，采用等离子体增强化学气相沉积方法沉积所述PETEOS薄膜；或者当所述硬质掩膜层为氮化硅薄膜时，采用低压化学气相沉积方法沉积所述氮化硅薄膜。
4.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤2中,采用干法刻蚀方法在所述硬质掩膜层中形成所述至少一个纵切面为倒梯形的图形。
5.根据权利要求1所述的一种硅的深沟槽形成方法，其特征在于，步骤3中，采用干法刻蚀方法在所述半导体硅晶片中形成所述深沟槽。
6.根据权利要求1～5任一所述的一种硅的深沟槽形成方法，其特征在于，所述倒梯形图形的底部宽度范围为35nm～100nm，所述倒梯形图形顶部宽度范围为125nm～200nm，所述倒梯形图形的高度范围为250nm～350nm。
7.根据权利要求6所述的一种硅的深沟槽形成方法，其特征在于，所述深沟槽的宽度范围为70nm～90nm，所述深沟槽的深度范围为2000nm～2500nm。
8.一种半导体结构，其特征在于，包括半导体硅晶片和利用权利要求1～7任一所述硅的深沟槽形成方法在所述半导体硅晶片上形成的深沟槽。
9.根据权利要求8所述的半导体结构，其特征在于，所述深沟槽的宽度范围为70nm～90nm，所述深沟槽的深度范围为2000nm～2500nm。
10.一种背照式CMOS传感器，其特征在于，包括权利要求8或9所述的半导体结构。
CN201710038632.0A 2017-01-19 2017-01-19 一种硅的深沟槽形成方法和半导体结构 Pending CN106876322A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710038632.0A CN106876322A (zh) 2017-01-19 2017-01-19 一种硅的深沟槽形成方法和半导体结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710038632.0A CN106876322A (zh) 2017-01-19 2017-01-19 一种硅的深沟槽形成方法和半导体结构

Publications (1)

Publication Number Publication Date
CN106876322A true CN106876322A (zh) 2017-06-20

Family

ID=59158496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710038632.0A Pending CN106876322A (zh) 2017-01-19 2017-01-19 一种硅的深沟槽形成方法和半导体结构

Country Status (1)

Country Link
CN (1) CN106876322A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745097A (zh) * 2020-05-28 2021-12-03 无锡华润上华科技有限公司 半导体器件及其小尺寸特征图形的制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
CN102097380A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体结构的形成方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN103441069A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 改善有源区损伤的方法
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN105514020A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的制作方法及半导体器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729815A (en) * 1986-07-21 1988-03-08 Motorola, Inc. Multiple step trench etching process
CN102097380A (zh) * 2009-12-10 2011-06-15 中芯国际集成电路制造(上海)有限公司 互补型金属氧化物半导体结构的形成方法
CN102324387A (zh) * 2011-09-28 2012-01-18 上海宏力半导体制造有限公司 深沟槽的形成方法
CN103871959A (zh) * 2012-12-17 2014-06-18 中芯国际集成电路制造(上海)有限公司 互连结构及其制造方法
CN103441069A (zh) * 2013-08-02 2013-12-11 上海华力微电子有限公司 改善有源区损伤的方法
CN105514020A (zh) * 2014-10-14 2016-04-20 中芯国际集成电路制造(上海)有限公司 沟槽隔离结构的制作方法及半导体器件

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
李基邦: "《微机电系统原理》", 30 April 2014 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745097A (zh) * 2020-05-28 2021-12-03 无锡华润上华科技有限公司 半导体器件及其小尺寸特征图形的制造方法

Similar Documents

Publication Publication Date Title
KR101377866B1 (ko) 고 종횡비 피처들 및 연관된 구조체들을 형성하기 위한 선택적 식각 화학물들
KR100853485B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
KR102010188B1 (ko) 집적 회로 패터닝 방법
CN105047660B (zh) 浅沟槽隔离结构
KR101972159B1 (ko) 실리콘함유하드마스크를 구비한 반도체장치 및 그 제조 방법
KR20070050737A (ko) 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
JP2010503207A5 (zh)
JP2006261307A (ja) パターン形成方法
KR20110011571A (ko) 마이크로-로딩을 저감시키기 위한 플라즈마 에칭 방법
US9793364B2 (en) Substrate contact having substantially straight sidewalls to a top surface of the substrate
CN103794490A (zh) 自对准双图形的形成方法
JP2009016813A (ja) 微細パターンの形成方法
CN103972076A (zh) 一种自对准双层图形的形成方法
US9564342B2 (en) Method for controlling etching in pitch doubling
CN103227143B (zh) 浅沟槽隔离工艺
CN106876322A (zh) 一种硅的深沟槽形成方法和半导体结构
CN103021925A (zh) Sti的制作工艺、沟槽的刻蚀方法和光刻胶的处理方法
CN102054665A (zh) 外延基片处理方法
CN103839868A (zh) 浅沟槽隔离结构的制作方法
JP2013058523A (ja) 半導体装置の製造方法
JP2022529255A (ja) トレンチに薄膜を堆積する方法
CN103928313A (zh) 一种小尺寸图形的制作方法
CN103545243B (zh) 一种浅沟槽隔离结构的形成方法
CN111863705B (zh) 半导体器件的隔离的形成方法
CN102184886A (zh) 浅槽隔离结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170620