CN102097380A - 互补型金属氧化物半导体结构的形成方法 - Google Patents
互补型金属氧化物半导体结构的形成方法 Download PDFInfo
- Publication number
- CN102097380A CN102097380A CN2009102010755A CN200910201075A CN102097380A CN 102097380 A CN102097380 A CN 102097380A CN 2009102010755 A CN2009102010755 A CN 2009102010755A CN 200910201075 A CN200910201075 A CN 200910201075A CN 102097380 A CN102097380 A CN 102097380A
- Authority
- CN
- China
- Prior art keywords
- area
- hmo
- line
- silicon nitride
- photoresistance glue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明公开了一种互补型金属氧化物半导体结构的形成方法：在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；在所述区域表面依次沉积具有张应力的氮化硅层和HMO；在HMO的表面涂布光阻胶层，并曝光显影图案化该光阻胶层，使图案化的光阻胶层开口显露出第一区域上的HMO，覆盖第二区域上的HMO；以图案化的光阻胶层为掩膜，对显露出的第一区域上的HMO进行刻蚀；灰化去除所述图案化的光阻胶层的一部分；以剩余部分的光阻胶层和第二区域上的HMO为掩膜，去除第一区域上具有张应力的氮化硅层，显露出第一区域，而且剩余部分的光阻胶层消耗完毕。该方法有效减少第二区域上HMO的损耗。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种互补型金属氧化物半导体结构的形成方法。
背景技术
目前，在制造半导体器件时，可使用氮化硅在晶体管沟道中引发应力，从而调节沟道中载流子迁移率。互补型金属氧化物半导体(ComplementaryMetal-Oxide-Semiconductor，CMOS)结构包括NMOS结构和PMOS结构，对于CMOS结构来说，需要在NMOS结构上沉积具有张应力(tensile stress)的氮化硅层，在PMOS结构上沉积具有压应力(compressive stress)的氮化硅层，以确保NMOS结构和PMOS结构的沟道中载流子具有相同的迁移率。
现有技术中CMOS结构的制作方法，结合其具体剖面结构示意图，图1a至图1f进行说明。
请参阅图1a，提供一半导体衬底100，在该半导体衬底100上形成半导体器件的有源区和隔离区。通过在半导体衬底100中注入杂质离子形成阱结构11，定义有源区；在阱结构11之间制作浅沟槽隔离区(STI)12。其中，N阱结构用以制作PMOS结构，注入杂质离子为磷或砷；P阱结构用以制作NMOS结构，注入杂质离子为硼或铟。
在半导体衬底100上依次生长栅氧化层101和沉积多晶硅层102，然后对多晶硅层102进行刻蚀，形成多晶硅栅极。其中位于STI12上的多晶硅栅极直接与STI12接触。
接下来在栅极两侧形成侧壁层103，具体为：可以通过化学气相沉积(CVD)方法在栅极表面及栅氧化层表面淀积一层氧化硅，然后刻蚀形成侧壁层103，厚度约为几十纳米。
以栅极和侧壁层103为屏蔽，进行有源区注入步骤，以形成源极和漏极104。其中，由于PMOS结构用空穴作为多数载流子，所以PMOS结构的源极和漏极为P型，注入的离子为硼或铟；而NMOS结构用电子作为多数载流子，所以NMOS结构的源极和漏极为N型，注入的离子为磷或砷。
实施硅化物工艺(silicide process)，就是沉积镍(Ni)、钛(Ti)或者钴(Co)等任一种金属，由于这些金属可以与硅反应，但是不会与硅氧化物如二氧化硅(SiO2)、硅氮化物如氮化硅(Si3N4)或者是硅氮氧化物(SiON)等反应，所以该工艺只会在露出的多晶硅栅极表面或者半导体衬底100表面，硅与沉积的金属反应形成硅化物层105。
上述结构以STI12为界，将形成PMOS结构的左侧区域定义为第一区域，将形成NMOS结构的右侧区域定义为第二区域。
请参阅图1b，在上述区域的表面沉积具有tensile stress的氮化硅层106，接着在具有tensile stress的氮化硅层106的表面沉积硬掩膜氧化层(HardMask Oxide，HMO)107，然后在HMO107的表面涂布光阻胶层108，并曝光显影图案化该光阻胶层108，使得图案化的光阻胶层108的开口显露出第一区域上的HMO107，但覆盖第二区域上的HMO107。
请参阅图1c，以图案化的光阻胶层108为掩膜，对显露出的第一区域上的HMO107进行刻蚀。由于HMO107与具有tensile stress的氮化硅层106在刻蚀时具有很高的选择比，所以刻蚀在具有tensile stress的氮化硅层106终止。接着采用光阻胶灰化(ashing)的方法，将光阻胶干法刻蚀去除。这时，第二区域上的HMO107由于之前有图案化的光阻胶层108的覆盖，所以仍然保留，以第二区域上的HMO107为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除。
其中，HMO107的材料为氧化硅层，采用化学气相沉积的方法形成，例如采用正硅酸乙酯-臭氧方法进行等离子增强方式(Plasma EnhancedTEOS，PETEOS)的沉积，或者等离子增强型化学气相沉积(PECVD)，或者深高宽比的亚大气压制程化学气相沉积(HARP-CVD)。HMO107的主要作用在于：作为刻蚀具有tensile stress的氮化硅层106的硬掩膜，否则如果将HMO107和具有tensile stress的氮化硅层106都刻蚀完成之后，再去除光阻胶层108，这时下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层108的时候是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。所以在将HMO107去除之后，需要先将光阻胶层108去除，再去除具有tensilestress的氮化硅层106。
请参阅图1d，在第二区域上的HMO107的表面以及第一区域的表面沉积具有compressive stress的氮化硅层109，接着在所述具有compressive stress的氮化硅层109表面涂布第二光阻胶层110，并曝光显影图案化该第二光阻胶层110，使得图案化的第二光阻胶层110的开口显露出第二区域上的具有compressive stress的氮化硅层109，同时覆盖第一区域上的具有compressivestress的氮化硅层109。
请参阅图1e，以图案化的第二光阻胶层110为掩膜，对显露出的第二区域上具有compressive stress的氮化硅层109进行刻蚀，以下层的HMO107作为蚀刻的停止层，并保留剩余部分的HMO107。然后去除第二光阻胶层110。
请参阅图1f，在上述结构基础上形成层间介质层(ILD)111。ILD的成分也为氧化硅。图1f中所示ILD111为第一层ILD。后续会在该ILD上形成连接孔112，连接孔中有导电金属填充，与有源区电性连接。
需要注意的是，在以第二区域上的HMO107为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除时，虽然HMO107与具有tensilestress的氮化硅层106在刻蚀时具有很高的选择比，但完全不对第二区域上的HMO107进行刻蚀，只是一种理想状况，除非选择比能够达到非常高的要求。所以此时第二区域上的HMO107会有一些损耗(loss)。
另外，以图案化的第二光阻胶层110为掩膜，对显露出的第二区域上具有compressive stress的氮化硅层109进行刻蚀时，虽然以下层的HMO107作为蚀刻的停止层，但下层的HMO107仍然会被刻蚀掉一部分，出现与上述类似的第二区域上的HMO107损耗问题。如果第二区域上的HMO107在两个过程中都损耗的比较严重，那么在刻蚀第二区域上具有compressivestress的氮化硅层109的速率非常快的情况下，非常容易将第二区域上HMO107下层的具有tensile stress的氮化硅层106刻穿，从而导致第二区域上的NMOS结构也遭受刻蚀，出现所称的穿通(punch through)问题。
发明内容
有鉴于此，本发明解决的技术问题是：减少第二区域上HMO的损耗。
为解决上述技术问题，本发明的技术方案具体是这样实现的：
本发明公开一种互补型金属氧化物半导体结构的形成方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；
在所述区域的表面依次沉积具有张应力tensile stress的氮化硅层和硬掩膜氧化层HMO；
在所述HMO的表面涂布光阻胶层，并曝光显影图案化该光阻胶层，使得图案化的光阻胶层的开口显露出第一区域上的HMO，同时覆盖第二区域上的HMO；
以图案化的光阻胶层为掩膜，对显露出的第一区域上的HMO进行刻蚀；灰化去除所述图案化的光阻胶层的一部分；
以剩余部分的光阻胶层和第二区域上的HMO为掩膜，对第一区域上具有tensile stress的氮化硅层进行去除，显露出第一区域，而且所述剩余部分的光阻胶层消耗完毕。
在去除第一区域上具有tensile stress的氮化硅层过程中所述剩余部分的光阻胶层消耗完毕。
在去除第一区域上具有tensile stress的氮化硅层步骤完成时，所述剩余部分的光阻胶层消耗完毕。
在所述HMO的表面涂布光阻胶层的厚度为3000～3400埃；去除所述图案化的光阻胶层的一部分之后，剩余部分的光阻胶层的厚度为500～800埃；第一区域上具有tensile stress的氮化硅层的厚度为400～500埃。
该方法在去除第一区域上具有tensile stress的氮化硅层之后，进一步包括湿法清洗的步骤。
所述湿法清洗采用浓硫酸。
所述HMO的形成方法为正硅酸乙酯-臭氧方法进行等离子增强方式PETEOS的沉积，或者等离子增强型化学气相沉积PECVD，或者深高宽比的亚大气压制程化学气相沉积HARP-CVD。
由上述的技术方案可见，本发明以第二区域上的HMO以及位于其上的部分光阻胶层为硬掩膜，对第一区域上的具有tensile stress的氮化硅层进行去除，由于HMO有了部分光阻胶层的遮挡，不至于使得HMO在去除具有tensile stress的氮化硅层时被同时严重地损耗。而且所述的部分光阻胶层，在去除具有tensile stress的氮化硅层的过程中，或者在去除第一区域上具有tensile stress的氮化硅层步骤完成时被消耗完毕，不存在残留的光阻胶层，否则的话，下层的硅化物层在氮化硅层剥离之后就显露出来，而灰化去除光阻胶层是需要氧气进行去除的，氧气与硅化物层一旦接触，就会将硅化物层氧化，这是制程中所不允许的。与现有技术相比，不再以单独的HMO为掩膜，在HMO之上有了一层较薄光阻胶层的保护，所以HMO的损耗大大降低，厚度均匀性明显提高，从而有效减少了后续第二区域上的NMOS结构被穿通的可能性，提高了产品的良率。
附图说明
图1a至图1f为现有技术CMOS结构的具体制作过程的结构示意图。
图2为本发明CMOS结构的制作方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
现有技术中，在图1b中，沉积HMO107之后，对所沉积的HMO107的厚度进行测量，称为刻蚀之前的HMO厚度；然后在如图1c中，以第二区域上的HMO107为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除之后，对此时第二区域上的HMO107厚度进行测量，称为刻蚀之后的HMO厚度。测量方法可以采用在线(inline)光学测量方法，也可以采用透射电子显微镜(TEM，Transmission Electron Microscope)的切片测量方法。TEM的工作原理是将需检测的样片，放入TEM观测室，以高压加速的电子束照射样片，将样片形貌放大，投影到屏幕上，照相，然后进行分析，这里就是利用TEM进行尺寸测量。
本实施例以TEM测量方法为例，对晶圆上的13个晶粒(die)中的HMO刻蚀之前和刻蚀之后的厚度分别进行测量，将刻蚀之前的HMO厚度表示为T1，将刻蚀之后的HMO厚度表示为T2，HMO厚度变化表示为Δ，单位都为埃。如表1所示。
晶粒 T1 T2 Δ
1 359.6 195.3 -164.2
2 357 186.8 -170.1
3 363.3 201.2 -162.2
4 364.6 196.8 -167.8
5 351.2 229.8 -121.5
6 345.6 204.2 -141.4
7 349 208.2 -140.9
8 354.9 217.9 -137
9 353.1 214.9 -138.2
10 358.6 199.4 -159.2
11 360.6 202.6 -158
12 363.2 205.2 -158
13 364.6 204.3 -160.3
最大值 364.6 229.8 -121.5
最小值 345.6 186.8 -170.1
range 19 43 48.7
U％ 2.70％ 10.50％ -16.00％
表1
从表1可以看出，HMO厚度变化很大，也就是说以第二区域上的HMO107为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除时，HMO损耗比较严重。而且，HMO在刻蚀之后的均匀性范围(range)为43埃，均匀性指标U％为10.5％，说明在以第二区域上的HMO107为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除后，HMO的均匀性变得较差。range指的是刻蚀之后的最大值与最小值的差，U％是指：(刻蚀后最大值-刻蚀后最小值)/2倍平均值。
为了解决上述问题，本发明以第二区域上的HMO107以及位于其上的部分光阻胶层为硬掩膜，对第一区域上的具有tensile stress的氮化硅层106进行去除，由于HMO有了部分光阻胶层的遮挡，不至于使得HMO在去除具有tensile stress的氮化硅层106时被同时严重地损耗。而且所述的部分光阻胶层，在去除具有tensile stress的氮化硅层106的过程中，或者在去除第一区域上具有tensile stress的氮化硅层步骤完成时被消耗完毕，不存在残留的光阻胶层，否则的话，下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。
本发明CMOS结构的制作方法的流程示意图如图2所示，其包括以下步骤：
步骤21、在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；
步骤22、在所述区域的表面依次沉积具有张应力tensile stress的氮化硅层和HMO；
步骤23、在HMO的表面涂布光阻胶层，并曝光显影图案化该光阻胶层，使得图案化的光阻胶层的开口显露出第一区域上的HMO，同时覆盖第二区域上的HMO；
步骤24、以图案化的光阻胶层为掩膜，对显露出的第一区域上的HMO进行刻蚀，然后灰化去除上述图案化的光阻胶层的一部分；
步骤25、以剩余部分的光阻胶层和第二区域上的HMO为掩膜，对第一区域上具有tensile stress的氮化硅层进行去除，显露出第一区域，而且所述剩余部分的光阻胶层消耗完毕。
具体地，可以在去除第一区域上具有tensile stress的氮化硅层过程中，或者在去除第一区域上具有tensile stress的氮化硅层步骤完成时，剩余部分的光阻胶层消耗完毕。显然，在去除第一区域上具有tensile stress的氮化硅层步骤完成时，剩余部分的光阻胶层消耗完毕的情况下，为本发明的优选实施例，因为这样HMO被光阻胶层保护的时间最长，因而HMO的损耗也就最小。
需要说明的是，在不同的制程中，第一区域上具有tensile stress的氮化硅层厚度是不同的，所以在去除第一区域上具有tensile stress的氮化硅层时，能够同时消耗剩余部分光阻胶层的厚度也是不同的。在具体实施礼中，当第一区域上具有tensile stress的氮化硅层的厚度为400～500埃时，在所述HMO的表面涂布光阻胶层的厚度为3000～3400埃；去除所述图案化的光阻胶层的一部分之后，剩余部分的光阻胶层的厚度为500～800埃。这样与现有技术相比，不再以单独的HMO为掩膜，在HMO之上有了一层较薄光阻胶层的保护，所以刻蚀具有tensile stress的氮化硅层时，就不会被损耗严重。此时，500～800埃的剩余的光阻胶层在去除具有tensile stress的氮化硅层的过程中，或者在去除第一区域上具有tensile stress的氮化硅层步骤完成时被消耗完毕，不存在残留的光阻胶层，否则的话，下层的硅化物层105在氮化硅层106剥离之后就显露出来，而灰化去除光阻胶层是需要氧气进行去除的，氧气与硅化物层105一旦接触，就会将硅化物层105氧化，这是制程中所不允许的。
一般，为去除过程中产生的副产物，例如聚合物(polymer)等，采用浓硫酸或者其他酸溶液，在步骤25之后湿法清洗上述副产物。
通过本发明的方法，对第一区域上的具有tensile stress的氮化硅层106进行去除之后，得到的HMO损耗明显降低，厚度均匀性明显升高，具体数据如表2所示。表2为通过本发明的方法测量得到刻蚀前后HMO的厚度变化的数据表。同样，本实施例以TEM测量方法为例，对晶圆上的13个die中的HMO刻蚀之前和刻蚀之后的厚度分别进行测量，将刻蚀之前的HMO厚度表示为T1，将刻蚀之后的HMO厚度表示为T2，HMO厚度变化表示为Δ，单位都为埃。
晶粒 T1 T2 Δ
1 376.6 277.1 -99.5
2 378.2 273.9 -104.2
3 374.1 269.6 -104.5
4 364.4 256.4 -108
5 368.9 275.3 -93.6
6 370.3 275.8 -94.5
7 370.7 275.2 -95.6
8 358 257.2 -100.8
9 357.1 259.1 -97.9
10 377 277.3 -99.7
11 376.4 276.7 -99.8
12 366.1 258 -108.1
13 368.9 268.5 -100.4
最大值 378.2 277.3 -93.6
最小值 357.1 256.4 -108.1
range 21.1 20.9 14.5
U％ 2.90％ 3.90％ -7.20％
表2
从表2可以看出，HMO厚度变化明显变小，也就是说HMO损耗比较小。而且，HMO在刻蚀之后的range为20.9埃，U％为3.9％，与原来的range为43埃，U％为10.5％相比，说明HMO的均匀性也明显提高。
从现有技术中可以得知，HMO可能出现两次loss，一次为以第二区域上的HMO为硬掩膜，对第一区域上的具有tensile stress的氮化硅层进行去除时；一次为以图案化的第二光阻胶层为掩膜，对显露出的第二区域上具有compressive stress的氮化硅层进行刻蚀时，下层的HMO作为蚀刻停止层。本发明的技术方案主要在于减少HMO在上述第一种情况下的loss，同时提高了HMO的厚度均匀性，这样HMO虽然在第二种情况下会有损耗，但由于已经克服了第一种情况下出现的问题，所以大大减少了第二区域上的NMOS结构被穿通的可能性，提高了产品的良率。
需要说明的是，在本发明实施例中定义PMOS结构和NMOS结构的位置时，将PMOS结构定义在左侧，NMOS结构定义在右侧，其实也可以将NMOS结构定义在左侧，PMOS结构定义在右侧，那么最终具有tensile stress的氮化硅层就形成在左侧，具有compressive stress的氮化硅层就形成在右侧。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种互补型金属氧化物半导体结构的形成方法，该方法包括：
在半导体衬底上以浅沟槽隔离区为界，形成具有PMOS结构的第一区域和具有NMOS结构的第二区域；
在所述区域的表面依次沉积具有张应力tensile stress的氮化硅层和硬掩膜氧化层HMO；
在所述HMO的表面涂布光阻胶层，并曝光显影图案化该光阻胶层，使得图案化的光阻胶层的开口显露出第一区域上的HMO，同时覆盖第二区域上的HMO；
以图案化的光阻胶层为掩膜，对显露出的第一区域上的HMO进行刻蚀；灰化去除所述图案化的光阻胶层的一部分；
以剩余部分的光阻胶层和第二区域上的HMO为掩膜，对第一区域上具有tensile stress的氮化硅层进行去除，显露出第一区域，而且所述剩余部分的光阻胶层消耗完毕。
2.如权利要求1所述的方法，其特征在于，在去除第一区域上具有tensilestress的氮化硅层过程中所述剩余部分的光阻胶层消耗完毕。
3.如权利要求1所述的方法，其特征在于，在去除第一区域上具有tensilestress的氮化硅层步骤完成时，所述剩余部分的光阻胶层消耗完毕。
4.如权利要求2或3所述的方法，其特征在于，在所述HMO的表面涂布光阻胶层的厚度为3000～3400埃；去除所述图案化的光阻胶层的一部分之后，剩余部分的光阻胶层的厚度为500～800埃；第一区域上具有tensile stress的氮化硅层的厚度为400～500埃。
5.如权利要求1所述的方法，其特征在于，该方法在去除第一区域上具有tensile stress的氮化硅层之后，进一步包括湿法清洗的步骤。
6.如权利要求5所述的方法，其特征在于，所述湿法清洗采用浓硫酸。
7.如权利要求1所述的方法，其特征在于，所述HMO的形成方法为正硅酸乙酯-臭氧方法进行等离子增强方式PETEOS的沉积，或者等离子增强型化学气相沉积PECVD，或者深高宽比的亚大气压制程化学气相沉积HARP-CVD。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201075 CN102097380B (zh) | 2009-12-10 | 2009-12-10 | 互补型金属氧化物半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910201075 CN102097380B (zh) | 2009-12-10 | 2009-12-10 | 互补型金属氧化物半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102097380A true CN102097380A (zh) | 2011-06-15 |
| CN102097380B CN102097380B (zh) | 2013-05-29 |
Family
ID=44130389
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910201075 Expired - Fee Related CN102097380B (zh) | 2009-12-10 | 2009-12-10 | 互补型金属氧化物半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102097380B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876322A (zh) * | 2017-01-19 | 2017-06-20 | 武汉新芯集成电路制造有限公司 | 一种硅的深沟槽形成方法和半导体结构 |
| US11543751B2 (en) | 2020-04-16 | 2023-01-03 | International Business Machines Corporation | Organic photoresist adhesion to metal oxide hardmasks |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855431A (zh) * | 2005-03-31 | 2006-11-01 | 国际商业机器公司 | 制造半导体器件的方法 |
| JP2006339398A (ja) * | 2005-06-02 | 2006-12-14 | Sony Corp | 半導体装置の製造方法 |
| CN101051624A (zh) * | 2006-04-04 | 2007-10-10 | 联华电子股份有限公司 | 互补式金属氧化物半导体元件及其形成方法 |
| CN101086967A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN101231948A (zh) * | 2008-03-31 | 2008-07-30 | 天津工业大学 | 一种进行电极剥离的方法 |
| CN101281379A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及光刻工艺的返工方法 |
| CN101330053A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体器件应力层的形成方法 |
| US20090273035A1 (en) * | 2008-04-30 | 2009-11-05 | Kai Frohberg | Method for selectively removing a spacer in a dual stress liner approach |
-
2009
- 2009-12-10 CN CN 200910201075 patent/CN102097380B/zh not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1855431A (zh) * | 2005-03-31 | 2006-11-01 | 国际商业机器公司 | 制造半导体器件的方法 |
| JP2006339398A (ja) * | 2005-06-02 | 2006-12-14 | Sony Corp | 半導体装置の製造方法 |
| CN101051624A (zh) * | 2006-04-04 | 2007-10-10 | 联华电子股份有限公司 | 互补式金属氧化物半导体元件及其形成方法 |
| CN101086967A (zh) * | 2006-06-09 | 2007-12-12 | 台湾积体电路制造股份有限公司 | 半导体元件的制造方法 |
| CN101281379A (zh) * | 2007-04-03 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 光刻胶的去除方法及光刻工艺的返工方法 |
| CN101330053A (zh) * | 2007-06-18 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 互补金属氧化物半导体器件应力层的形成方法 |
| CN101231948A (zh) * | 2008-03-31 | 2008-07-30 | 天津工业大学 | 一种进行电极剥离的方法 |
| US20090273035A1 (en) * | 2008-04-30 | 2009-11-05 | Kai Frohberg | Method for selectively removing a spacer in a dual stress liner approach |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876322A (zh) * | 2017-01-19 | 2017-06-20 | 武汉新芯集成电路制造有限公司 | 一种硅的深沟槽形成方法和半导体结构 |
| US11543751B2 (en) | 2020-04-16 | 2023-01-03 | International Business Machines Corporation | Organic photoresist adhesion to metal oxide hardmasks |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102097380B (zh) | 2013-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100529202B1 (ko) | 이중 금속 게이트 ｃｍｏｓ 장치 및 그 제조 방법 | |
| US20060011949A1 (en) | Metal-gate cmos device and fabrication method of making same | |
| CN109119330B (zh) | 一种半导体器件的形成方法 | |
| KR101521948B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN102738221B (zh) | 制造栅极介电层的方法 | |
| CN104810368B (zh) | Cmos晶体管及其形成方法 | |
| CN101447457B (zh) | 双应力膜互补金属氧化物半导体晶体管的制造方法 | |
| CN103515321B (zh) | 半导体器件的侧墙形成方法 | |
| CN104867967A (zh) | 半导体器件及其制造方法 | |
| RU2498446C2 (ru) | Способ получения многослойной затворной структуры и ее устройство | |
| US20050081781A1 (en) | Fully dry, Si recess free process for removing high k dielectric layer | |
| US20050051866A1 (en) | Method for forming devices with multiple spacer widths | |
| US7932152B2 (en) | Method of forming a gate stack structure | |
| WO2005112104A2 (en) | Cmos transistor using high stress liner layer | |
| KR100706784B1 (ko) | 반도체 장치 및 그 제조 방법. | |
| US20130059441A1 (en) | Method for fabricating a semiconductor structure | |
| CN102097380B (zh) | 互补型金属氧化物半导体结构的形成方法 | |
| US7585738B2 (en) | Method of forming a fully silicided semiconductor device with independent gate and source/drain doping and related device | |
| CN103165416B (zh) | 用于刻蚀的硬掩膜及其制备方法以及mos器件的制造方法 | |
| US20130213434A1 (en) | Method for eliminating contact bridge in contact hole process | |
| US7666762B2 (en) | Method for fabricating semiconductor device | |
| US7709349B2 (en) | Semiconductor device manufactured using a gate silicidation involving a disposable chemical/mechanical polishing stop layer | |
| US20080122016A1 (en) | Semiconductor device and fabricating method thereof | |
| US8048748B2 (en) | Reducing contamination in a process flow of forming a channel semiconductor alloy in a semiconductor device | |
| US20110309452A1 (en) | Methods of manufacturing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121121 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121121 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130529 Termination date: 20191210 |