CN101051624A - 互补式金属氧化物半导体元件及其形成方法 - Google Patents

Abstract

一种互补式金属氧化物半导体元件，其包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、第一应力层、第一衬层与第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以隔离结构区隔。另外，第一型金属氧化物半导体晶体管配置于衬底的第一有源区，第二型金属氧化物半导体晶体管配置于衬底的第二有源区。第一应力层顺应性地配置于第一有源区的第一型金属氧化物半导体晶体管上。第一衬层顺应性地配置于第一应力层上。第二应力层顺应性地配置于第二有源区的第二型金属氧化物半导体晶体管上。

Description

互补式金属氧化物半导体元件及其形成方法

技术领域

本发明涉及一种半导体元件及其形成方法，尤其涉及一种互补式金属氧化物半导体元件及其形成方法。

背景技术

在集成电路元件的发展过程中，藉由缩小元件的尺寸可达到高速操作和低耗电量的目的。然而，由于目前缩小元件尺寸的技术遭受到工艺技术瓶颈、成本昂贵等因素的限制，所以需发展其他不同于缩小元件的技术，以改善元件的驱动电流。因此，有人提出在晶体管的沟道区利用应力(stress)控制的方式，来克服元件缩小化的极限。此方法为藉由使用应力改变硅(Si)晶格的间距，以增加电子和空穴的迁移率(mobility)，进而提高元件的效能。

现有一种利用应力控制方式增加元件效能的方法为，以作为接触窗蚀刻终止层(contact etch stop layer，CESL)的氮化硅层来产生应力，提高元件的驱动电流(drive current)，以达到增加元件效能的目的。然而，当氮化硅层的拉伸应力(tensile stress)增加时，n沟道区的驱动电流会增加，但却会造成p沟道区的驱动电流降低。相反地，当氮化硅层的压缩应力(compressive stress)增加时，p沟道区的驱动电流会增加，但却会造成n沟道区的驱动电流降低。换句话说，利用氮化硅层来产生应力以提高晶体管效能的方法，只能用于提升N型金属氧化物半导体晶体管(NMOS transistor)的效能或P型金属氧化物半导体晶体管(PMOS transistor)的效能，且无法同时提高NMOS晶体管与PMOS晶体管的效能。

在美国专利第6,573,172 B1号中，提出一种能够提高NMOS晶体管与PMOS晶体管效能的方法。首先，在一衬底上形成NMOS晶体管与PMOS晶体管，且二晶体管之间形成有浅沟渠隔离结构(STI)，以电性隔离NMOS晶体管与PMOS晶体管。然后，沉积一层第一氮化硅层，以覆盖住整个衬底。接着，于第一氮化硅层上形成图案化光致抗蚀剂层，以暴露出NMOS晶体管上的第一氮化硅层。之后，再以此图案化光致抗蚀剂层为掩模，进行一蚀刻工艺，以移除所暴露出来的第一氮化硅层，保留PMOS晶体管上的第一氮化硅层。然后，移除此图案化光致抗蚀剂层，然后于衬底上方形成一层氧化层，覆盖第一氮化硅层与NMOS晶体管。之后，再以相同的方式，沉积一层第二氮化硅层，覆盖住整个衬底。然后，移除PMOS晶体管上方的第二氮化硅层，保留NMOS晶体管上方的第二氮化硅层。如此一来，便可在NMOS晶体管与PMOS晶体管上分别形成具有拉伸应力与压缩应力的氮化硅层，如此可达到同时提高NMOS晶体管与PMOS晶体管的效能的目的。

然而，上述方法虽然可同时提高NMOS晶体管与PMOS晶体管的效能。但是，其中仍然存在有一些问题。举例来说，在移除未被光致抗蚀剂层所覆盖的氮化硅层之后，通常是利用氧等离子体对光致抗蚀剂层进行轰击，以进行光致抗蚀剂层的移除步骤，但是如此一来容易使得暴露出来的膜层与构件，例如间隙壁、金属硅化物层以及无晶体管区域的浅沟渠隔离结构的二氧化硅层与硅化镍层，产生损伤(damage)，而影响元件的效能及其可靠度。

发明内容

有鉴于此，本发明的目的是提供一种互补式金属氧化物半导体元件的形成方法，能够避免现有去除光致抗蚀剂层时，造成损伤的问题，且同时可提高NMOS晶体管与PMOS晶体管的效能。

本发明的另一目的是提供一种互补式金属氧化物半导体元件，能够避免现有去除光致抗蚀剂层时，造成损伤的问题，且同时可提高NMOS晶体管与PMOS晶体管的效能。

本发明提出一种互补式金属氧化物半导体元件的形成方法，此形成方法为先提供一衬底，此衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以一隔离结构区隔。接着，分别于衬底的第一有源区与第二有源区形成第一型金属氧化物半导体晶体管与第二型金属氧化物半导体晶体管。然后，于衬底上方形成第一应力层，顺应性地覆盖住第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管与隔离结构。之后，于第一应力层上顺应性地形成第一衬层，其中第一衬层与第一应力层具有高蚀刻选择比。接着，于第一有源区的第一衬层上形成第一光致抗蚀剂层。随后，以第一光致抗蚀剂层为掩模，移除部分第一衬层至暴露出第一应力层表面。然后，移除第一光致抗蚀剂层。随后，以第一衬层为掩模，移除部分第一应力层，直至暴露出第二型金属氧化物半导体晶体管。接着，于衬底上方形成第二应力层，顺应性地覆盖第二型金属氧化物半导体晶体管与第一衬层。之后，于第二有源区的第二应力层上形成第二光致抗蚀剂层。然后，以第二光致抗蚀剂层为掩模，移除部分第二应力层，直至暴露出第一衬层表面，随后，再移除第二光致抗蚀剂层。

依照本发明的实施例所述，上述的第一衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳(amorphous carbon)。第一衬层的厚度例如是介于100～500埃之间。

依照本发明的实施例所述，上述的第一应力层与第二应力层的材质例如是氮化硅。另外，第一应力层与第二应力层的形成方法例如是化学气相沉积法。第一应力层与第二应力层的厚度例如是介于500～1200埃之间。

依照本发明的实施例所述，上述于第二应力层形成后，还可例如是，形成第二衬层，顺应性地覆盖第二应力层，其中第二衬层与第二应力层具有高蚀刻选择比。然后，于第二有源区的第二衬层上形成第二光致抗蚀剂层。之后，以第二光致抗蚀剂层为掩模，移除部分第二衬层，直至暴露出第二应力层表面。然后，移除第二光致抗蚀剂层。随后，以第二衬层为掩模，移除部分第二应力层，直至暴露出第一衬层表面。上述，第二衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第二衬层的厚度例如是介于100～500埃之间。

依照本发明的实施例所述，上述的第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。

依照本发明的实施例所述，上述的第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。

本发明另提出一种互补式金属氧化物半导体元件，其包括衬底、第一型金属氧化物半导体晶体管、第二型金属氧化物半导体晶体管、第一应力层、第一衬层与第二应力层。其中，衬底具有第一有源区与第二有源区，且第一有源区与第二有源区之间以隔离结构区隔。另外，第一型金属氧化物半导体晶体管配置于衬底的第一有源区，第二型金属氧化物半导体晶体管配置于衬底的第二有源区。第一应力层顺应性地配置于第一有源区的第一型金属氧化物半导体晶体管上。第一衬层顺应性地配置于第一应力层上。第二应力层顺应性地配置于第二有源区的第二型金属氧化物半导体晶体管上。

依照本发明的实施例所述，上述的第一衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第一衬层的厚度例如是介于100～500埃之间。

依照本发明的实施例所述，上述的第一应力层与第二应力层的材质例如是氮化硅。第一应力层与第二应力层的厚度例如是介于500～1200埃之间。

依照本发明的实施例所述，上述的互补式金属氧化物半导体元件还包括一第二衬层，顺应性地配置于第二应力层上。其中，第二衬层的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。第二衬层的厚度例如是介于100～500埃之间。

依照本发明的实施例所述，上述的第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。

依照本发明的实施例所述，上述的第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。

本发明是于应力层上形成衬层，以作为硬掩模层，如此可避免现有在移除光致抗蚀剂层时，会对暴露出来的膜层或构件直接造成的损伤(damage)的问题，而影响元件的效能与可靠度。另一方面，本发明也可达到同时提高N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管的效能的目的。

为让本发明的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，作详细说明如下。

附图说明

图1A至图1J为依照本发明一实施例所绘示的互补式金属氧化物半导体元件的制造流程剖面图；

图2A至图2D为依照本发明另一实施例所绘示的互补式金属氧化物半导体元件的制造流程剖面图。

主要元件符号说明

100：衬底

102、104：有源区

106：隔离结构

108：第一型金属氧化物半导体晶体管

108a、110a：栅介电层

108b、110b：栅极

108c、110c：源极/漏极区

108d、110d：间隙壁

110：第二型金属氧化物半导体晶体管

112、112a：第一应力层

114、114a、130、130a：衬层

116、120：光致抗蚀剂层

118、118a：第二应力层

具体实施方式

图1A至图1J为依照本发明一实施例所绘示的互补式金属氧化物半导体元件的制造流程剖面图。

首先，请参照图1A，提供一衬底100，衬底100具有有源区102、104，且有源区102、104之间以隔离结构106区隔。上述，隔离结构106例如是浅沟渠隔离结构或其他合适的隔离结构。

接着，请参照图1B，分别于衬底100的有源区102、104形成第一型金属氧化物半导体晶体管108与第二型金属氧化物半导体晶体管110。在本实施例中，第一型金属氧化物半导体晶体管108与第二型金属氧化物半导体晶体管110分别是以N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管为例做说明。第一型金属氧化物半导体晶体管108是由栅介电层108a、栅极108b、源极/漏极区108c与间隙壁108d所构成。第二型金属氧化物半导体晶体管110是由栅介电层110a、栅极110b、源极/漏极区110c与间隙壁110d所构成。

在一实施例中，还可分别于栅极108b与源极/漏极区108c上，以及栅极110b与源极/漏极区110c上形成金属硅化物层(未绘示)用以降低阻值，而金属硅化物层的材质例如是硅化镍、硅化钨或硅化钴等。上述，第一型金属氧化物半导体晶体管108与第二型金属氧化物半导体晶体管110各构件的材质与形成方法，是本领域技术人员所周知，于此不再赘述。

之后，请参照图1C，于衬底100上方形成第一应力层112，顺应性地覆盖住第一型金属氧化物半导体晶体管108、第二型金属氧化物半导体晶体管110与隔离结构106。第一应力层112的厚度例如是介于500～1200埃之间。第一应力层112的材质例如是氮化硅或其他合适的应力材料，而其形成方法例如是化学气相沉积法或其他适合的方法。在此实施例中，第一应力层112为拉伸应力(tensile stress)层。

接着，于第一应力层112上顺应性地形成一衬层(liner layer)114，此衬层114与第一应力层112具有高蚀刻选择比。衬层114的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳(amorphous carbon)，而其形成方法例如是化学气相沉积法或其他适合的方法。衬层114的厚度例如是介于100～500埃之间。

随后，请参照图1D，于有源区102的衬层114上形成一光致抗蚀剂层116。光致抗蚀剂层116的形成方法例如是进行旋转涂布法(spin coating)，而其材质例如是由树脂，感光剂及溶剂所混合而成的感光材料。

接着，请参照图1E，以光致抗蚀剂层116为掩模，移除部分衬层114，直至暴露出第一应力层112表面，以形成衬层114a。上述，移除部分衬层114至暴露出第一应力层112表面的方法例如是进行一蚀刻工艺。

然后，请参照图1F，移除光致抗蚀剂层116。移除光致抗蚀剂层116的方法例如是以干式去光致抗蚀剂法或湿式去光致抗蚀剂法的方式进行，而干式去光致抗蚀剂法例如是氧等离子体，湿式去光致抗蚀剂法例如是利用溶剂以进行移除。

接着，请参照图1G，以衬层114a为掩模，移除部分第一应力层112，直至暴露出第二型金属氧化物半导体晶体管110，而形成第一应力层112a。其中，移除部分第一应力层112至暴露出第二型金属氧化物半导体晶体管110表面的方法例如是进行一蚀刻工艺。

值得一提的是，本发明是利用衬层114a作为硬掩模(hard mask)层，以移除部分第一应力层112，因此可避免现有在移除光致抗蚀剂层时会对暴露出来的膜层或构件直接造成的损伤(damage)的问题，而影响元件的效能与可靠度。

之后，请参照图1H，于衬底100上方形成第二应力层118，以覆盖第二型金属氧化物半导体晶体管110与衬层114a。第二应力层118的厚度例如是介于500～1200埃之间。第二应力层118的材质例如是氮化硅或其他合适的应力材料，而其形成方法例如是化学气相沉积法或其他适合的方法。在此实施例中，第二应力层118为压缩应力(compressive stress)层。

随后，请参照图1I，于第二有源区104的第二应力层118上形成光致抗蚀剂层120。光致抗蚀剂层120的形成方法例如是进行旋转涂布法，而其材质例如是由树脂，感光剂及溶剂所混合而成的感光材料。接着，再以光致抗蚀剂层120为掩模，移除部分第二应力层118，直至暴露出衬层114a表面，而此衬层114a可作为蚀刻终止层。

然后，请参照图1J，移除光致抗蚀剂层120。移除光致抗蚀剂层120的方法例如是以干式去光致抗蚀剂法或湿式去光致抗蚀剂法的方式进行，而干式去光致抗蚀剂法例如是氧等离子体，湿式去光致抗蚀剂法例如是利用溶剂以进行移除。

在上述图1A至图1J的实施例中，第一型金属氧化物半导体晶体管108与第二型金属氧化物半导体晶体管110分别是以N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管为例做说明以详细说明的。然而，本发明并不限定于此，本发明的第一型金属氧化物半导体晶体管108与第二型金属氧化物半导体晶体管110也可分别是P型金属氧化物半导体晶体管与N型金属氧化物半导体晶体管，而第一应力层112与第二应力层118则分别为压缩应力层与拉伸应力层。

当然，上述于第二应力层118a形成之后，还可继续进行后续的内连线工艺。内连线工艺例如是于衬底100上方形成一层介电层(未绘示)，以覆盖衬层114a与第二应力层118a。然后，于介电层、第一应力层112a、衬层114a与第二应力层118a中形成接触窗开口(未绘示)，之后于接触窗开口中形成导体材料层(未绘示)以作为接触窗，使元件与元件间能够电性连接。

接下来，是说明利用上述的互补式金属氧化物半导体元件的制造方法所得到的互补式金属氧化物半导体元件的结构。

请再次参照图1J，互补式金属氧化物半导体元件包括衬底100、第一型金属氧化物半导体晶体管108、第二型金属氧化物半导体晶体管110、第一应力层112a、第二应力层118a及衬层114a。衬底100具有第一有源区102与第二有源区104，且第一有源区102与第二有源区104之间是以隔离结构106区隔。第一型金属氧化物半导体晶体管108配置于衬底100的第一有源区102，而第二型金属氧化物半导体晶体管110配置于衬底100的第二有源区104。另外，第一应力层112a顺应性地配置于第一有源区102的第一型金属氧化物半导体晶体管108上，第一应力层112a的材质例如是氮化硅或其他合适的应力材料，而其厚度例如是介于500～1200埃之间。衬层114a顺应性地配置于第一应力层112a上，衬层114a的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳，而其厚度例如是介于100～500埃之间。此外，第二应力层118a顺应性地配置于第二有源区104的第二型金属氧化物半导体晶体管110上，第二应力层118a的材质例如是氮化硅或其他合适的应力材料，而其厚度例如是介于500～1200埃之间。

本发明除了上述实施例之外，尚具有其他的实施型态。图2A至图2D为依照本发明另一实施例所绘示的互补式金属氧化物半导体元件的制造流程剖面图。其中，图2A是接续上述实施例的图1H进行，且于图2A至图2D中，与图1A至图1J相同的构件使用相同的标号，并省略其说明。

首先，请参照图2A，于第二应力层118形成后，可形成衬层130，顺应性地覆盖第二应力层118，其中衬层130与第二应力层118具有高蚀刻选择比。衬层130的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳，而其形成方法例如是化学气相沉积法或其他适合的方法。衬层130的厚度例如是介于100～500埃之间。

接着，请参照图2B，于第二有源区104的衬层130上形成光致抗蚀剂层120。然后，以光致抗蚀剂层120为掩模，移除部分衬层130，直至暴露出第二应力层118表面，以形成衬层130a。上述，移除部分衬层130至暴露出第二应力层118表面的方法例如是进行一蚀刻工艺。

之后，请参照图2C，移除光致抗蚀剂层120。然后，请参照图2D，以衬层130a为掩模，移除部分第二应力层118至暴露出衬层114a表面，以形成衬层130a。同样地，衬层130a可作为一硬掩模层，以移除部分第二应力层118。

当然，上述于衬层130a形成之后，还可继续进行后续的内连线工艺。内连线工艺例如是于衬底100上方形成一层介电层(未绘示)，以覆盖衬层114a与衬层130a。然后，于介电层、第一应力层112a、衬层114a、衬层130a与第二应力层118a中形成接触窗开口(未绘示)，之后于接触窗开口中形成导体材料层(未绘示)以作为接触窗，使元件与元件间能够电性连接。

接下来，说明利用上述方法制作出的互补式金属氧化物半导体元件。请再次参照图2D，此实施例的互补式金属氧化物半导体元件除了包括图1J的互补式金属氧化物半导体元件之外，还包括一衬层130a，顺应性地配置于第二应力层118a上。上述，衬层114a的材质例如是氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳，而其厚度例如是介于100～500埃之间。

综上所述，本发明是利用于应力层上形成衬层，以作为硬掩模层，如此一来可达到同时提高N型金属氧化物半导体晶体管与P型金属氧化物半导体晶体管的效能的目的。而且，还可避免现有在移除光致抗蚀剂层时，会对暴露出来的膜层或构件直接造成损伤(damage)的问题，而影响元件的效能与可靠度。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围的前提下，可作些许的更动与润饰，因此本发明的保护范围当视所附权利要求所界定者为准。

Claims (21)

1.一种互补式金属氧化物半导体元件的形成方法，包括：

提供一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；

分别于该衬底的该第一有源区与该第二有源区形成一第一型金属氧化物半导体晶体管与一第二型金属氧化物半导体晶体管；

于该衬底上方形成一第一应力层，顺应性地覆盖住该第一型金属氧化物半导体晶体管、该第二型金属氧化物半导体晶体管与该隔离结构；

于该第一应力层上顺应性地形成一第一衬层，其中该第一衬层与该第一应力层具有高蚀刻选择比；

于该第一有源区的该第一衬层上形成一第一光致抗蚀剂层；

以该第一光致抗蚀剂层为掩模，移除部分该第一衬层至暴露出该第一应力层表面；

移除该第一光致抗蚀剂层；

以该第一衬层为掩模，移除部分该第一应力层至暴露出该第二型金属氧化物半导体晶体管；

于该衬底上方形成一第二应力层，顺应性地覆盖该第二型金属氧化物半导体晶体管与该第一衬层；

于该第二有源区的该第二应力层上形成一第二光致抗蚀剂层；

以该第二光致抗蚀剂层为掩模，移除部分该第二应力层至暴露出该第一衬层表面；以及

移除该第二光致抗蚀剂层。

2.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。

3.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一衬层的厚度介于100～500埃之间。

4.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的材质包括氮化硅。

5.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的形成方法包括化学气相沉积法。

6.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一应力层与该第二应力层的厚度介于500～1200埃之间。

7.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中于该第二应力层形成后，还包括：

形成一第二衬层，顺应性地覆盖该第二应力层，其中该第二衬层与该第二应力层具有高蚀刻选择比；

于该第二有源区的该第二衬层上形成该第二光致抗蚀剂层；

以该第二光致抗蚀剂层为掩模，移除部分该第二衬层至暴露出该第二应力层表面；

移除该第二光致抗蚀剂层；以及

以该第二衬层为掩模，移除部分该第二应力层至暴露出该第一衬层表面。

8.如权利要求7所述的互补式金属氧化物半导体元件的形成方法，其中该第二衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。

9.如权利要求7所述的互补式金属氧化物半导体元件的形成方法，其中该第二衬层的厚度介于100～500埃之间。

10.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，该第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则该第一应力层为拉伸应力层，该第二应力层为压缩应力层。

11.如权利要求1所述的互补式金属氧化物半导体元件的形成方法，其中该第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，该第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则该第一应力层为压缩应力层，该第二应力层为拉伸应力层。

12.一种互补式金属氧化物半导体元件，包括：

一衬底，该衬底具有一第一有源区与一第二有源区，且该第一有源区与该第二有源区之间以一隔离结构区隔；

一第一型金属氧化物半导体晶体管，配置于该衬底的该第一有源区；

一第二型金属氧化物半导体晶体管，配置于该衬底的该第二有源区；

一第一应力层，顺应性地配置于该第一有源区的该第一型金属氧化物半导体晶体管上；

一第一衬层，顺应性地配置于该第一应力层上；以及

一第二应力层，顺应性地配置于该第二有源区的该第二型金属氧化物半导体晶体管上。

13.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。

14.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一衬层的厚度介于100～500埃之间。

15.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一应力层与该第二应力层的材质包括氮化硅。

16.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一应力层与该第二应力层的厚度介于500～1200埃之间。

17.如权利要求12所述的互补式金属氧化物半导体元件，还包括一第二衬层，顺应性地配置于该第二应力层上。

18.如权利要求17所述的互补式金属氧化物半导体元件，其中该第二衬层的材质包括氧化硅、氮氧化硅、碳化硅、碳氧化硅或非晶碳。

19.如权利要求17所述的互补式金属氧化物半导体元件，其中该第二衬层的厚度介于100～500埃之间。

20.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，该第二型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，则该第一应力层为拉伸应力层，该第二应力层为压缩应力层。

21.如权利要求12所述的互补式金属氧化物半导体元件，其中该第一型金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，该第二型金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，则该第一应力层为压缩应力层，该第二应力层为拉伸应力层。

Images