CN1841704A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1841704A
CN1841704A CNA2005100914263A CN200510091426A CN1841704A CN 1841704 A CN1841704 A CN 1841704A CN A2005100914263 A CNA2005100914263 A CN A2005100914263A CN 200510091426 A CN200510091426 A CN 200510091426A CN 1841704 A CN1841704 A CN 1841704A
Authority
CN
China
Prior art keywords
dielectric film
grid dielectric
active area
grid
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100914263A
Other languages
English (en)
Other versions
CN100594598C (zh
Inventor
池田和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN1841704A publication Critical patent/CN1841704A/zh
Application granted granted Critical
Publication of CN100594598C publication Critical patent/CN100594598C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，其以制作的第二栅极绝缘膜的端部交叠在制作的第一栅极绝缘膜的端部上的方式进行图案化。然后，在第一和第二栅极绝缘膜彼此部分交叠的状态下，进行表面复原处理。

Description

半导体器件及其制造方法
相关申请的交叉参考
本申请基于并要求2005年3月29日申请的在先日本专利申请No.2005-096089的优先权，在此通过参考援引其全部内容。
技术领域
本发明涉及一种包括两种MIS晶体管的半导体器件及其制造方法，并且特别适用于将高介电常数材料用于一个MIS晶体管的栅极绝缘膜的半导体器件。
背景技术
近年来，作为栅极漏电流小且功耗低的晶体管，MIS晶体管受到瞩目，其使用由高介电常数材料制成的栅极绝缘膜(以下只简称为高介电常数晶体管)。但是，由于阈值电压移向高压侧，因此这种高介电常数晶体管不适合以低阈值电压高速运行。
另一方面，使用由氧化硅或者氧氮化硅制成的栅极绝缘膜的MIS晶体管(以下只简称为SiO基晶体管)尽管功耗高于高介电常数晶体管，但由于阈值电压降低，因此能够高速运行。
因此，提出了一种混合安装高介电常数晶体管和SiO基晶体管的半导体器件，并且高介电常数晶体管安装在不需要高速运行但需要低功耗的部分，而SiO基晶体管安装在尽管功耗比较高但需要高速运行的部分。更具体来说，如同专利文献1和2中，在衬底的整个表面上首先形成由氧化硅制成的第一栅极绝缘膜之后，第一绝缘膜被图案化以仅留在第一有源区上。然后，在衬底的整个表面(包括第一栅极绝缘膜)上形成由高熔点材料制成的第二栅极绝缘膜之后，第二栅极绝缘膜被图案化以仅留在第二有源区上。通过这样连续的处理步骤，第一栅极绝缘膜和第二栅极绝缘膜能够分别分离地形成在第一有源区和第二有源区上。
专利文献1：
日本特开平No.2000-188338
专利文献2：
日本特开平No.2003-23100
然而，在专利文献1和2的情况下，当第二栅极绝缘膜被图案化时，通过蚀刻去除第一栅极绝缘膜上的第二栅极绝缘膜，由于蚀刻不可避免会导致第一栅极绝缘膜的表面损坏。如果在这种状态下形成晶体管，则无法获得令人满意的晶体管电特性(例如，栅极漏电流的减少、工作寿命延长等)。
发明内容
考虑上述问题提出本发明，并且本发明的目的在于提供一种半导体器件及其制造方法，当第一栅极绝缘膜和第二栅极绝缘膜分别分离地形成在第一有源区和第二有源区上时，其通过复原由于蚀刻引起的表面损坏而能够获得令人满意的晶体管电特性(例如，栅极漏电流的减少、工作寿命延长等)，并且通过提高设计灵活性而能够获得更高的器件集成度。
本发明的半导体器件制造方法包括如下步骤：对半导体衬底的表面进行元件隔离，以划分第一有源区和第二有源区；在该第一有源区和该第二有源区上形成第一栅极绝缘膜；制作该第一栅极绝缘膜，并且以下述方式留下该第一栅极绝缘膜，即该第一栅极绝缘膜制成的端部位于除该第一有源区中的第一栅电极形成区和该第二有源区中的第二栅电极形成区之外的任何部分上；在该第一有源区和该第二有源区上，包括在该第一栅极绝缘膜上，形成第二栅极绝缘膜；制作该第二栅极绝缘膜，并且以下述方式留下该第二栅极绝缘膜，即该第二栅极绝缘膜制成的端部交叠该第一栅极绝缘膜制成的端部；对该第一栅极绝缘膜的表面和该第二栅极绝缘膜的表面同时进行表面复原处理；以及分别在该第一栅电极形成区上图案化形成第一栅电极且该第一栅极绝缘膜位于该第一栅电极形成区和该第一栅电极之间，并且在该第二栅电极形成区上形成第二栅电极且该第二栅极绝缘膜位于该第二栅电极形成区和该第二栅电极之间。
本发明的半导体器件为这样一种半导体器件，其包括位于半导体衬底上的至少两种晶体管，其中：所述晶体管中的一种晶体管包括：第一栅极绝缘膜，其由氧化硅或者氧氮化硅制成，并且其表面层被引入氮化状态且其氮含量高于除该表面层之外的部分，或者被引入氧氮化状态且其氧和氮含量高于除该表面层之外的部分；以及第一栅电极，其被图案化形成于该第一栅极绝缘膜上，以及所述晶体管中的另一种晶体管包括：第二栅极绝缘膜，其由高介电常数膜制成，并且其表面层被引入氮化状态或者氧氮化状态；以及第二栅电极，其被图案化形成于该第二栅极绝缘膜上。
附图说明
图1A至图1D为说明本发明基本要点的横截面示意图；
图2A和图2B为说明本发明基板要点的横截面示意图；
图3A至图3F为按步骤显示根据一个实施例的MIS晶体管制造方法的横截面示意图；
图4A至图4E为接着图3A至图3F的横截面示意图，其按步骤显示根据该实施例的MIS晶体管制造方法；
图5A至图5E为接着图4A至图4E的横截面示意图，其按步骤显示根据该实施例的MIS晶体管制造方法；
图6为显示该实施例另一方案的横截面示意图；以及
图7A至图7C为仅显示根据该实施例的修改例的MIS晶体管制造方法的主要步骤的横截面示意图。
具体实施方式
-本发明的基本要点-
当在第一有源区和第二有源区上分别分离地形成第一栅极绝缘膜和第二栅极绝缘膜时，本发明人通过蚀刻去除第一栅极绝缘膜上的第二栅极绝缘膜，然后，对第一和第二栅极绝缘膜的整个表面进行氮化处理或者氧氮化处理，以复原由于蚀刻第二栅极绝缘膜引起的对第一栅极绝缘膜的表面损坏。正如所述，在本发明中，在分离地形成第一和第二栅极绝缘膜的状态下，对两个栅极绝缘膜同时进行表面复原处理，例如氮化处理或者氧氮化处理。通过这种表面处理，第一和第二栅极绝缘膜的表面层在氮化处理的情况下被引入氮化状态，或在氧氮化处理的情况下被引入氧氮化状态，由此使表面损害复原。这里(氧)氮化状态表示这样的状态：(氧和)氮混入第一和第二栅极绝缘膜的表面层，从而(氧和)氮含量高于除这些表面层之外的部分。正如所述，在本发明中不必增加步骤，通过同时对第一和第二栅极绝缘膜进行表面复原处理，不仅可以提高第一栅极绝缘膜的电特性，而且可以提高在形成步骤中易受到少许表面损坏的第二栅极绝缘膜的电特性。
此外，本发明深入研究了在进行表面复原处理的前提下表面复原处理对半导体器件的影响。例如，如图1A至图1D所示，通过蚀刻在第一有源区111上形成的第一栅极绝缘膜101而制成的端部101a与通过蚀刻在第二有源区112上形成的第二栅极绝缘膜102而制成的端部102a彼此略微分离而形成间隙103，并且例如考虑间隙103位于一个有源区上(所示实例中位于第二有源区112上)(图1A)上的情况。如果在这种状态下进行表面复原处理，则第一和第二栅极绝缘膜101和102的表面层101b和102b被引入氮化状态或者氧氮化状态，并且第二有源区112从间隙103露出的部分也被氮化或者氧氮化而形成退化部分(degenerated portion)104(图1B)。当在这种状态下进行制造工艺并且例如在第二有源区112等上形成硅化层105时，在退化部分(deformed portion)104上会产生有缺陷的硅化层105(图1C)。
另一方面，如果间隙103形成在由绝缘体制成的元件隔离结构106上(图1D)，则即使形成退化部分104，也可能对器件没有不利的影响。但是，在这种情况下，需要以间隙103位于总是比较窄的元件隔离结构106上的方式图案化第一栅极绝缘膜，因此被迫接受显著降低设计灵活性的严重限制。
因此，在本发明中，为了防止出现上述情况，如图2A和图2B所示，当第二栅极绝缘膜102被图案化时，以第二栅极绝缘膜102制成的端部102a部分交叠于第一栅极绝缘膜101制成的端部101a上的方式图案化第二栅极绝缘膜102(图2A)。这里，交叠部分表示为M。然后，在第一和第二栅极绝缘膜101和102如上所述彼此部分交叠的同时，对其进行表面复原处理，以将表面层101b和102b引入氮化状态或者氧氮化状态(图2B)。此时，在第一和第二栅极绝缘膜101和102之间没有形成间隙，从而即使当第一栅极绝缘膜101和第二栅极绝缘膜102的交叠部分位于有源区上(在所示实例中位于第二有源区112上)时，仍可以进行第一和第二栅极绝缘膜101和102的表面复原，并且即使在这种状态下进行表面复原，也不会形成上述退化部分。
就这一点来说，例如在图6中，专利文献1显示了第一栅极绝缘膜和第二栅极绝缘膜彼此部分交叠的状态。但是，在专利文献1中，不仅没有记载对本发明上述处理的描述，而且没有记载建议上述处理的描述，即使略微地描述。此外，专利文献1仅说明了第一栅极绝缘膜和第二栅极绝缘膜的交叠部分形成在元件隔离结构上的状态。
与此相反，在本发明中，在进行上述处理的前提下，即使第一栅极绝缘膜和第二栅极绝缘膜的交叠部分位于有源区上，也能够以所需状态形成硅化层等，而不会对此有源区产生任何不利的影响。据此，在本发明中，交叠部分可以形成在有源区上，也可以形成在元件隔离结构上。因此，增加了设计灵活性，这可以提高器件的集成度。
-应用本发明的具体实施例-
下面，将基于本发明的上述基本要点描述应用本发明的具体实施例。
图3A至图5E为按步骤显示根据本实施例的MIS晶体管的制造方法的横截面示意图。顺便提及，为了方便说明，通过MIS晶体管的制造方法描述其结构。
首先，如图3A所示，在硅衬底1上，第一和第二有源区2和3被划分开。
更准确地讲，元件隔离结构形成在硅衬底1上SiO基晶体管与高介电常数晶体管之间的元件隔离区中，并且用于SiO基晶体管的第一有源区2和用于高介电常数晶体管的第二有源区3被划分开。作为元件隔离结构，通过STI(浅沟隔离)法形成STI元件隔离结构4，其中，通过以绝缘体例如氧化硅来填充通过光刻和干蚀刻在元件隔离区中形成的沟槽4a，来获得STI元件隔离结构4。顺便提及，可以形成场氧化膜来替换STI元件隔离结构4，其中，通过LOCOS法场氧化该元件隔离区来获得场氧化膜。
然后，如图3B所示，在整个表面上，包括在第一和第二有源区2和3上形成第一栅极绝缘膜5。
详细地，在整个表面上，包括在第一和第二有源区2和3上，例如通过热氧化法形成近似2nm厚的氧化硅膜(SiO膜)。这层氧化硅膜成为SiO基晶体管的第一栅极绝缘膜5。这里，例如通过CVD法，可以形成氧氮化硅膜(SiON膜)来替换氧化硅膜。
随后，如图3C所示，在第一栅极绝缘膜5上形成抗蚀图案11。
详细地，首先，将抗蚀剂(未示出)涂覆到第一栅极绝缘膜5的整个表面上。
之后，通过光刻制作抗蚀剂以形成抗蚀图案11。这里，抗蚀图案11需要形成为这样的图形，即通过光刻抗蚀图案11制成的端部11a位于除第一有源区2中的第一栅电极形成区和第二有源区3中的第二栅电极形成区之外的任何部分。因此，能够以高度的设计灵活性形成抗蚀图案11。在本实施例中，作为实例示出了如下情况：抗蚀图案11形成为这样的图形，使其覆盖整个第一有源区2，且制成的端部11a位于除第二有源区3中的第二栅电极形成区之外的任何部分。
然后，如图3D所示，第一栅极绝缘膜5被图案化。
更准确来说，以抗蚀图案11作为蚀刻掩模，湿法蚀刻第一栅极绝缘膜5，并模仿抗蚀图案11的图形而制作第一栅极绝缘膜5。通过这次湿法蚀刻，留下的第一栅极绝缘膜5覆盖整个第一有源区2，且通过湿法蚀刻第一栅极绝缘膜5制成的端部5a位于除第二有源区3中的第二栅电极形成区之外的任何部分。这里，作为实例示出了如下情况：由于以制成的端部11a可位于任何部分上的方式形成并湿法蚀刻抗蚀图案11，从而第一栅极绝缘膜5的制成的端部5a位于第二有源区3上。
之后，如图3E所示，在整个表面上，包括在第一栅极绝缘膜5上，形成第二栅极绝缘膜6。
更具体来说，首先，通过湿法蚀刻等去除抗蚀图案11。
之后，例如通过CVD法形成近似3nm厚的高介电常数膜。这层高介电常数膜成为高介电常数晶体管的第二栅极绝缘膜6。这里高介电常数膜的实例为从Hf、Zr、Si、Al及Ta中选择的一种或两种金属的氧化物或者氧氮化物。这里，例如，采用氧化铪(HfO2)。
然后，如图3F所示，在第二栅极绝缘膜6上形成抗蚀图案12。
详细地，首先，将抗蚀剂(未示出)涂覆在第二栅极绝缘膜6的整个表面上。
之后，通过光刻制作抗蚀剂以形成抗蚀图案12。这里，抗蚀图案12形成为这样的图形，即通过光刻抗蚀图案12制成的端部12a交叠第一栅极绝缘膜5制成的端部5a。
之后，如图4A所示，第二栅极绝缘膜6被图案化。
更具体来说，以抗蚀图案12作为掩模，图案化第二栅极绝缘膜6，并模仿抗蚀图案12的形状制作第二栅极绝缘膜6。通过这次干法蚀刻，留下第二栅极绝缘膜6，从而通过这次干法蚀刻制成的端部6a交叠在第二有源区3上制成的第一栅极绝缘膜5的端部5a上。
然后，如图4B所示，去除抗蚀图案12。
更准确来说，通过湿法蚀刻等去除抗蚀图案12。这里，第一和第二栅极绝缘膜5和6的交叠部分表示为M。在本实施例中，交叠部分M位于第二有源区3上。由于第一和第二栅极绝缘膜5和6如上所述通过交叠部分M而彼此交叠，因此第一和第二有源区2和3的整个表面必然被第一和第二栅极绝缘膜5和6覆盖，而不会有任何间隙出现在第一栅极绝缘膜5和第二栅极绝缘膜6之间。
这里，当第二栅极绝缘膜6被干法蚀刻时，特别是第一栅极绝缘膜5会受到这次干法蚀刻的表面损坏。第二栅极绝缘膜6在其形成步骤中也经常会受到表面损坏。
因此，在本实施例中，为了复原第一和第二栅极绝缘膜5和6的表面损坏，对第一和第二栅极绝缘膜5和6的整个表面进行表面复原处理，如图4C所示。
详细地，作为表面复原处理，进行氮化处理或者氧氮化处理。更具体来说，在氮化处理的情况下，从等离子体氮化法的处理及NH3退火法的处理(在NH3气氛下的退火)中选择一种处理比较合适。在氧氮化处理的情况下，从等离子体氮化法和O2退火法(在氧气气氛下的退火)的系列处理、NO退火法(在NO气氛下的退火)的处理、以及NH3退火法和O2退火法的系列处理中选择一种处理比较合适。
在本实施例中，作为实例给出等离子体氮化法和O2退火法的系列处理。在等离子体氮化法中，采用例如使用RF(射频)电源激发等离子体的装置。
通过对第一和第二栅极绝缘膜5和6的整个表面进行系列处理，氧和氮被混入第一和第二栅极绝缘膜5和6的表面层5b和6b，从而将表面层5b和6b引入氧氮化状态，且其氧和氮的含量高于除这些表面层5b和6b之外的部分，从而修复了第一和第二栅极绝缘膜5和6的表面损坏。在这种情况下，由于第一和第二有源区2和3的整个表面必然被第一和第二栅极绝缘膜5和6覆盖，因此能够确实防止在第一和第二有源区2和3中出现由上述表面复原处理引起的退化部分。
顺便提及，当进行氮化处理作为表面复原处理时，氮被混入到第一和第二栅极绝缘膜5和6的表面层5b和6b中，从而将表面层5b和6b引入氮化状态，且其氮浓度高于除这些表面层5b和6b之外的部分，从而修复了第一和第二栅极绝缘膜5和6的表面损坏。
之后，如图4D所示，形成将成为栅电极的多晶硅膜7。
更准确来说，例如通过CVD法，沉积近似100nm厚的多晶硅膜7，以使其覆盖第一和第二栅极绝缘膜5和6的整个表面。
之后，如图4E所示，形成均具有栅电极形状的抗蚀图案13。
更具体来说，首先，将抗蚀剂(未示出)涂覆在多晶硅膜7的整个表面上。
然后，通过光刻制作抗蚀剂，以在第一和第二有源区2和3上分别形成具有栅电极形状的抗蚀图案13。
之后，如图5A所示，图案化形成栅电极8。
更详细地，采用抗蚀图案13作为蚀刻掩模，干法蚀刻多晶硅膜7，以在第一和第二栅极绝缘膜5和6上分别图案化形成栅电极8。
之后，如图5B所示，去除抗蚀图案13。
准确来说，通过灰化等去除抗蚀图案13。此时，由多晶硅膜7构成的栅电极8被分别留在第一和第二栅极绝缘膜5和6上。
然后，如图5C所示，第一和第二栅极绝缘膜5和6被图案化。
更具体来说，采用各栅电极8作为蚀刻掩模，湿法蚀刻第一和第二栅极绝缘膜5和6。通过这次湿法蚀刻，模仿各栅电极8的形状来图案化第一和第二栅极绝缘膜5和6。
之后，如图5D所示，在第一和第二有源区2和3中分别形成源极/漏极区9。
详细地，采用各栅电极8作为掩模，将杂质(这里为n型杂质磷(P))同时离子注入到栅电极8两侧的第一有源区2的表面层中和栅电极8两侧的第二有源区3的表面层中。离子注入条件是：剂量为1×1016/cm2，而加速能量为10keV。然后，通过对硅衬底1进行退火，注入的杂质被激活。因此，源极/漏极区9分别形成在各栅电极8两侧的第一和第二有源区2和3的表面层上。
在这种情况下，在第一有源区2上，形成包括栅电极8和源极/漏极区9的SiO基晶体管21，其中栅电极8被图案化且具有第一栅极绝缘膜5，第一栅极绝缘膜5的表面层5b被引入氧氮化状态且位于栅电极8和第一栅极绝缘膜5之间。另一方面，在第二有源区3上，形成包括栅电极8和源极/漏极区9的高介电常数晶体管22，其中栅电极8被图案化且具有第二栅极绝缘膜6，第二栅极绝缘膜6的表面层6b被引入氧氮化状态且位于栅电极8和第二栅极绝缘膜6之间。
之后，如图5E所示，各晶体管21和22被硅化。
更具体来说，首先，例如通过CVD法在整个表面上沉积绝缘膜，这里为氧化硅膜(未示出)，以使其覆盖各晶体管21和22。对这层氧化硅膜的整个表面进行各向异性干法蚀刻(回蚀)，并且仅在各栅电极8以及第一和第二栅极绝缘膜5和6的两侧表面上留下氧化硅膜，以形成侧壁间隔层10。
然后，例如，通过溅射法在整个表面上沉积硅化金属膜(未示出)，这里为钴(Co)，以使其覆盖各晶体管21和22。之后，通过热处理硅衬底1，硅化金属膜与硅部分发生反应，即与各栅电极8的上表面和各源极/漏极区9的上表面发生反应，以在各栅电极8的上表面和各源极/漏极区9的上表面上形成硅化层14。这里，各栅电极8和各源极/漏极区9通过侧壁间隔层10分别隔开，从而防止由于硅化层引起二者之间短路。之后，通过湿法蚀刻去除没有反应的硅化金属膜(除各栅电极8和各源极/漏极区9之外的部分上的硅化金属膜)。
然后，通过后处理例如形成层间绝缘膜及各种布线层等的步骤，完成本
实施例的MIS晶体管。
如上所述，根据本实施例，当第一栅极绝缘膜5和第二栅极绝缘膜6分别分离地形成在第一有源区2和第二有源区3上时，通过复原由于蚀刻引起的表面损坏可以获得更好的晶体管特性，并且通过提高设计灵活性可以获得更高的器件集成度。
顺便提及，在本实施例中，当第一栅极绝缘膜5被图案化时，第一栅极绝缘膜5仅需要以制成的端部5a位于除第一和第二栅电极形成区之外的任何部分的方式图案化。由此，例如在图3D的步骤中，如图6所示，可以确定地或者作为上述任何部分的结果，第一栅极绝缘膜5以制成的端部5a位于STI元件隔离结构4上的方式图案化。
(修改例)
现在，将描述该实施例的修改例。
在这个修改例中，与该实施例类似，揭示了MIS晶体管的制造方法，但不同之处在于在进行上述表面复原处理之前进行初步表面复原处理。
图7A至图7C为仅显示根据这个修改例的MIS晶体管制造方法的主要步骤的横截面示意图。顺便提及，采用相同的标号或者标记表示与实施例中相同的部件，从而省略其详细描述。
在这个修改例中，在图4C所示的表面复原处理之前，对各第一和第二栅极绝缘膜5和6单独进行初步表面复原处理。这里，作为下文描述的初步表面复原处理，类似于图4C所示的表面复原处理进行氮化处理或者氧氮化处理。更具体来说，在氮化处理的情况下，从等离子体氮化法的处理及NH3退火法的处理(在NH3气氛下的退火)中选择一种处理比较合适。在氧氮化处理的情况下，从等离子体氮化法和O2退火法(在氧气气氛下的退火)的系列处理、NO退火法(在NO气氛下的退火)的处理、以及基于NH3退火法和O2退火法的系列处理中选择一种处理比较合适。
在这个修改例中，以等离子体氮化法及O2退火法的系列处理作为初步表面复原处理的实例。在等离子体氮化法中，例如采用使用RF(射频)电源激发等离子体的装置。
首先，在图3A和图3B中的各个步骤已经完成之后，如图7A所示，对第一栅极绝缘膜5的整个表面进行上述作为初步表面复原处理的系列处理。通过这种系列处理，将第一栅极绝缘膜5的表面层5b引入氧氮化状态，从而修复了在形成第一栅极绝缘膜5时及之后产生的一些表面损坏。
然后，在图3C至图3E中的各个步骤已经完成之后，如图7B所示，对第二栅极绝缘膜6的整个表面进行上述作为初步表面复原处理的系列处理。通过这种系列处理，使第二栅极绝缘膜6的表面层6b处于氧氮化状态，从而修复了在形成第二栅极绝缘膜6时及之后产生的一些表面损坏。
之后，在图3F、图4A及图4B中的各个步骤已经完成之后，类似于图4C，对第一和第二栅极绝缘膜5和6的整个表面进行表面复原处理，这里再次进行上述系列处理，如图7C所示。通过这种系列处理，使第一和第二栅极绝缘膜5和6的表面层5b和6b再次处于氧氮化状态，并且表面损坏被修复。
之后，通过图4D、图4E及图5A至图5E中的各个步骤及各个后处理，完成这个修改例的MIS晶体管。
如上所述，根据这个修改例，当第一栅极绝缘膜5和第二栅极绝缘膜6分别分离地形成在第一有源区2和第二有源区3上时，通过复原由于蚀刻引起的表面损坏可以获得更好的晶体管特性，并且通过提高设计灵活性可以获得更高的器件集成度。此外，在这个修改例中，在对第一和第二栅极绝缘膜5和6同时进行表面复原处理之前，在各第一和第二栅极绝缘膜5和6上单独进行初步表面复原处理，从而可以更确定地复原第一和第二栅极绝缘膜5和6中产生的损坏。
根据本发明，当第一栅极绝缘膜和第二栅极绝缘膜分别分离地形成在第一有源区和第二有源区上时，通过复原由于蚀刻引起的表面损坏可以获得更好的晶体管特性，并且通过提高设计灵活性可以获得更高的器件集成度。
本实施例在所有方面都应被视为说明性而非限制性的，并且在权利要求书的含义及等效范围内的所有变化由此被包含在内。在不脱离本发明的精神或者实质特征的情况下，本发明可以用其他具体形式实施。

Claims (17)

1、一种半导体器件制造方法，包括如下步骤：
对半导体衬底的表面进行元件隔离，以划分第一有源区和第二有源区；
在该第一有源区和该第二有源区上形成第一栅极绝缘膜；
制作该第一栅极绝缘膜，并且以下述方式留下该第一栅极绝缘膜，即制作的该第一栅极绝缘膜的端部位于除该第一有源区中的第一栅电极形成区和该第二有源区中的第二栅电极形成区之外的任何部分上；
在该第一有源区和该第二有源区上，包括在该第一栅极绝缘膜上，形成第二栅极绝缘膜；
制作该第二栅极绝缘膜，并且以下述方式留下该第二栅极绝缘膜，即制作的该第二栅极绝缘膜的端部交叠在制作的该第一栅极绝缘膜的端部上；
对该第一栅极绝缘膜的表面和该第二栅极绝缘膜的表面同时进行表面复原处理；以及
分别在该第一栅电极形成区上图案化形成第一栅电极且该第一栅极绝缘膜位于该第一栅电极形成区和该第一栅电极之间，并且在该第二栅电极形成区上形成第二栅电极且该第二栅极绝缘膜位于该第二栅电极形成区和该第二栅电极之间。
2、如权利要求1所述的半导体器件制造方法，其中该表面复原处理为氮化处理。
3、如权利要求2所述的半导体器件制造方法，其中该氮化处理是从由等离子体氮化法的处理及NH3退火法的处理构成的组中选择的一种处理。
4、如权利要求1所述的半导体器件制造方法，其中该表面复原处理为氧氮化处理。
5、如权利要求4所述的半导体器件制造方法，其中该氧氮化处理是从由等离子体氮化法及O2退火法的系列处理、NO退火法的处理、以及NH3退火法及O2退火法的系列处理构成的组中选择的一种处理。
6、如权利要求1所述的半导体器件制造方法，其中在制作第一栅极绝缘膜的步骤中，该第一栅极绝缘膜以下述方式制作，即制作的该第一栅极绝缘膜的端部位于该任何部分并且位于该第一有源区或该第二有源区上。
7、如权利要求1所述的半导体器件制造方法，其中该第一栅极绝缘膜和该第二栅极绝缘膜其中之一是由氧化硅或者氧氮化硅制成的膜，而另一个是由高介电常数材料制成的膜。
8、如权利要求7所述的半导体器件制造方法，其中该高介电常数膜是从由Hf、Zr、Si、Al及Ta构成的组中选择的一种、两种或多种金属的氧化物或者氧氮化物。
9、如权利要求1所述的半导体器件制造方法，其中该方法还包括对该第一有源区和该第二有源区进行硅化处理的步骤。
10、如权利要求1所述的半导体器件制造方法，其中在该表面复原处理之前，该方法还包括如下步骤：
在形成该第一栅极绝缘膜之后且在制作该第一栅极绝缘膜之前，对该第一栅极绝缘膜的整个表面进行初步表面复原处理；以及
在形成该第二栅极绝缘膜之后且在制作该第二栅极绝缘膜之前，对该第二栅极绝缘膜的整个表面进行初步表面复原处理。
11、如权利要求10所述的半导体器件制造方法，其中每个初步表面复原处理为氮化处理。
12、如权利要求11所述的半导体器件制造方法，其中该氮化处理是从由等离子体氮化法的处理及NH3退火法的处理构成的组中选择的一种处理。
13、如权利要求10所述的半导体器件制造方法，其中每个初步表面复原处理是氧氮化处理。
14、如权利要求13所述的半导体器件制造方法，其中该氧氮化处理是从由等离子体氮化法和O2退火法的系列处理、NO退火法的处理、以及基于NH3退火法和O2退火法的系列处理构成的组中选择的一种处理。
15、一种半导体器件，包括位于半导体衬底上的至少两种晶体管，其中：
所述晶体管中的一种晶体管包括：
第一栅极绝缘膜，其由氧化硅或者氧氮化硅制成，并且其表面层被引入氮化状态且其氮含量高于除该表面层之外的部分，或者被引入氧氮化状态且其氧和氮含量高于除该表面层之外的部分；以及
第一栅电极，其被图案化形成于该第一栅极绝缘膜上；以及
所述晶体管中的另一种晶体管包括：
第二栅极绝缘膜，其由高介电常数膜制成，并且其表面层被引入氮化状态或者氧氮化状态；以及
第二栅电极，其被图案化形成于该第二栅极绝缘膜上。
16、如权利要求15所述的半导体器件，其中该高介电常数膜是从由Hf、Zr、Si、Al及Ta构成的组中选择的一种、两种或更多种金属的氧化物或者氧氮化物。
17.如权利要求15所述的半导体器件，其中所述两种晶体管被硅化。
CN200510091426A 2005-03-29 2005-08-11 半导体器件及其制造方法 Expired - Fee Related CN100594598C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005096089 2005-03-29
JP2005096089A JP4413809B2 (ja) 2005-03-29 2005-03-29 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1841704A true CN1841704A (zh) 2006-10-04
CN100594598C CN100594598C (zh) 2010-03-17

Family

ID=37030637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200510091426A Expired - Fee Related CN100594598C (zh) 2005-03-29 2005-08-11 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US7396715B2 (zh)
JP (1) JP4413809B2 (zh)
CN (1) CN100594598C (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101123252B (zh) * 2006-08-10 2011-03-16 松下电器产业株式会社 半导体装置及其制造方法
JP4762169B2 (ja) * 2007-02-19 2011-08-31 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5449942B2 (ja) 2009-09-24 2014-03-19 セイコーインスツル株式会社 半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5254489A (en) * 1990-10-18 1993-10-19 Nec Corporation Method of manufacturing semiconductor device by forming first and second oxide films by use of nitridation
JPH07219970A (ja) * 1993-12-20 1995-08-18 Xerox Corp 加速フォーマットでの再生方法及び再生装置
JPH10187188A (ja) * 1996-12-27 1998-07-14 Shinano Kenshi Co Ltd 音声再生方法と音声再生装置
US6048769A (en) * 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US6184083B1 (en) * 1997-06-30 2001-02-06 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP2000188338A (ja) 1998-12-21 2000-07-04 Hitachi Ltd 半導体装置及びその製造方法
US7260311B2 (en) * 2001-09-21 2007-08-21 Matsushita Electric Industrial Co., Ltd. Apparatus, method, program and recording medium for program recording and reproducing

Also Published As

Publication number Publication date
US20060220143A1 (en) 2006-10-05
JP4413809B2 (ja) 2010-02-10
CN100594598C (zh) 2010-03-17
JP2006278752A (ja) 2006-10-12
US7396715B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
CN1293637C (zh) 具有应变沟道的互补式金属氧化物半导体及其制作方法
CN1215554C (zh) 互补型金属氧化物半导体器件及其制造方法
CN1317772C (zh) 半导体器件及其制造方法
CN1301549C (zh) 半导体集成电路器件的制造方法
CN1619817A (zh) 具有不同栅极介质的半导体器件及其制造方法
CN1967871A (zh) 半导体装置及其制造方法
CN1242485C (zh) 半导体器件及其制造方法
CN1713389A (zh) 非易失性半导体存储器件及其制造方法
CN1956222A (zh) 半导体装置及其制造方法
CN1467824A (zh) 半导体器件及其制造方法
CN1505155A (zh) 半导体器件及其制造方法
CN1905160A (zh) 集成半导体结构的制造方法及相应的集成半导体结构
CN1941418A (zh) 存储单元以及具有该存储单元的半导体非易失性存储器的结构
CN1763960A (zh) 半导体装置及其制造方法
CN1858913A (zh) 半导体器件及其制造方法
CN1841739A (zh) 半导体器件及其制造方法
CN101076894A (zh) 绝缘膜半导体装置及方法
CN1905209A (zh) 半导体器件及其制造方法
CN1620727A (zh) 半导体集成电路器件及其制造方法
CN1925159A (zh) 半导体器件以及其制造方法
CN1320653C (zh) 半导体集成电路器件
CN1841704A (zh) 半导体器件及其制造方法
CN1819267A (zh) 半导体器件及其制造方法
CN1828940A (zh) 半导体装置
CN1925139A (zh) 半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: FUJITSU MICROELECTRONICS CO., LTD.

Free format text: FORMER OWNER: FUJITSU LIMITED

Effective date: 20081107

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20081107

Address after: Tokyo, Japan

Applicant after: FUJITSU MICROELECTRONICS Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: FUJITSU SEMICONDUCTOR CO., LTD.

Free format text: FORMER NAME: FUJITSU MICROELECTRON CO., LTD.

CP01 Change in the name or title of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Japan's Kanagawa Prefecture Yokohama

Patentee before: Fujitsu Microelectronics Ltd.

CP02 Change in the address of a patent holder

Address after: Japan's Kanagawa Prefecture Yokohama

Patentee after: FUJITSU MICROELECTRONICS Ltd.

Address before: Tokyo, Japan

Patentee before: Fujitsu Microelectronics Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100317

Termination date: 20190811

CF01 Termination of patent right due to non-payment of annual fee