CN101060099A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN101060099A CN101060099A CN 200610074659 CN200610074659A CN101060099A CN 101060099 A CN101060099 A CN 101060099A CN 200610074659 CN200610074659 CN 200610074659 CN 200610074659 A CN200610074659 A CN 200610074659A CN 101060099 A CN101060099 A CN 101060099A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- transistor
- oxide
- metal
- type mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种半导体器件的制造方法，首先提供一基底，此基底上已形成有第一型金氧半晶体管、输出输入第二型金氧半晶体管以及核心第二型金氧半晶体管。然后，形成第一应力层，以覆盖住基底、第一型金氧半晶体管、输出输入第二型金氧半晶体管与核心第二型金氧半晶体管。接着，至少移除核心第二型金氧半晶体管上的第一应力层，以至少保留第一型金氧半晶体管上的第一应力层。随后，于核心第二型金氧半晶体管上形成第二应力层。
Description
技术领域
本发明涉及一种集成电路器件及其制造方法，且特别是涉及一种半导体器件及其制造方法。
背景技术
在集成电路器件的发展过程中，通过缩小器件的尺寸可达到高速操作和低耗电量的目的。然而，由于目前缩小器件尺寸的技术遭受到工艺技术瓶颈、成本昂贵等因素的限制，所以需发展其它不同于缩小器件的技术，以改善器件的驱动电流。因此，有人提出利用应力(stress)控制的方式，来克服器件缩小化的极限。
现有一种利用应力控制方式增加器件效能的方法是，依照器件为N型或P型来选择在基底上形成可当作接触窗蚀刻中止层(contact etching stop layer，CESL)的一层高张力(tensile)或高压缩(compression)的氮化硅层，以提高器件的驱动电流。
然而，利用应力层以提高器件效能的方法，仍然会存在有一些问题。一般而言，于P型器件上形成一层压缩应力(compressive stress)层，可提高器件的电流增益(current gain)以及器件效能。但是，对一些P型器件而言，其会使器件的可靠度(reliability)产生退化(degradation)。举例来说，于输出输入(I/O)的P型金氧半晶体管上形成一层压缩应力层，会出现阈值电压(thresholdvoltage，Vt)漂移(shift)的现象，而造成使负偏置温度不稳定性(negative biastemperature instability，NBTI)产生退化，进而降低电流增益，以及影响器件的效能。
发明内容
有鉴于此，本发明的目的就是在提供一种半导体器件的制造方法，能够避免负偏置温度不稳定性产生退化，电流增益降低，进而影响器件的效能。
本发明的另一目的是提供一种半导体器件，能够避免因负偏置温度不稳定性产生退化而衍生的问题，且可提高器件的效能。
本发明提出一种半导体器件的制造方法，首先提供基底，此基底上已形成有第一型金氧半晶体管、输出输入第二型金氧半晶体管以及核心第二型金氧半晶体管。然后，形成第一应力层，以覆盖住基底、第一型金氧半晶体管、输出输入第二型金氧半晶体管与核心第二型金氧半晶体管。接着，至少移除核心第二型金氧半晶体管上的第一应力层，以至少保留第一型金氧半晶体管上的第一应力层。随后，于核心第二型金氧半晶体管上形成第二应力层。
依照本发明的优选实施例所述，还包括于形成有第一应力层的输出输入第二型金氧半晶体管上，形成第二应力层。
依照本发明的优选实施例所述，上述第一型金氧半晶体管为N型金氧半晶体管，而输出输入第二型金氧半晶体管与核心第二型金氧半晶体管为P型金氧半晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。
依照本发明的优选实施例所述，上述的第一型金氧半晶体管为P型金氧半晶体管，而输出输入第二型金氧半晶体管与核心第二型金氧半晶体管为N型金氧半晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。
依照本发明的优选实施例所述，上述的第一应力层的材料例如是氮化硅。
依照本发明的优选实施例所述，上述的第二应力层的材料例如是氮化硅。
本发明另提出一种半导体元件，包括基底、第一应力层以及第二应力层。其中，此基底上已形成有第一型金氧半晶体管、输出输入第二型金氧半晶体管以及核心第二型金氧半晶体管。第一应力层配置于第一型金氧半晶体管上，或第一型金氧半晶体管与输出输入第二型金氧半晶体管上。第二应力层配置于核心第二型金氧半晶体管上。
依照本发明的优选实施例所述，还包括于覆盖有第一应力层的输出输入第二型金氧半晶体管上，配置有第二应力层。
依照本发明的优选实施例所述，上述第一型金氧半晶体管为N型金氧半晶体管，而输出输入第二型金氧半晶体管与核心第二型金氧半晶体管为P型金氧半晶体管，则第一应力层为拉伸应力层，第二应力层为压缩应力层。
依照本发明的优选实施例所述，上述的第一型金氧半晶体管为P型金氧半晶体管，而输出输入第二型金氧半晶体管与核心第二型金氧半晶体管为N型金氧半晶体管，则第一应力层为压缩应力层，第二应力层为拉伸应力层。
依照本发明的优选实施例所述，上述的第一应力层的材料例如是氮化硅。
依照本发明的优选实施例所述，上述的第二应力层的材料例如是氮化硅。
本发明是于输出输入第二型金氧半晶体管上形成一层拉伸应力层、一层拉伸应力层与一层压缩应力层，或者是不形成任何应力层。因此，可使得在基底施加负偏压时，H+不会累积在栅介电层中，因此不会有阈值电压(threshold voltage，Vt)漂移(shift)的现象，亦即是不会有现有的负偏置温度不稳定性(negative bias temperature instability，NBTI)产生退化的问题。另一方面，本发明的方法亦不会增加工艺中所需的光掩模数目，因此并不会额外增加工艺成本。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
附图说明
图1A至图1D为依照本发明一实施例所绘示的半导体器件的制造方法的剖面示意图；
图2为依照本发明另一实施例所绘示的半导体器件的制造方法的剖面示意图；
图3A至图3B为依照本发明又一实施例所绘示的半导体器件的制造方法的剖面示意图；
图4为本发明与现有的半导体器件的应力时间与阈值电压漂移量的关系图。
简单符号说明
100：基底
102：第一型金氧半晶体管
102a、104a、106a：栅介电层
102b、104b、106b：多晶硅层
102c、104c、106c：源极/漏极区
102d、104d、106d：间隙壁
104：输出输入第二型金氧半晶体管
106：核心第二型金氧半晶体管
108：隔离结构
110、110’、110”：第一应力层
112、112’、112”：第二应力层
具体实施方式
图1A至图1D为依照本发明一实施例所绘示的半导体器件的制造方法的剖面示意图。
首先，请参照图1A，提供一基底100。基底100上已形成有第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106。上述，第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106之间是以隔离结构108区隔。在此，隔离结构108例如是浅沟槽隔离结构。
上述，输出输入第二型金氧半晶体管104为输出输入(I/O)金氧半晶体管，核心第二型金氧半晶体管106为核心(core)金氧半晶体管。其中，第一型金氧半晶体管102例如是N型金氧半晶体管，而输出输入第二型金氧半晶体管104与核心第二型金氧半晶体管106例如是P型金氧半晶体管。而上述的第一型金氧半晶体管102是由栅介电层102a、多晶硅层102b、源极/漏极区102c与间隙壁102d所构成。输出输入第二型金氧半晶体管104是由栅介电层104a、多晶硅层104b、源极/漏极区104c与间隙壁104d所构成。核心第二型金氧半晶体管106是由栅介电层106a、多晶硅层106b、源极/漏极区106c与间隙壁106d所构成。
在一实施例中，可于多晶硅层102b、104b、106b以及源极/漏极区102c、104c、106c上形成金属硅化物层(未绘示)用以降低阻值，而金属硅化物层的材料例如是硅化镍、硅化钨或硅化钴等。在另一实施例中，视工艺的需要，还可在多晶硅层102b、104b、106b的侧壁处形成一氧化硅间隙壁(未绘示)。
上述，第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106各构件的材料与形成方法，是于此技术领域中具有通常知识者所周知，于此不再赘述。
接着，请参照图1B，于基底100上方形成第一应力层110，以覆盖住基底100、第一型金氧半金氧半晶体管102、输出输入第二型金氧半金氧半晶体管104与核心第二型金氧半金氧半晶体管106。在此，第一应力层110为拉伸应力(tensile stress)层，其材料例如是氮化硅或其它合适的介电层，形成方法例如是等离子体增强化学气相沉积法或其它合适的方法。
接着，请参照图1C，移除核心第二型金氧半晶体管106上的第一应力层110，以形成第一应力层110’。上述，移除核心第二型金氧半晶体管106上的第一应力层110的方法例如是，于第一应力层110上形成一图案化光致抗蚀剂层(未绘示)，以曝露出核心第二型金氧半晶体管106上的第一应力层110，然后再进行一蚀刻工艺，移除未被图案化光致抗蚀剂层所覆盖的第一应力层110，以形成第一应力层110’。
随后，请参照图1D，于核心第二型金氧半晶体管106上形成第二应力层112。在此，第二应力层112为压缩应力(compressive stress)层，其材料例如是氮化硅或其它合适的介电层。第二应力层112的形成方法例如是，在第一应力层110’以及核心第二型金氧半晶体管106上，以等离子体增强化学气相沉积法或其它合适的方法形成一层应力材料层(未绘示)。然后，于此应力材料层上形成图案化光致抗蚀剂层(未绘示)，以曝露出第一型金氧半晶体管102与输出输入第二型金氧半晶体管104上的第一应力层110’。接着，以图案化光致抗蚀剂层为掩模，进行一蚀刻工艺，移除第一应力层110’上方的应力材料层，以形成第二应力层112。
由上述可知，本发明是于输出输入第二型金氧半晶体管(即输出输入金氧半晶体管)上形成一层拉伸应力层，因此于基底施加负偏压时，则应力层中的Si-H键会断开，H+可经由拉伸应力层穿出，而不会累积在栅介电层中，因此不会有阈值电压(threshold voltage，Vt)漂移(shift)的现象，亦即是不会有现有的负偏置温度不稳定性(negative bias temperature instability，NBTI)产生退化的问题。
本发明除了上述实施例之外，尚具有其它的实施型态。图2为依照本发明另一实施例所绘示的半导体器件的制造方法的剖面示意图。其中图2是接续上述实施例的图1C进行，且于图2中，与图1A至图1C相同的构件是使用相同的标号，并省略其说明。
请参照图2，在上述的第一应力层110’形成之后，可在输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106上形成第二应力层112’。在此，第二应力层112’为压缩应力层，其材料例如是氮化硅或其它合适的介电层。第二应力层112’的形成方法例如是，在第一应力层110’以及核心第二型金氧半晶体管106上，以等离子体增强化学气相沉积法或其它合适的方法形成一层应力材料层(未绘示)。然后，于此应力材料层上形成图案化光致抗蚀剂层(未绘示)，以曝露出第一型金氧半晶体管102上的第一应力层110’。接着，以图案化光致抗蚀剂层为掩模，进行一蚀刻工艺，移除部分应力材料层，以形成第二应力层112’。
图3A至图3B为依照本发明又一实施例所绘示的半导体元件的制造方法的剖面示意图。其中图3A是接续上述实施例的图1B进行，且于图3A至图3B中，与图1A至图1B相同的构件是使用相同的标号，并省略其说明。
请参照图3A，在第一应力层110形成之后，移除核心第二型金氧半晶体管106以及输出输入第二型金氧半晶体管104上的第一应力层110，形成第一应力层110”。上述，移除核心第二型金氧半晶体管106以及输出输入第二型金氧半晶体管104上的第一应力层110的方法例如是，于第一应力层110上形成图案化光致抗蚀剂层(未绘示)，以曝露出核心第二型金氧半晶体管106以及输出输入第二型金氧半晶体管104上的第一应力层110。然后，再进行一蚀刻工艺，移除未被图案化光致抗蚀剂层所覆盖的第一应力层110，以形成第一应力层110”。
接着，请参照图3B，在输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106上形成第二应力层112”。在此，第二应力层112”为压缩应力层，其材料例如是氮化硅或其它合适的介电层。第二应力层112”的形成方法例如是，在第一应力层110”、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106上，以等离子体增强化学气相沉积法或其它合适的方法形成一层应力材料层(未绘示)。然后，于此应力材料层上形成图案化光致抗蚀剂层(未绘示)，以曝露出第一应力层110”以及输出输入第二型金氧半晶体管104。接着，以图案化光致抗蚀剂层为掩模，进行一蚀刻工艺，移除部分应力材料层，以形成第二应力层112”。
同样地，本发明是在输出输入第二型金氧半晶体管(即输出输入金氧半晶体管)上形成一层拉伸应力层与一层压缩应力层，或者是不形成任何应力层，因此在基底施加负偏压时，则H+不会累积在栅介电层中，所以不会有阈值电压漂移的现象，也就是说不会造成现有的负偏置温度不稳定性产生退化的问题。
在上述实施例中，是以第一型金氧半晶体管102为N型金氧半晶体管，输出输入第二型金氧半晶体管104与核心第二型金氧半晶体管106为P型金氧半晶体管，而第一应力层110、110’、110”为拉伸应力层，第二应力层112、112’、112”为压缩应力层，为例做说明，然本发明并不限定于此。当然，在另一实施例中，本发明的第一型金氧半晶体管102可为P型金氧半晶体管，输出输入第二型金氧半晶体管104与核心第二型金氧半晶体管106为N型金氧半晶体管，而第一应力层110、110’、110”为压缩应力层，第二应力层112、112’、112”为拉伸应力层。
以下是说明利用本发明的半导体器件的制造方法所得到的半导体器件。
请再次参照图1D，本发明的半导体器件包括基底100、第一应力层110’以及第二应力层112。其中，基底100上已形成有第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106。第一应力层110’配置于第一型金氧半晶体管102以及输出输入第二型金氧半晶体管104上，其材料例如是氮化硅或其它合适的介电层。第二应力层112配置于核心第二型金氧半晶体管106上，其材料例如是氮化硅或其它合适的介电层。
另外，请再次参照图2，本发明的半导体器件包括基底100、第一应力层110’以及第二应力层112’。其中，基底100上已形成有第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106。第一应力层110’配置于第一型金氧半晶体管102以及输出输入第二型金氧半晶体管104上，其材料例如是氮化硅或其它合适的介电层。第二应力层112配置于核心第二型金氧半晶体管106上，以及覆盖有第一应力层110’的输出输入第二型金氧半晶体管104上，其材料例如是氮化硅或其它合适的介电层。
此外，请再次参照图3B，本发明的半导体器件还包括基底100、第一应力层110”以及第二应力层112”。其中，基底100上已形成有第一型金氧半晶体管102、输出输入第二型金氧半晶体管104以及核心第二型金氧半晶体管106。第一应力层110”配置于第一型金氧半晶体管102上，其材料例如是氮化硅或其它合适的介电层。第二应力层112”配置于核心第二型金氧半晶体管106上，其材料例如是氮化硅或其它合适的介电层。
为证实本发明的功效，以下是以图4说明之。图4为本发明与现有的半导体器件的应力时间与阈值电压漂移量的关系图。
请参照图4，图中的测试对象分别是，于输出输入第二型金氧半晶体管上形成压缩应力层的半导体器件(以□的符号表示)、于输出输入第二型金氧半晶体管上形成低应力层的半导体器件(以◆的符号表示)以及于输出输入第二型金氧半晶体管上形成拉伸应力层的半导体器件(以△的符号表示)。在固定电压的条件下，对上述的测试对象进行应力时间(stress time)对阈值电压漂移量(ΔVt)的变化的测量。如图4所示的应力时间与阈值电压漂移量的关系图可知，随着应力时间逐渐增加，于输出输入第二型金氧半晶体管上形成低应力层或拉伸应力层的半导体器件的阈值电压漂移量皆较于输出输入第二型金氧半晶体管上形成压缩应力层的半导体器件的阈值电压漂移量少，其结果显示本发明的半导体器件不会造成负偏置温度不稳定性产生退化的问题。
综上所述，本发明的半导体器件及其制造方法，可使得在基底施加负偏压时，H+不会累积在栅介电层中，因此不会有阈值电压漂移的现象，亦即是不会有现有的负偏置温度不稳定性产生退化的问题。另一方面，相对于现有而言，本发明的方法亦不会增加工艺中所需的光掩模数目，因此并不会额外增加工艺成本。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (12)
1、一种半导体器件的制造方法，包括：
提供基底，该基底上已形成有第一型金氧半晶体管、输出输入第二型金氧半晶体管以及核心第二型金氧半晶体管；
形成第一应力层，以覆盖住该基底、该第一型金氧半晶体管、该输出输入第二型金氧半晶体管与该核心第二型金氧半晶体管；
至少移除该核心第二型金氧半晶体管上的该第一应力层，以至少保留该第一型金氧半晶体管上的该第一应力层；以及
于该核心第二型金氧半晶体管上形成第二应力层。
2、如权利要求1所述的半导体器件的制造方法，还包括于形成有该第一应力层的该输出输入第二型金氧半晶体管上，形成该第二应力层。
3、如权利要求1所述的半导体器件的制造方法，其中该第一型金氧半晶体管为N型金氧半晶体管，而该输出输入第二型金氧半晶体管与该核心第二型金氧半晶体管为P型金氧半晶体管，则该第一应力层为拉伸应力层，该第二应力层为压缩应力层。
4、如权利要求1所述的半导体器件的制造方法，其中该第一型金氧半晶体管为P型金氧半晶体管，而该输出输入第二型金氧半晶体管与该核心第二型金氧半晶体管为N型金氧半晶体管，则该第一应力层为压缩应力层，该第二应力层为拉伸应力层。
5、如权利要求1所述的半导体器件的制造方法，其中该第一应力层的材料包括氮化硅。
6、如权利要求1所述的半导体器件的制造方法，其中该第二应力层的材料包括氮化硅。
7、一种半导体器件，包括：
基底，该基底上已形成有第一型金氧半晶体管、输出输入第二型金氧半晶体管以及核心第二型金氧半晶体管；
第一应力层，配置于该第一型金氧半晶体管上，或该第一型金氧半晶体管与该输出输入第二型金氧半晶体管上；以及
第二应力层，配置于该核心第二型金氧半晶体管上。
8、如权利要求7所述的半导体器件，还包括于覆盖有该第一应力层的该输出输入第二型金氧半晶体管上，配置有该第二应力层。
9、如权利要求7所述的半导体器件，其中该第一型金氧半晶体管为N型金氧半晶体管，而该输出输入第二型金氧半晶体管与该核心第二型金氧半晶体管为P型金氧半晶体管，则该第一应力层为拉伸应力层，该第二应力层为压缩应力层。
10、如权利要求7所述的半导体器件，其中该第一型金氧半晶体管为P型金氧半晶体管，而该输出输入第二型金氧半晶体管与该核心第二型金氧半晶体管为N型金氧半晶体管，则该第一应力层为压缩应力层，该第二应力层为拉伸应力层。
11、如权利要求7所述的半导体器件，其中该第一应力层的材料包括氮化硅。
12、如权利要求7所述的半导体器件，其中该第二应力层的材料包括氮化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610074659A CN101060099B (zh) | 2006-04-21 | 2006-04-21 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200610074659A CN101060099B (zh) | 2006-04-21 | 2006-04-21 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101060099A true CN101060099A (zh) | 2007-10-24 |
| CN101060099B CN101060099B (zh) | 2010-05-12 |
Family
ID=38866101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200610074659A Active CN101060099B (zh) | 2006-04-21 | 2006-04-21 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101060099B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646636A (zh) * | 2011-02-21 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 用于制造nmos半导体器件的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465295A (zh) * | 2000-11-22 | 2009-06-24 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| JP4557508B2 (ja) * | 2003-06-16 | 2010-10-06 | パナソニック株式会社 | 半導体装置 |
-
2006
- 2006-04-21 CN CN200610074659A patent/CN101060099B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102646636A (zh) * | 2011-02-21 | 2012-08-22 | 中芯国际集成电路制造(上海)有限公司 | 用于制造nmos半导体器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101060099B (zh) | 2010-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1162903C (zh) | 用选择性外延淀积制造应变硅cmos结构的方法 | |
| CN1292472C (zh) | 用于调节半导体器件的载流子迁移率的结构和方法 | |
| KR20070029830A (ko) | 집적 회로 및 그 형성 방법 | |
| CN1555579A (zh) | 具有高介电常数栅极绝缘层和与衬底形成肖特基接触的源极和漏极的晶体管 | |
| CN1320657C (zh) | 带有不同硅厚度的绝缘膜上硅装置 | |
| CN1790672A (zh) | Cmos图像传感器及其制造方法 | |
| CN1993824A (zh) | 对互补金属氧化物半导体集成电路的nmos和pmos晶体管使用不同栅电介质 | |
| US20220302315A1 (en) | Transistor with a negative capacitance and a method of creating the same | |
| JP2012104801A (ja) | ＧａＮベースの薄膜トランジスタの製造方法 | |
| CN1815703A (zh) | 半导体装置及其制造方法 | |
| US8138072B2 (en) | Semiconductor structures and methods of manufacture | |
| CN1494124A (zh) | 设计半导体器件的方法 | |
| US8637871B2 (en) | Asymmetric hetero-structure FET and method of manufacture | |
| CN1612347A (zh) | 半导体集成电路器件 | |
| CN1921086A (zh) | 应变cmos的集成制作方法 | |
| CN1845304A (zh) | 制作金属氧化物半导体晶体管的方法 | |
| CN101060099A (zh) | 半导体器件及其制造方法 | |
| US7436036B2 (en) | PMOS transistor of semiconductor device, semiconductor device comprising the same, and method for manufacturing the same | |
| US9577091B2 (en) | Vertical transistor and manufacturing method thereof | |
| CN1705086A (zh) | 用于制造具有多栅氧化膜的半导体器件的方法 | |
| CN101051624A (zh) | 互补式金属氧化物半导体元件及其形成方法 | |
| US6544824B1 (en) | Method to form a vertical transistor by first forming a gate/spacer stack, then using selective epitaxy to form source, drain and channel | |
| US7893508B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN1242457C (zh) | 形成凹陷式源极/漏极接面的半导体元件的方法 | |
| CN1315162C (zh) | 在衬底表面上形成氮氧化层和氧化层的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |