CN1320657C - 带有不同硅厚度的绝缘膜上硅装置 - Google Patents
带有不同硅厚度的绝缘膜上硅装置 Download PDFInfo
- Publication number
- CN1320657C CN1320657C CNB028255488A CN02825548A CN1320657C CN 1320657 C CN1320657 C CN 1320657C CN B028255488 A CNB028255488 A CN B028255488A CN 02825548 A CN02825548 A CN 02825548A CN 1320657 C CN1320657 C CN 1320657C
- Authority
- CN
- China
- Prior art keywords
- partly
- silicon layer
- silicon
- layer
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 131
- 239000010703 silicon Substances 0.000 title claims abstract description 131
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 claims abstract description 9
- 150000003376 silicon Chemical class 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 21
- 229910045601 alloy Inorganic materials 0.000 claims description 18
- 239000000956 alloy Substances 0.000 claims description 18
- 238000002955 isolation Methods 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 15
- 230000003647 oxidation Effects 0.000 claims description 13
- 238000007254 oxidation reaction Methods 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 239000000758 substrate Substances 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000005457 optimization Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000005510 radiation hardening Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- -1 structure Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
一种制造半导体装置的方法是包括在一绝缘层(12)上方加上一硅层(14)，且部分去除该硅层(14)的第一部分。该硅层(14)包括第一部分与第二部分，且第二部分的厚度大于第一部分的厚度。开始的时候，该硅层(14)的第一与第二部分的厚度有可能有相同的厚度。也揭示一种半导体装置。
Description
技术领域
本发明关于半导体装置的制造，且更特别的是，关于形成具有改良特性的绝缘膜上硅(silicon on insulator，SOI)装置。
背景技术
过去几十年以来，半导体产业借着利用半导体技术制造小型高度整合电子装置而经历一场革命，且目前使用最普遍的半导体技术为硅晶基础的技术。已制造出大量多样的半导体装置在数众多的领域中有不同的应用。有一种硅晶基础半导体装置为金属-氧化物-半导体(MOS)晶体管。MOS晶体管是最先进电子电路的基础材料的一。重要的是，随着MOS晶体管效能上的增加以及制造成本上的减少，该等电子电路使改良效能及较低成本成为事实。
典型的MOS装置包括布上栅极电极的块材半导体基板(bulksemiconductor substrate)。该栅极电极，其作用为导体，接收输入讯号以控制装置的运算。源极与漏极区通常是在邻近栅极电极的基板区中形成，是藉由掺入有想要的导电率的掺杂物于该等区域。被掺入的区域的导电率取决于用来掺入该区的杂质类型。典型的MOS装置是对称的，其中的源极与漏极可以互换。一区域是否作用为源极或漏极通常取决于各自的施加电压以及制成装置的类型。集合术语“源极/漏极区”在此是用来一般性的描述用来形成源极或漏极的作用区。
可在绝缘基板上，或者是在半导体基板内形成的绝缘层上方，形成半导体层，当作在块材半导体基板上形成MOS装置的替代方案。此技术被称作绝缘膜上硅(SOI)技术。对于高性能集成电路的制造，绝缘膜上硅材料的潜在优点超过块材材料。例如，寄生电容量(parasiticcapacitance)的介电隔离与减少可改善电路效能。与块材电路比较，SOI更能抗辐射。例如，蓝宝石上硅(SOS)技术已成功地使用了多年于制造用于军事应用的辐射硬化(radiation-hardened)的互补MOS(CMOS)电路。如果制成装置而无本体接触(其中装置的本体区为“浮动的”)，也可大幅简化SOI内的电路布置以及大幅增加封装密度。
许多SOI装置的缺点为缺少块材硅或本体接触于MOS晶体管。如果沟道/本体区任其“浮动”，各式的迟滞效应有可能阻止适当的电路运算。这些效应包括所谓的“扭曲”效应以及寄生横向双极作用(parasitic lateral bipolar action)。部份空乏装置使得本体内的最大空乏宽度小于半导体硅层的厚度，且导致准中性区(quasi-neutral region)结果有浮动电位。这些浮动本体效应可能造成SOI装置内有不必要性能。
使用SOI结构的MOS装置通常落在用来形成源极、漏极、以及沟道区的掺杂物类型所决定的两组中的一。这两组经常被称作n-沟道与p-沟道装置。识别沟道的类型是基于在横向电场下形成的沟道的导电率类型。在n-沟道MOS(NMOS)装置中，例如，横向电场下沟道的导电率为与n-型杂质(例如砷或磷)有关的导电率类型。反过来说，横向电场下p-沟道MOS(PMOS)装置的沟道与p-型杂质有关(例如硼)。
制造NMOS与PMOS SOI晶体管时要考虑的一项是维持适当的沟道长度。例如，若是在活化期间将源极/漏极区暴露于极高温度且/或极长时间，沟道长度可以被缩短。这会造成掺杂物的过度横向扩散，使得沟道长度变短。NMOS与PMOS晶体管在单一芯片上形成且因而在掺杂物活化期间暴露于相同的温度/时间分布。不过，由于NMOS与PMOS晶体管是用不同的掺杂物形成的，掺杂物很可能有不同的扩散特性，NMOS与PMOS晶体管中至少一个的温度/时间分布将无法被最佳化。
于SOI结构上形成晶体管时，另一个要考虑的是形成完全空乏晶体管及部份空乏晶体管两者。完全空乏晶体管中，源极/漏极区一路延伸通过硅层至绝缘膜，且在部份空乏晶体管中，源极/漏极区延伸部份通过硅层。完全空乏晶体管与部份空乏晶体管之间的差异的一是得到驱动或贯穿完全空乏晶体管的电流上的定限电压小于部份空乏晶体管的定限电压。因此，需要一种改善方法，用于在SOI结构上形成装置，能改善性能、最小化浮动本体效应、以及能将形成于SOI结构上的各个晶体管分别最佳化。
发明内容
满足此一与其它需要的本发明的具体实施例提供了一种制造半导体装置的方法，可改善性能、最小化本体效应、以及能将形成于SOI结构上的各个晶体管分别最佳化。该方法包括在一绝缘层上方加上一硅半导体层，以及部份去除该硅层的第一部份。该硅层包括第一部份与第二部份，以及第二部份的厚度大于第一部份的厚度。开始的时候，该硅层的第一部份与第二部份有可能有相同的厚度。
本发明的另一方面中，该硅层的第一部份用蚀刻予以部份去除。该硅层的第一部份的部份去除也可包括在硅层上方沉积一抗蚀层且曝光及显影该抗蚀层以暴露该硅层的第一部份。第一部份的厚度决定于蚀刻第一部份的预定时间长度。
本发明的另一方面中，该硅层的第一部份用氧化该硅层的第一部份予以部份去除且将氧化的硅去除。该硅层的第一部份的部份去除也可包括在硅层上沉积一屏蔽层与一抗蚀层且曝光及显影该抗蚀层以暴露该硅层的第一部份上方的一部份的屏蔽层且去除该硅层的第一部份上方的屏蔽层。第一部份部份去除之后，随后可去除该屏蔽层。
在该硅层的第一部份被部份去除之前或之后，可形成数个隔离特征。还有，可在第一部份内形成第一晶体管，且在第二部份内形成第二晶体管。该第一晶体管有可能为一完全空乏晶体管，以及第二晶体管有可能为一部份空乏晶体管。还有，该第一晶体管可包括以第一掺杂物形成的源极/漏极区，且第二晶体管可包括以第二掺杂物形成的源极/漏极区，且第二掺杂物在硅内的扩散系数大于第一掺杂物在硅内的扩散系数。
在本发明的另一具体实施例中，提供一种半导体装置。该半导体装置包括一绝缘层以及一在该绝缘层上方的硅半导体层。该硅层包括第一部份与第二部份，且第二部份的厚度大于第一部份的厚度。
以下的详细说明将使熟谙此艺者更加明了本发明额外的优点，其中经由可实现本发明的最佳模式的图解说明，只显示及描述本发明的较佳具体实施例。本发明可以有其它及不同的具体实施例，且其多个细节在各样明显的方面中能修改，而不会脱离本发明。因此，附图及说明本质上是图解说明性的，且是没有限制性的。
附图说明
依照附图作成参考，其中相同的装置符号表示相同的零件，以及其中：
图1A-1D是示意性图解本发明的一具体实施例的SOI制造方法的顺序阶段。
图2A-2D是示意性图解本发明的另一具体实施例的SOI制造方法的顺序阶段。
图3是示意性图解具有带有厚度不同的硅层的不同部份的SOI半导体装置。
图4是图3的半导体装置在有不同厚度的硅层上形成特征后的图解说明。
图5示意性图解一SOI半导体装置，其中的绝缘区被去除。
具体实施方式
本发明可改善性能、降低本体效应、以及能将形成于SOI结构上的各个晶体管分别最佳化。实现此目标是部份地藉由提供有不同部份，每一部份一有SOI结构的硅半导体层，且硅层的一部份的厚度与硅层的另一部份不同的半导体装置。这样，可最佳化硅层的每一部份的厚度的决定因素为，例如在SOI结构上形成的晶体管是否为部份或完全空乏以及用来形成晶体管的掺杂物的扩散特性。
本发明诸具体实施例图解于图1至图5。图1A与2A是图解一现有SOI结构。该SOI结构包括在一绝缘层12上方的一硅半导体层14。随后该SOI结构被定位在一基板10的上方。本发明不受限于形成SOI结构的方式。例如，形成SOI结构的一方法涉及植布高剂量的氧于基板10内。然后该基板10进行退火处理，形成一硅氧化绝缘层12以及该绝缘层12上的硅层14。形成SOI结构的另一方法包括一种称作晶片键结(wafer bonding)的技术，其中是将SOI结构键结于基板10上。可用任何适合与SOI结构一起使用的材料形成该基板10，例如，金属基板已被考虑。不过，在一方面中，由硅来形成基板10。
可用任何适合与SOI结构一起使用的材料形成该绝缘层12。例如，蓝宝石与Si3N4与SOI结构一起使用为可接收的现有材料。不过，在某些方面中，该绝缘层12是由SiO2形成的。尽管不受限此一方式，该绝缘层12有可能有约100至500奈米的厚度。
在绝缘层12上形成该硅层14，且该硅层14不受限为一特定的厚度。不过，于本发明的目前方面中，可针对形成于晶片上的特定个别装置最佳化硅层14的厚度。以此方式，可提供一半导体装置有不同的部份，每一部份有厚度不同于其它部份的硅层。本发明也不受限于修改每一部份的硅层14厚度的方式。修改硅层14厚度的两个示范性方法是分别图标于图1A-D与图2A-D。
图1B中，在该硅层14层上形成一光阻层22，且在图1C中，利用一光刻系统(例如，步进及重复光学投影系统)选择性照射该光阻层22，其中由水银蒸气灯投射紫外光通过第一光罩与聚焦镜片得到第一影像图样。然后显影该光阻层22，且去除该光阻层22的已被照射部份以提供该光阻层22内的开口。该等开口暴露硅层14的部份，从而界定有修改过的厚度的硅层14的部份。然后施加蚀刻(通常为各向异性的，但不受限于此一方式)以去除该硅层14的暴露部份的某些厚度。
图1D中，去除其余的光阻层22，且提供一有带有各自不同厚度的一硅层的不同部份的半导体装置先驱物。一旦去除该光阻层22，如图3所示，可在该硅层14内加上数个隔离特征18。不过，本发明不受限于形成隔离特征18的方式。例如，可用湿技术蚀刻机等向蚀刻或干蚀刻技术的蚀刻机作各向异性蚀刻以形成浅隔离沟槽。之后在沟槽内沉积一氧化层。可形成场氧化层(field oxide)以替代浅隔离沟槽。场氧化层通常是经由热氧化，温度约850至1050℃，在氧蒸气中形成。已打样的抗氧化的屏蔽可用来防止非隔离装置区的氧化。形成场氧化层之后，使用现有技术去除该屏蔽，例如热磷酸于氮化硅屏蔽或缓冲过的氟氢酸于垫氧化物屏蔽(pad oxide mask)。
另外，如图2A至图2D所示，在该硅层的某些部份的厚度被修改之前，可形成该等隔离特征18。此外，也如图2A至图2D所示，可在硅层14上方形成一硬屏蔽层以辅助硅层14的蚀刻。如图2B所示，可在硅层14内形成该等隔离特征18，且如上述，本发明不受限于形成隔离特征18的方式。
图2C中，在硅层14上方形成一屏蔽层20，且本发明不受限于特定的屏蔽层20。例如，可由抗反射薄膜形成该屏蔽层20，在细线打样(fine line patterning)期间用它是其优点的。在目前的方面中，该屏蔽层20是由氮化硅形成的。
该屏蔽层20形成之后，立即在该屏蔽层20的上方形成一光阻层22。图2D中，利用一光刻系统(例如，步进及重复光学投影系统)选择性照射该光阻层22，其中由水银蒸气灯投射紫外光通过第一光罩与聚焦镜片得到第一影像图样。然后显影该光阻层22，且去除该光阻层22的已被照射部份以提供该光阻层22的开口。该等开口暴露屏蔽层20的部份。然后去除在光阻层22开口下方的已曝光屏蔽层20的部份，以暴露要予以修改的硅层14的部份。
在屏蔽层20的部份被去除之后，部份去除该硅层14的暴露部份，且本发明不受限于部份去除硅层14的暴露部份的方式。例如，可使用蚀刻(例如，各向异性蚀刻)部份去除硅层14的暴露部份。该硅层14的暴露部份要被去除的数量可决定于例如硅层14的暴露部份被蚀刻的给定时间，因为给定蚀刻剂的硅去除率是已知。部份去除硅层14的暴露部份的另一实施例涉及氧化硅层14的暴露部份以形成氧化的硅。然后可去除氧化的硅，只留下该硅层14。使用此一处理的优点为可严密控制形成氧化的硅的硅消耗量，使得可精确控制硅层14的暴露部份的部份去除。
如图3所示，在使用熟谙此艺者所现有的技术去除其余的屏蔽层与光阻层22之后，提供了一种有不同部份的半导体装置，每一部份有一硅层，其厚度不同于其它部份的。一旦该硅层14的某些部份的厚度已被修改，可在该硅层内形成特征，例如晶体管，尽管本发明不受限于此方式，如图4所示。
例如，该等特征可包括一栅极介电层16与一在该栅极介电层16上方的栅极电极24。可在栅极电极24的侧壁26、28上形成侧壁间隔层(Sidewall spacer)36、38，且可在侧壁间隔层36、38下方该硅层14内形成源极/漏极延伸区30、32。此外，可在该硅层14内形成数个源极/漏极区40、42。如图标，在该半导体装置的第一部份内的源极/漏极区40a、42a的深度可不同于在该半导体装置的第二部份内的源极/漏极区40b、42b的深度。
图5中，可去除该等隔离特征18，且本发明不受限于去除隔离特征18的方式。例如可使用对形成隔离特征18的材料有高度选择性的蚀刻剂。藉由去除隔离特征18，可松弛在诸等隔离特征18之间的硅层14。在形成该等隔离特征18期间，加应力于硅层14，且加应力于硅层14有可能使晶体管性能降级。此外，应注意硅层14松弛的去除，例如藉由去除邻近硅层14之间的隔离特征，不限定有不同深度的部份的半导体装置。例如，有单一深度硅层14的半导体装置仍会出现硅层14的松弛。
藉由提供有不同部份的半导体装置，每一部份有厚度不同于其它部份的硅层，可最佳化NMOS与PMOS晶体管的形成。例如，可在厚度较大的硅层的一部份上形成有在硅内有较大扩散速率的掺杂物(例如，硼)的晶体管，且可在厚度较小的硅层的一部份上形成有在硅内有较小扩散速率的掺杂物(例如，砷)的晶体管。因此，NMOS与PMOS晶体管两者均可出现最佳的温度/时间分布。
提供有不同部份且每一部份有厚度不同于其它部份的硅层的半导体装置的另一优点为可轻易形成完全与部份空乏晶体管。例如，可在厚度较大硅层的部份上形成部份空乏晶体管，且可在厚度较小硅层的部份上形成完全空乏晶体管。因此，即使源极/漏极区向下延伸为相同的深度，仍可形成部份与完全空乏晶体管两者。此外，藉由消除源极/漏极区与绝缘层之间的中性区使所有晶体管完全空乏，可最小化浮动本体效应。
可用现有材料、方法论、以及设备实施本发明。因此，在此不再细述此类材料、设备、以及方法论的细节。在先前的说明中，提及的许多特定细节，例如特定的材料、结构、化学品、制程、等等，都是为要使本发明能被通盘了解。然而，应了解可实施本发明而不必诉诸特定的细节。其它的实例中，现有处理结构未加以细述，以免不必要地混淆本发明。
在本申请书中，只图标及描述本发明的较佳具体实施例以及其多样用途与功能中的少数实施例。应了解可在不同的组合及环境中使用本发明且在本发明概念的范畴内，本发明可变更及修改。
Claims (14)
1.一种制造半导体装置的方法，其包括以下的步骤：
在绝缘层(12)上方加上一硅层(14)，该硅层(14)包括一第一部份与一第二部份；
部份去除该硅层(14)的第一部份，其中第二部份的厚度大于第一部份的厚度；以及
在该第一部份内形成第一晶体管以及在该第二部份内形成一第二晶体管，其中：
该第一晶体管包括第一源极/漏极区(40a，42a)且该第二晶体管包括第二源极/漏极区(40b，42b)，以及该第二源极/漏极区(40b，42b)的深度大于第一源极/漏极区(40a，42a)的深度，
第一源极/漏极区(40a，42a)是以第一掺杂物形成，以及第二源极/漏极区(40b，42b)是以第二掺杂物形成，以及
该第二掺杂物在硅内的扩散系数大于该第一掺杂物在硅内的扩散系数。
2.根据权利要求1所述的方法，其中该硅层(14)的第一部份与第二部份最初有相同的厚度。
3.根据权利要求2所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括蚀刻该第一部份。
4.根据权利要求3所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括在该硅层(14)上方沉积一抗蚀层(22)且曝光及显影该抗蚀层(22)以暴露该硅层(14)的第一部份。
5.根据权利要求2所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括氧化该硅层(14)的第一部份且去除氧化的硅。
6.根据权利要求5所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括在该硅层(14)上方沉积一屏蔽层(20)与一抗蚀层(22)，曝光及显影该抗蚀层(22)以暴露该硅层(14)的第一部份上方的屏蔽层(20)的一部份，以及去除该硅层(14)的第一部份上方的屏蔽层(20)。
7.根据权利要求1所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括蚀刻该第一部份。
8.根据权利要求7所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括在该硅层(14)上方沉积一抗蚀层(22)且曝光及显影该抗蚀层(22)以暴露该硅层(14)的第一部份。
9.根据权利要求1所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括氧化该硅层(14)的第一部份且去除氧化的硅。
10.根据权利要求9所述的方法，其中部份去除该硅层(14)的第一部份的步骤是包括在该硅层(14)上方沉积一屏蔽层(20)与一抗蚀层(22)，曝光及显影该抗蚀层(22)以暴露该硅层(14)的第一部份上方的屏蔽层(20)的一部份，以及去除该硅层(14)的第一部份上方的屏蔽层(20)。
11.根据权利要求1至10中任一项所述的方法，其中该硅层(14)的第一部份紧邻着第二部份，且第一部份与第二部份被一隔离特征(18)隔开。
12.一种半导体装置，其是包括：
一绝缘层(12)；
在该绝缘层(12)的上方的一硅层(14)，该硅层(14)包括一第一部份与一第二部份；以及
一第一晶体管是形成在第一部份内且一第二晶体管是形成在第二部份内，其中
第二部份的厚度是大于第一部份的厚度，
该第一晶体管包括第一源极/漏极区(40a，42a)且该第二晶体管包括第二源极/漏极区(40b，42b)，
该第二源极/漏极区(40b，42b)的深度大于第一源极/漏极区(40a，42a)的深度，
该第一源极/漏极区(40a，42a)是以第一掺杂物形成且该第二源极/漏极区(40b，42b)是以第二掺杂物形成，以及
该第二掺杂物在硅内的扩散系数大于该第一掺杂物在硅内的扩散系数。
13.根据权利要求12所述的半导体装置，其中该第一晶体管为一n-型晶体管且该第二晶体管为一p-型晶体管。
14.根据权利要求12或13所述的半导体装置，其中该硅层(14)的第一部份紧邻着第二部份，且第一部份与第二部份被一隔离特征(18)隔开。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/023,350 US6764917B1 (en) | 2001-12-20 | 2001-12-20 | SOI device with different silicon thicknesses |
| US10/023,350 | 2001-12-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1606807A CN1606807A (zh) | 2005-04-13 |
| CN1320657C true CN1320657C (zh) | 2007-06-06 |
Family
ID=21814574
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB028255488A Expired - Fee Related CN1320657C (zh) | 2001-12-20 | 2002-12-19 | 带有不同硅厚度的绝缘膜上硅装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6764917B1 (zh) |
| JP (1) | JP2005514770A (zh) |
| KR (1) | KR100948938B1 (zh) |
| CN (1) | CN1320657C (zh) |
| AU (1) | AU2002357367A1 (zh) |
| DE (1) | DE10297583B4 (zh) |
| GB (1) | GB2407703B (zh) |
| WO (1) | WO2003054966A1 (zh) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003124345A (ja) * | 2001-10-11 | 2003-04-25 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6764917B1 (en) * | 2001-12-20 | 2004-07-20 | Advanced Micro Devices, Inc. | SOI device with different silicon thicknesses |
| US6835983B2 (en) * | 2002-10-25 | 2004-12-28 | International Business Machines Corporation | Silicon-on-insulator (SOI) integrated circuit (IC) chip with the silicon layers consisting of regions of different thickness |
| KR100489802B1 (ko) * | 2002-12-18 | 2005-05-16 | 한국전자통신연구원 | 고전압 및 저전압 소자의 구조와 그 제조 방법 |
| US6861716B1 (en) * | 2003-10-31 | 2005-03-01 | International Business Machines Corporation | Ladder-type gate structure for four-terminal SOI semiconductor device |
| WO2006038164A1 (en) * | 2004-10-08 | 2006-04-13 | Koninklijke Philips Electronics N.V. | Semiconductor device having substrate comprising layer with different thicknesses and method of manufacturing the same |
| US7666735B1 (en) * | 2005-02-10 | 2010-02-23 | Advanced Micro Devices, Inc. | Method for forming semiconductor devices with active silicon height variation |
| JP5003857B2 (ja) * | 2005-11-02 | 2012-08-15 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US7986029B2 (en) * | 2005-11-08 | 2011-07-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dual SOI structure |
| US7402477B2 (en) * | 2006-03-30 | 2008-07-22 | Freescale Semiconductor, Inc. | Method of making a multiple crystal orientation semiconductor device |
| JP5548356B2 (ja) * | 2007-11-05 | 2014-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7939389B2 (en) * | 2008-04-18 | 2011-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US20160071947A1 (en) * | 2014-09-10 | 2016-03-10 | Globalfoundries Inc. | Method including a replacement of a dummy gate structure with a gate structure including a ferroelectric material |
| FR3051973B1 (fr) * | 2016-05-24 | 2018-10-19 | X-Fab France | Procede de formation de transistors pdsoi et fdsoi sur un meme substrat |
| US10141229B2 (en) * | 2016-09-29 | 2018-11-27 | Globalfoundries Inc. | Process for forming semiconductor layers of different thickness in FDSOI technologies |
| JP2018148123A (ja) * | 2017-03-08 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び半導体装置の製造方法 |
| FR3080486B1 (fr) * | 2018-04-24 | 2020-03-27 | X-Fab France | Procede de formation d'un dispositif microelectronique |
| US11004867B2 (en) * | 2018-06-28 | 2021-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Embedded ferroelectric memory in high-k first technology |
| US10748934B2 (en) | 2018-08-28 | 2020-08-18 | Qualcomm Incorporated | Silicon on insulator with multiple semiconductor thicknesses using layer transfer |
| US11348944B2 (en) * | 2020-04-17 | 2022-05-31 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor wafer with devices having different top layer thicknesses |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463238A (en) * | 1992-02-25 | 1995-10-31 | Seiko Instruments Inc. | CMOS structure with parasitic channel prevention |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| CN1215229A (zh) * | 1997-06-05 | 1999-04-28 | 日本电气株式会社 | 一种半导体器件的制造方法 |
| US5940691A (en) * | 1997-08-20 | 1999-08-17 | Micron Technology, Inc. | Methods of forming SOI insulator layers and methods of forming transistor devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0173953B1 (en) * | 1984-08-28 | 1991-07-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device having a gate electrode |
| US5306942A (en) * | 1989-10-11 | 1994-04-26 | Nippondenso Co., Ltd. | Semiconductor device having a shield which is maintained at a reference potential |
| JPH07106579A (ja) * | 1993-10-08 | 1995-04-21 | Hitachi Ltd | 半導体装置とその製造方法 |
| US6060748A (en) * | 1996-12-26 | 2000-05-09 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device using a silicon-on-insulator substrate |
| US5909400A (en) * | 1997-08-22 | 1999-06-01 | International Business Machines Corporation | Three device BICMOS gain cell |
| JPH11176925A (ja) | 1997-12-05 | 1999-07-02 | Asahi Kasei Micro Syst Co Ltd | 半導体装置の製造方法 |
| JP2000049237A (ja) * | 1998-07-28 | 2000-02-18 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4493153B2 (ja) * | 2000-04-19 | 2010-06-30 | シャープ株式会社 | 窒化物系半導体発光素子 |
| US6537891B1 (en) * | 2000-08-29 | 2003-03-25 | Micron Technology, Inc. | Silicon on insulator DRAM process utilizing both fully and partially depleted devices |
| US6764917B1 (en) | 2001-12-20 | 2004-07-20 | Advanced Micro Devices, Inc. | SOI device with different silicon thicknesses |
| WO2006057918A2 (en) * | 2004-11-23 | 2006-06-01 | Morisawa, Shinkatsu | Detection of nucleic acid variation by cleavage-amplification method |
-
2001
- 2001-12-20 US US10/023,350 patent/US6764917B1/en not_active Expired - Fee Related
-
2002
- 2002-12-19 GB GB0416018A patent/GB2407703B/en not_active Expired - Fee Related
- 2002-12-19 AU AU2002357367A patent/AU2002357367A1/en not_active Abandoned
- 2002-12-19 WO PCT/US2002/041102 patent/WO2003054966A1/en active Application Filing
- 2002-12-19 CN CNB028255488A patent/CN1320657C/zh not_active Expired - Fee Related
- 2002-12-19 DE DE10297583T patent/DE10297583B4/de not_active Expired - Fee Related
- 2002-12-19 KR KR1020047009734A patent/KR100948938B1/ko not_active IP Right Cessation
- 2002-12-19 JP JP2003555588A patent/JP2005514770A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5463238A (en) * | 1992-02-25 | 1995-10-31 | Seiko Instruments Inc. | CMOS structure with parasitic channel prevention |
| US5574292A (en) * | 1992-05-13 | 1996-11-12 | Seiko Instruments Inc. | Semiconductor device with monosilicon layer |
| CN1215229A (zh) * | 1997-06-05 | 1999-04-28 | 日本电气株式会社 | 一种半导体器件的制造方法 |
| US5940691A (en) * | 1997-08-20 | 1999-08-17 | Micron Technology, Inc. | Methods of forming SOI insulator layers and methods of forming transistor devices |
| US6110765A (en) * | 1997-08-20 | 2000-08-29 | Micron Technology, Inc. | Semiconductor devices and assemblies |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040069186A (ko) | 2004-08-04 |
| DE10297583B4 (de) | 2010-10-14 |
| GB0416018D0 (en) | 2004-08-18 |
| AU2002357367A1 (en) | 2003-07-09 |
| DE10297583T5 (de) | 2004-11-11 |
| WO2003054966A1 (en) | 2003-07-03 |
| KR100948938B1 (ko) | 2010-03-23 |
| GB2407703B (en) | 2005-11-30 |
| CN1606807A (zh) | 2005-04-13 |
| US6764917B1 (en) | 2004-07-20 |
| JP2005514770A (ja) | 2005-05-19 |
| GB2407703A (en) | 2005-05-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1320657C (zh) | 带有不同硅厚度的绝缘膜上硅装置 | |
| US7067365B1 (en) | High-voltage metal-oxide-semiconductor devices and method of making the same | |
| KR100387389B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6087208A (en) | Method for increasing gate capacitance by using both high and low dielectric gate material | |
| US7696033B2 (en) | Method of fabricating complementary metal-oxide semiconductor (CMOS) thin film transistor (TFT) | |
| JP4851080B2 (ja) | Ｌｄｍｏｓトランジスタ装置、集積回路およびその製造方法 | |
| JP2008091689A (ja) | 横型二重拡散型ｍｏｓトランジスタおよびその製造方法、並びに集積回路 | |
| KR100941742B1 (ko) | Ｎ-채널 및 ｐ-채널 트랜지스터들의 개별적인 최적화를위한 차등 스페이서들을 형성하는 방법 | |
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| US5946575A (en) | Method for manufacturing low breakdown voltage MOS and high breakdown voltage MOS | |
| US6020231A (en) | Method for forming LDD CMOS | |
| KR20030077438A (ko) | 반도체 장치 및 반도체 장치 제조방법 | |
| US20070252236A1 (en) | Semiconductor device having isolation region and method of manufacturing the same | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US8497556B2 (en) | Semiconductor devices with active semiconductor height variation | |
| KR0162512B1 (ko) | 반도체 집적회로 장치 | |
| KR100685879B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100268928B1 (ko) | 반도체소자제조방법 | |
| JP4048183B2 (ja) | 半導体装置の製造方法 | |
| KR100303914B1 (ko) | 반도체장치의제조방법 | |
| KR20000046949A (ko) | 듀얼 게이트전극 형성방법 | |
| KR20060010461A (ko) | 저전압소자의 제조방법 | |
| KR20030054058A (ko) | 씨모오스형 트랜지스터 제조 방법 | |
| KR20090013888A (ko) | 불휘발성 메모리 장치 | |
| KR20010038177A (ko) | 트랜지스터 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: ADVANCED MICRO DEVICES INC Free format text: FORMER OWNER: ADVANCED MICRO DEVICES INC. Effective date: 20100708 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: CALIFORNIA, USA TO: GRAND CAYMAN ISLAND RITISH CAYMAN ISLANDS |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20100708 Address after: Grand Cayman, Cayman Islands Patentee after: Globalfoundries Semiconductor Inc. Address before: American California Patentee before: Advanced Micro Devices Inc. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070606 Termination date: 20161219 |