-
GEBIET DER
ERFINDUNG
-
Die
vorliegende Erfindung betrifft die Herstellung von Halbleiterbauelementen
und betrifft insbesondere das Herstellen von Silizium-auf-Isolator-Bauelementen
mit verbesserten Eigenschaften.
-
HINTERGRUND
DER ERFINDUNG
-
In
den letzten Jahrzehnten hat sich in der Halbleiterindustrie eine
Revolution durch die Verwendung der Halbleitertechnologie zur Herstellung
kleiner, hochintegrierter elektronischer Bauelemente ereignet, und
die momentan am häufigste
verwendete Halbleitertechnologie beruht auf Silizium. Es werden eine
Vielzahl von Halbleiterbauelementen mit diversen Anwendungen in
zahlreichen Disziplinen hergestellt. Ein Halbleiterbauelement auf
Siliziumbasis ist ein Metall-Oxid-Halbleiter-(MOS)-Transistor. Der MOS-Transistor
ist einer der grundlegendsten Bausteine der meisten modernen elektronischen
Schaltungen. Insbesondere wird in diesen elektronischen Schaltungen
eine hohe Leistungsfähigkeit
und geringe Kosten verwirklicht, da die Leistungsfähigkeit
des MOS-Transistors erhöht
und die Herstellungskosten verringert werden.
-
Ein
typisches MOS-Bauelement umfasst ein Halbleitervollsubstrat, auf
dem eine Gateelektrode angeordnet ist. Die Gateelektrode, die als
ein Leiter dient, empfängt
ein Eingangssignal, um die Funktion des Bauelements zu steuern.
Es werden typischerweise Source- und
Draingebiete in Bereichen des Substrats in der Nachbarschaft der
Gateelektroden ausgebildet, indem die Gebiete mit einem Dotierstoff eines
gewünschten
Leitfähigkeitstyps
dotiert werden. Die Leitfähigkeit
des dotierten Gebiets hängt
von der Art der Verunreinigung ab, die zum Dotieren des Gebiets
verwendet wird. Das typische MOS-Bauelement ist symmetrisch dahingehend,
dass Source und Drain austauschbar sind. Ob ein Gebiet als ein Source-
oder ein Draingebiet fungiert, hängt
typischerweise von den entsprechenden angelegten Spannungen und
der Art des hergestellten Bauelements ab. Hierin wird der gemeinsame
Begriff Source/Drain-Gebiet verwendet, um im Allgemeinen ein aktives
Gebiet zu bezeichnen, das für
die Ausbildung eines Source oder eines Drains verwendet wird.
-
Als
Alternative zur Herstellung eines MOS-Bauteils auf einem Halbleitervollsubstrat
kann die Halbleiterschicht auf einem isolierenden Substrat gebildet
werden, oder über
einer Isolationsschicht, die auf einem Halbleitersubstrat ausgebildet
ist. Diese Technologie wird als Silizium-auf-Isolator-(SOI)-Technologie
bezeichnet. Silizium-auf-Isolator-Materialien bieten mögliche Vorteile
gegenüber Vollmaterialien
bei der Herstellung von integrierten Schaltungen mit hohem Leistungsvermögen. Beispielsweise
wird durch die dielektrische Isolierung und die Reduzierung der
parasitären
Kapazität
das Schaltungsverhalten verbessert. Im Vergleich zu Schaltungen
auf Vollsubstraten ist ferner SOI widerstandsfähiger gegenüber Strahlung. Beispielsweise wird
die Silizium-auf-Saphir-(SOS)-Technologie
seit Jahren erfolgreich angewendet, um strahlungsresistente komplementäre MOS-(CMOS-)
Schaltungen für
Militäranwendungen
herzustellen. Die Schaltungsanordnung in SOI kann ebenfalls deutlich
vereinfacht und die Packungsdichte stark erhöht werden, wenn die Bauteile
ohne Körperkontakte
hergestellt werden, so dass die Körpergebiete dieser Bauteile „schwebend
bzw. potentialfrei" sind.
-
Ein
Nachteil vieler SOI-Bauteile ist das Fehlen eines Kontakts vom Körper bzw.
vom Siliziumvollmaterial zu dem MOS-Transistor. Wenn das Kanal/Körper-Gebiet „potentialfrei" bleibt, können diverse
Hystereseeffekte eine korrekte Schaltungsfunktion verhindern. Zu
diesen Effekten gehört
der sogenannte „Kink-
bzw. Knick-" Effekt
und die parasitäre laterale
bipolare Wirkung. Teilweise verarmte Bauteile sind solche, deren
maximale Verarmungsbreite in dem Körper kleiner als die Dicke
der Halbleiter-Si-Schicht ist, und es entsteht ein quasi-neutrales Gebiet,
das ein schwebendes Potential aufweist. Diese Effekte mit potentialfreiem
Körper
führen
zu einem ungewünschten
Verhalten in SOI-Bauteilen.
-
MOS-Bauelemente
mit SOI-Struktur teilen sich typischerweise in zwei Gruppen auf,
abhängig von
der Art der Dotierstoffe, die zur Ausbildung der Source-, Drain-
und Kanalgebiet verwendet wird. Die beiden Gruppen werden häufig als
n-Kanal- und p-Kanal-Bauteile bezeichnet. Die Art des Kanals wird auf
der Grundlage des Leitfähigkeitstyps
des Kanals festgelegt, der sich bei dem transversalen elektrischen
Feld ausbildet. In einem n-Kanal-MOS-(NMOS)-Bauteil ist beispielsweise die
Leitfähigkeit
des Kanals bei einem transversalen elektrischen Feld diejenige Leitfähigkeitsart,
die mit n-Verunreinigungen (beispielsweise Arsen oder Phosphor) verknüpft ist.
Andererseits ist der Kanal eines p-Kanal-MOS-(PMOS)-Bauteils unter dem
Einfluss des transversalen elektrischen Feldes mit p-Verunreinigungen
(z. B. Bor) verknüpft.
-
Ein
Aspekt bei der Herstellung von NMOS- und CMOS-SOI-Transistoren ist
das Beibehalten einer geeigneten Kanallänge. Die Kanallänge kann beispielsweise
verkürzt
werden, wenn die Source/Drain-Gebiete einer hohen Temperatur und/oder einer
langen Einwirkungsdauer während
der Aktivierung unterworfen werden. Dies bewirkt eine übermäßige laterale
Diffusion der Dotierstoffe, was wiederum eine Verkürzung der
Kanallänge
hervorruft. NMOS- und PMOS-Transistoren werden auf einem einzelnen
Chip hergestellt und unterliegen daher dem gleichen Temperatur/Zeit-Profil
während
der Dotierstoffaktivierung. Da jedoch die NMOS- und PMOS-Transistoren
unter Anwendung unterschiedlicher Dotierstoffe hergestellt werden,
die mit hoher Wahrscheinlichkeit unterschiedliche Diffusionseigenschaften
besitzen, ist das Temperatur/Zeit-Profil zumindest für den NMOS-
oder den PMOS-Transistor nicht
optimal.
-
Ein
weiterer Aspekt bei der Herstellung von Transistoren auf einer SOI-Struktur
ist die Ausbildung sowohl vollständig
verarmter als auch teilweise verarmter Transistoren. In einem vollständig verarmten Transistor
erstrecken sich die Source/Drain-Gebiete durch die gesamte Siliziumschicht
bis zu dem Isolator, während
in einem teilweise verarmten Transistor sich die Source/Drain-Gebiete
nur teilweise durch die Siliziumschicht erstrecken. Ein Unterschied
zwischen einem teilweise verarmten Transistor und einem vollständig verarmten
Transistor besteht darin, dass die Schwellwertspannung zur Erzeugung
eines Treiber- oder Durchlassstromes für einen vollständig verarmten
Transistor geringer als die Schwellwertspannung für einen
teilweise verarmten Transistor ist. Es besteht daher ein Bedarf
für ein
verbessertes Verfahren zur Herstellung von Bauelementen auf einer SOI-Struktur,
die ein verbessertes Leistungsverhalten, eine Minimierung der Effekte
des potentialfreien Körpers
und eine separate Optimierung unterschiedlicher Transistoren, die
auf der SOI-Struktur ausgebildet sind, ermöglicht.
-
ÜBERBLICK ÜBER DIE
ERFINDUNG
-
Diese
und weitere Aufgaben werden durch Ausführungsformen der vorliegenden
Erfindung gelöst,
die eine Technik zur Herstellung eines Halbleiterbauelements bereitstellen,
das das Leistungsverhalten verbessert, die Effekte des potentialfreien
Körpers
minimiert und eine separate Optimierung unterschiedlicher, auf einer
SOI-Struktur ausgebildeten Transistoren ermöglicht. Das Verfahren umfasst
das Bereitstellen einer Siliziumhalbleiterschicht über einer
isolierenden Schicht und das teilweise Entfernen eines ersten Bereichs
der Silizium schicht. Die Siliziumschicht umfasst den ersten Bereich
und einen zweiten Bereich und eine Dicke des zweiten Bereichs ist
größer als
eine Dicke des ersten Bereichs. Anfänglich können der erste und der zweite
Bereich der Siliziumschicht die gleiche Dicke aufweisen.
-
In
einem Aspekt der Erfindung wird der erste Teil der Siliziumschicht
teilweise durch Ätzen
entfernt. Das teilweise Abtragen des ersten Bereichs der Siliziumschicht
kann ferner das Abscheiden einer Lackschicht über der Siliziumschicht und
das Belichten und Entwickeln des Lackes zum Freilegen des ersten
Bereichs der Siliziumschicht umfassen. Die Dicke des ersten Bereichs
wird durch Ätzen
des ersten Bereichs für
eine vorbestimmte Zeitdauer festgelegt.
-
In
einem noch weiteren Aspekt der Erfindung wird der erste Bereich
des Siliziums teilweise entfernt, indem der erste Bereich der Siliziumschicht
oxidiert und das oxidierte Silizium abgetragen wird. Die teilweise
Entfernung des ersten Bereichs der Siliziumschicht kann ferner das
Abscheiden einer Maskenschicht und eines Lackes über der Siliziumschicht und
das Belichten und das Entwickeln des Lackes zum Freilegen eines
Bereichs der Maskenschicht über
dem ersten Bereich der Siliziumschicht und das Entfernen der Maskenschicht über den
ersten Bereich der Siliziumschicht umfassen. Nach dem teilweisen
Entfernen des ersten Bereichs kann sodann die Maskenschicht entfernt
werden.
-
Isolierende
Elemente können
gebildet werden, nachdem oder bevor der erste Bereich der Siliziumschicht
teilweise abgetragen ist. Ferner kann ein erster Transistor in dem
ersten Bereich und ein zweiter Transistor in dem zweiten Bereich
hergestellt werden. Der erste Transistor kann ein vollständig verarmter
Transistor und der zweite Transistor kann ein teilweise verarmter
Transistor sein. Des weiteren kann der erste Transistor Source/Drain-Gebiete aufweisen,
die mit einem ersten Dotierstoff hergestellt sind, und der zweite
Transistor kann Source/Dain-Gebiete aufweisen, die mit einem zweiten Dotierstoff
hergestellt sind, wobei die Diffusionsaktivität bzw. Diffusionsrate des zweiten
Dotierstoffs in Silizium größer als
die Diffusionsaktivität
des ersten Dotierstoffes in Silizium ist.
-
In
einer weiteren Ausführungsform
der vorliegenden Erfindung wird ein Halbleiterbauelement bereitgestellt.
Das Halbleiterbauelement umfasst eine isolierende Schicht und eine
Siliziumhalbleiterschicht über
der isolierenden Schicht. Die Siliziumschicht weist einen ers ten
Bereich und einen zweiten Bereich auf und eine Dicke des zweiten
Bereichs ist größer als
eine Dicke des ersten Bereichs.
-
Weitere
Vorteile der vorliegenden Erfindung werden für den Fachmann aus der folgenden
detaillierten Beschreibung ersichtlich, wobei lediglich die bevorzugte
Ausführungsform
der vorliegenden Erfindung durch Veranschaulichung der besten Art
zum Ausführen
der vorliegenden Erfindung gezeigt und beschrieben ist. Wie man
erkennen kann, kann die vorliegende Erfindung durch andere und unterschiedliche
Ausführungsformen
verwirklicht werden, und diverse Details können Modifizierungen in diversen
offensichtlichen Aspekten unterliegen, ohne von dem Bereich der
Erfindung abzuweichen. Daher sind die Zeichnungen und die Beschreibung
lediglich als anschaulich und nicht als einschränkend zu erachten.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Es
wird auf die beigefügten
Zeichnungen hingewiesen, wobei Elemente mit gleichen Bezugszeichen
durchwegs gleiche Elemente repräsentieren, und
wobei:
-
1a bis 1d schematisch aufeinanderfolgende Phasen
eines SOI-Herstellungsverfahrens gemäß einer Ausführungsform
der vorliegenden Erfindung zeigen.
-
2a bis 2d schematisch aufeinanderfolgende Phasen
eines SOI-Herstellungsverfahrens gemäß einer weiteren Ausführungsform
der vorliegenden Erfindung zeigen.
-
3 schematisch ein SOI-Halbleiterbauteil zeigt
mit unterschiedlichen Bereichen mit Siliziumschichten, die unterschiedliche
Dicken aufweisen.
-
4 das Halbleiterbauelement
aus 3 zeigt, nachdem
Strukturelemente auf den Siliziumschichten mit unterschiedlichen
Dicken ausgebildet sind.
-
5 ein SOI-Halbleiterbauelement
schematisch darstellt, in welchem die isolierenden Gebiete entfernt
sind.
-
DETAILLIERTE BESCHREIBUNG
DER ERFINDUNG
-
Die
vorliegende Erfindung verbessert das Leistungsverhalten, verringert
die Effekte des potentialfreien Körpers und erlaubt eine separate
Optimierung unterschiedlicher Transistoren, die auf einer SOI-Struktur
ausgebildet sind. Dies wird teilweise erreicht, indem ein Halbleiterbauelement
mit unterschiedlichen Bereichen bereitgestellt wird, wobei jeder
Bereich eine Siliziumhalbleiterschicht der SOI-Struktur aufweist
und wobei eine Dicke eines Bereichs der Siliziumschicht sich von
der Dicke eines anderen Bereichs der Siliziumschicht unterscheidet. Auf
diese Weise kann die Dicke jedes Bereichs der Siliziumschicht abhängig von
Faktoren, etwa, ob ein Transistor, der auf der SOI-Struktur gebildet
ist, teilweise oder vollständig
verarmt ist, und den Diffusionseigenschaften der zur Herstellung
der Transistoren verwendeten Dotierstoffe, optimiert werden.
-
In
den 1 bis 5 sind Ausführungsformen der
vorliegenden Erfindung dargestellt. 1a und 2a zeigen eine konventionelle
SOI-Struktur. Die SOI-Struktur umfasst eine Siliziumhalbleiterschicht 14 über einer
Isolationsschicht 12. Die SOI-Struktur wird dann über einem
Substrat 10 positioniert. Die Erfindung ist nicht auf die
Art und Weise eingeschränkt, in
der die SOI-Struktur gebildet wird. Beispielsweise enthält ein Verfahren
zur Herstellung einer SOI-Struktur das Implantieren einer hohen
Dosis an Sauerstoff in das Substrat 10. Das Substrat 10 wird dann
einem Ausheizprozess unterworfen, der eine Siliziumisolationsschicht 12 und
die Siliziumschicht 14 über
der Isolationsschicht 12 erzeugt. Ein weiteres Verfahren
zur Herstellung einer SOI-Struktur umfasst eine Technik, die als
Scheiben-Bonden
bezeichnet wird, wobei die SOI-Struktur auf ein Substrat 10 aufgebracht
wird. Das Substrat 10 kann aus einem beliebig Material
hergestellt sein, das zur Verwendung mit einer SOI-Struktur geeignet
ist, beispielsweise werden Metallsubstrate in Betracht gezogen.
In einem Aspekt ist jedoch das Substrat 10 aus Silizium hergestellt.
-
Die
Isolationsschicht 12 kann aus einem beliebigen Material
gebildet sein, das zur Verwendung mit einer SOI-Struktur geeignet
ist. Beispielsweise sind Saphir und Si3N4 Materialien, die für die Verwendung in einer SOI-Struktur
als akzeptabel bekannt sind. In gewissen Aspekten ist jedoch die
Isolationsschicht 12 aus SiO2 hergestellt.
Obwohl in dieser Hinsicht keine Einschränkung besteht, kann die Isolationsschicht 12 eine
Dicke von ungefähr
100 bis 500 nm aufweisen.
-
Die
Siliziumschicht 14 ist über
der Isolationsschicht 12 ausgebildet und die Siliziumschicht 14 ist nicht
auf eine spezielle Dicke beschränkt.
Jedoch kann in einem aktuellen Aspekt der vorliegenden Erfindung
die Dicke der Siliziumschicht 14 für spezielle einzelne Bauteile,
die auf der Scheibe ausgebildet sind, optimiert werden. Auf diese
Weise kann ein Halbleiterbauelement mit unterschiedlichen Bereichen
bereitgestellt werden, wobei jeder Bereich eine Siliziumschicht 14 mit
einer Dicke aufweist, die sich von der Dicke eines weiteren Bereichs
unterscheidet. Ferner ist die Erfindung auch nicht auf die Art und Weise
eingeschränkt,
in der die Dicke der Siliziumschicht 14 jedes Bereichs
modifiziert wird. In den 1a bis 1d und 2a bis 2d sind
zwei beispielhafte Verfahren zum Modifizieren der Dicke der Siliziumschicht 14 dargestellt.
-
In 1b wird ein Photolack 22 über der
Siliziumschicht 14 gebildet und in 1c wird der Photolack 22 selektiv
unter Anwendung eines photolithographischen Systems, etwa eines
optischen Projektionssystems des Einzelbildtyps selektiv belichtet,
wobei ultraviolettes Licht aus einer Quecksilberdampflampe durch
ein erstes Retikel und ein fokussierendes Objektiv projiziert wird,
um ein erstes Bildmuster zu erhalten. Der Photolack 22 wird
dann entwickelt und die belichteten Bereiche des Photolacks 22 werden
entfernt, um Öffnungen
in dem Photolack 22 hervorzubringen. Die Öffnungen
legen Bereiche der Siliziumschicht 14 frei, die damit die
Bereiche der Siliziumschicht 14 mit einer modifizierten
Dicke definieren. Es wird dann ein Ätzprozess, typischerweise ein anisotroper Ätzprozess,
obwohl die Erfindung nicht darauf eingeschränkt ist, ausgeführt, um
eine gewisse Dicke der freigelegten Bereiche der Siliziumschicht 14 abzutragen.
-
In 1d wird der verbleibende
Photolack 22 entfernt und eine Halbleiterbauteilvorstufe
mit unterschiedlichen Bereichen mit einer Siliziumschicht 14 mit
unterschiedlichen entsprechenden Dicken wird bereitgestellt. Wenn
der Photolack 22 entfernt ist, wie in 3 gezeigt ist, können Isolationsstrukturelemente 18 in
der Siliziumschicht 14 vorgesehen werden. Die Erfindung
ist jedoch nicht auf die Art und Weise eingeschränkt, in der die Isolationsstrukturelemente 18 hergestellt
werden. Z. B. kann ein flacher Isolationsgraben gebildet werden,
indem istrop mit Nassätztechniken
oder anisotrop mit Trockenätztechniken
geätzt
wird. Anschließend
wird ein Oxid in den Graben abgeschieden. Als eine Alternative zu dem
flachen Isolationsgraben kann ein Feldoxid gebildet werden. Ein
Feldoxid wird typischerweise mittels thermischer Oxidation in einer
Sauerstoff-Dampf-Atmosphäre
bei Temperaturen von ungefähr
850 bis 1050° C
gebildet. Es kann eine strukturierte, der Oxidation widerstehende Maske
verwendet werden, um ein Oxidieren von Nichtisolationsbauteilgebieten
zu verhindern. Nach der Ausbildung des Feldoxids wird die Maske
unter Anwendung bekannter Techniken, beispielsweise heißer Phosphorsäure für eine Siliziumnitridmaske
oder gepufferter Fluorsäure
für eine
Flächenoxidmaske
entfernt.
-
Alternativ,
wie in den 2a bis 2d gezeigt ist, können die
Isolationsstrukturelemente 18 ausgebildet werden, bevor
die Dicke gewisser Bereiche der Siliziumschicht 14 modifiziert
wird. Wie ferner auch in den 2a bis 2d gezeigt ist, kann eine
Hartmaske über
der Siliziumschicht 14 hergestellt werden, um das Ätzen der
Siliziumschicht 14 zu vereinfachen. Wie in 2b gezeigt ist, werden die Isolationsstrukturelemente 18 in
der Siliziumschicht 14 gebildet; wie zuvor beschrieben
ist, ist die Erfindung nicht auf die Art und Weise eingeschränkt, mit
der die Isolationsstrukturelemente 18 hergestellt werden.
-
In 2c wird eine Maskenschicht 20 über der
Siliziumschicht 14 gebildet, wobei die Erfindung nicht
auf eine spezielle Maskenschicht 20 eingeschränkt ist.
Z. B. kann die Maskenschicht 20 aus einer antireflektierenden
Beschichtung gebildet werden, die vorteilhafterweise während der
Strukturierung feiner Linien verwendet wird. Gemäß einem Aspekt ist die Maskenschicht 20 aus
Siliziumnitrid gebildet.
-
Nach
der Herstellung der Maskenschicht 20 wird Photolack 22 über der
Maskenschicht 20 aufgebracht. In 2d wird der Photolack 22 selektiv
unter Anwendung eines photolithographischen Systems, etwa eines
optischen Projektionssystems des Einzelbildtyps selektiv belichtet,
wobei ultraviolettes Licht aus einer Quecksilberdampflampe durch
ein erstes Retikel und ein fokussierendes Objektiv projiziert wird,
um ein erstes Bildmuster zu erhalten. Der Photolack 22 wird
dann entwickelt und die belichteten Bereiche des Photolacks 22 werden
entfernt, um Öffnungen
in dem Photolack 22 bereitzustellen. Die Öffnungen
legen Bereiche der Maskenschicht 20 frei. Ein Bereich der
freigelegten Maskenschicht 20 unter den Öffnungen
in dem Photolack 22 wird dann entfernt, wodurch Bereiche
der Siliziumschicht 14, die zu modifizieren sind, freigelegt
werden.
-
Nachdem
Bereiche der Maskenschicht 20 entfernt wurden, werden die
freigelegten Bereiche der Siliziumschicht 14 teilweise
entfernt, wobei die Erfindung nicht auf die Art und Weise beschränkt ist, in
welcher die freigelegten Bereiche der Siliziumschicht 14 teilweise
entfernt werden. Beispielsweise können die freigelegten Bereiche
der Siliziumschicht 14 teil weise unter Anwendung eines Ätzverfahrens, etwa
eines anisotropen Ätzverfahrens
entfernt werden. Der Anteil der freigelegten Bereiche der Siliziumschicht 14,
die entfernt werden, kann beispielsweise dadurch bestimmt werden,
dass die freigelegten Bereiche der Siliziumschicht 14 dem Ätzprozess für eine gegebene
Zeit unterworfen werden, da die Abtragsrate für Silizium für ein gegebenes Ätzmittel bekannt
ist. Ein weiteres Beispiel des teilweisen Entfernens freigelegter
Bereiche der Siliziumschicht 14 umfasst das Oxidieren der
freigelegten Bereiche der Siliziumschicht 14, um Siliziumoxid zu
bilden. Das Siliziumoxid kann dann entfernt werden, wobei lediglich die
Siliziumschicht 14 zurückbleibt.
Ein Vorteil des Anwendens dieses Prozesses besteht darin, dass der
Verbrauch von Silizium zur Ausbildung von Siliziumoxid sehr genau
gesteuert werden kann, und dies ermöglicht eine präzise Steuerung
des teilweisen Entfernens der freigelegten Bereiche der Siliziumschicht 14.
-
Wie
in 3 gezeigt ist, ist
nach dem Entfernen der verbleibenden Maskenschicht 20 und
des Photolacks 22 unter Anwendung dem Fachmann bekannter
Techniken ein Halbleiterbauelement mit unterschiedlichen Bereichen
entstanden, wobei jeder Bereich eine Siliziumschicht 14 mit
einer Dicke aufweist, die sich von der Dicke eines anderen Bereichs unterscheidet.
Sobald die Dicke gewisser Bereiche der Siliziumschicht 14 modifiziert
ist, können
Strukturelemente, etwa Transistoren, obwohl die Erfindung nicht
darauf beschränkt
ist, in der Siliziumschicht 14 gebildet werden, wie dies
in 4 gezeigt ist.
-
Die
Strukturelemente können
beispielsweise ein Gatedielektrikum 16 und eine Gateelektrode 24 über dem
Gatedielektrikum 16 aufweisen. Seitenwandabstandselemente 36, 38,
können
an Seitenwänden 26, 28 der
Gateelektrode 24 und Source/Drain-Erweiterungsgebiete 30, 32 können in
der Siliziumschicht 14 unter den Seitenwandabstandselementen 36, 38 gebildet
werden. Des weiteren können
Source/Drain-Gebiete 40, 42 in der Siliziumschicht 14 hergesellt
werden. Wie gezeigt, können die
Source/Drain-Gebiete 40a, 42a in
einem ersten Bereich des Halbleiterbauelements eine andere Tiefe als
die Source/Drain-Gebiete 40b, 42b in einem zweiten
Bereich des Halbleiterbauelements aufweisen.
-
In 5 können die Isolationsstrukturelemente 18 entfernt
werden und die Erfindung ist nicht auf die Art und Weise eingeschränkt, in
der die Isolationsstrukturelemente 18 abgetragen werden.
Z. B. können
die Isolationsstrukturelemente 18 unter Anwendung eines Ätzmittels
mit einer hohen Selektivität zu
dem Material entfernt werden, aus dem die Isola tionsstrukturelemente 18 hergestellt
sind. Durch Entfernen der Isolationsstrukturelemente 18 kann
die Siliziumschicht 14 zwischen den Isolationsstrukturelementen 18 entspannt
werden. Während
der Herstellung der Isolationsstrukturelemente 18 wird
die Siliziumschicht 14 in Spannung versetzt und diese Spannung
der Siliziumschicht 14 kann das Transistorverhalten beeinträchtigen.
Ferner ist anzumerken, dass das Entspannen der Siliziumschicht 14,
beispielsweise durch Entfernen der Isolationsstrukturelemente zwischen
benachbarten Siliziumschichten 14, nicht auf Halbleiterbauelemente
mit Bereichen unterschiedlicher Tiefe beschränkt ist. Z. B. kann das Entspannen
der Siliziumschicht 14 für Halbleiterbauelemente durchgeführt werden,
die eine Siliziumschicht 14 mit einer einzelnen Tiefe aufweisen.
-
Durch
Bereitstellen eines Halbleiterbauelements mit unterschiedlichen
Bereichen, wobei jeder Bereich eine Siliziumschicht mit einer Dicke
aufweist, die sich von einem weiteren Bereich unterscheidet, kann
die Herstellung von NMOS- und PMOS-Transistoren optimiert werden.
Beispielsweise kann ein Transistor mit einem Dotierstoff (beispielsweise
Bor), der eine größere Diffusionsgeschwindigkeit
in Silizium aufweist, in einem Bereich der Siliziumschicht mit einer
größeren Dicke
im Vergleich zu einem Bereich der Siliziumschicht gebildet werden,
in dem ein weiterer Transistor mit einem Dotierstoff (beispielsweise Arsen)
mit einer geringerer Diffusionsgeschwindigkeit ausgebildet ist.
Somit können
NMOS- und PMOS-Transistoren
beide einen optimalen Temperatur/Zeit-Profil ausgesetzt werden.
-
Ein
weiterer Vorteil des Bereitstellens eines Halbleiterbauelements
mit unterschiedlichen Bereichen, wobei jeder Bereich eine Siliziumschicht
mit einer Dicke aufweist, die sich von der Dicke eines weiteren
Bereichs unterscheidet, besteht darin, dass sowohl vollständig als
auch teilweise verarmte Transistoren in einfacher Weise hergestellt
werden können. Z.
B. kann ein teilweise verarmter Transistor auf einem Bereich der
Siliziumschicht mit einer größeren Dicke
und ein vollständig
verarmter Transistor kann auf einem Bereich der Siliziumschicht
mit einer geringeren Dicke hergestellt werden. Selbst wenn sich
die Source/Drain-Gebiete
bis zur gleichen Tiefe erstrecken, können sowohl teilweise als auch
vollständig verarmte
Transistoren gebildet werden. Alternativ können die Wirkungen des potentialfreien
Körpers minimiert
werden, indem das neutrale Gebiet zwischen dem Souce/Drain-Gebiet
und der isolierenden Schicht vermieden wir, indem alle Transistoren
vollständig
verarmt werden.
-
Die
vorliegende Erfindung kann durch das Verwenden konventioneller Materialien,
Messtechniken und Anlagen praktiziert werden. Folglich sind die Details
derartiger Materialien, Anlagen und messtechnischer Verfahren hierin
nicht detailliert dargelegt. In den diversen Beschreibungen sind
zahlreiche spezielle Details dargestellt, etwa spezielle Materialien,
Strukturen, Chemikalien, Prozesse, etc., um ein gründliches
Verständnis
der vorliegenden Erfindung zu vermitteln. Es sollte jedoch beachtet
werden, dass die vorliegende Erfindung praktiziert werden kann, ohne
auf die speziell dargelegten Details zurückzugreifen. In anderen Fällen wurden
gut bekannte Prozessstrukturen nicht detailliert beschrieben, um
die vorliegende Erfindung nicht unnötig zu verdunkeln.
-
In
der vorliegenden Offenbarung ist lediglich die bevorzugte Ausführungsform
der vorliegenden Erfindung und es sind nur einige Beispiele der
Vielfältigkeit
gezeigt und beschrieben. Selbstverständlich kann die vorliegende
Erfindung diversen anderen Kombinationsmöglichkeiten und Umgebungen
unterworfen werden und Änderungen
oder Modifizierungen können
innerhalb des Bereichs des hierin ausgedrückten erfindungsgemäßen Konzepts
durchgeführt werden.
-
Zusammenfassung
-
Ein
Verfahren zur Herstellung eines Halbleiterbauelements umfasst das
Bereitstellen einer Siliziumhalbleiterschicht über eine Isolationsschicht
und das teilweise Entfernen eines ersten Bereichs der Siliziumschicht.
Die Siliziumschicht (umfasst den ersten Bereich und einen zweiten
Bereich und eine Dicke des zweiten Bereichs ist größer als
eine Dicke des ersten Bereichs. Anfänglich können der erste und der zweite
Bereich der Siliziumschicht die gleiche Dicke aufweisen. Ferner
ist ein Halbleiterbauelement offenbart.