DE102005063116A1 - CMOS-Bildsensor und Herstellungsverfahren desselben - Google Patents
CMOS-Bildsensor und Herstellungsverfahren desselben Download PDFInfo
- Publication number
- DE102005063116A1 DE102005063116A1 DE102005063116A DE102005063116A DE102005063116A1 DE 102005063116 A1 DE102005063116 A1 DE 102005063116A1 DE 102005063116 A DE102005063116 A DE 102005063116A DE 102005063116 A DE102005063116 A DE 102005063116A DE 102005063116 A1 DE102005063116 A1 DE 102005063116A1
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- oxide
- image sensor
- cmos image
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000002955 isolation Methods 0.000 claims abstract description 23
- 238000009413 insulation Methods 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
Ein CMOS-Bildsensor und ein Verfahren zum Herstellen desselben verbessern die/eine Signal-Effizienz durch Reduzieren eines Dunkel-Signals und beinhalten ein Substrat, welches einen ersten Leitfähigkeits-Typ aufweist, umfassend: einen Bild-Bereich und einen Schaltungs-Bereich, eine STI-Isolations-Schicht in dem Substrat zur elektrischen Isolation innerhalb des Schaltungs-Bereiches und ein Feld-Oxid in dem Substrat zur elektrischen Isolation innerhalb des Feld-Bereiches.
Description
- KREUZ-BEZUG ZU VERWANDTER ANMELDUNG
- Diese Erfindung nimmt die Priorität der am 30. Dezember 2004 eingereichten koreanischen Patentanmeldung Nr. P2004-116418 in Anspruch, welche hiermit als Referenz für alle Zwecke eingearbeitet ist, so als wäre sie hierin vollständig wiedergegeben.
- HINTERGRUND DER ERFINDUNG
- Bereich der Erfindung
- Die vorliegende Erfindung betrifft einen CMOS-Bildsensor und ein Verfahren zum Herstellen desselben.
- Diskussion des Standes der Technik
-
1 zeigt eine Querschnitt-Ansicht eines CMOS-Bildsensors gemäß dem Stand der Technik.2 zeigt eine Querschnitt-Ansicht eines aktiven Bereiches eines CMOS-Bildsensors gemäß dem Stand der Technik. - Wie in
1 und2 gezeigt, wird eine Quelle/Vertiefung ("well") vom p-Typ2 in einem Substrat1 vom p-Typ ausgebildet. Ferner werden schmale, furchenförmige Isolations-STI-Bereiche3 in einer Oberfläche der Quelle/Vertiefung2 vom p-Typ zur elektrischen Isolation von Pixeln ausgebildet. - Dann wird eine Fotodiode
5 vom n-Typ innerhalb der Quelle/Vertiefung2 vom p-Typ in jedem der Zell-Bereiche4 ausgebildet. Ferner werden Verunreinigungsregionen6 in der Oberfläche der Quelle/Vertiefung2 vom p-Typ benachbart zu der n-Typ-Fotodiode5 ausgebildet, wobei die Verunreinigungs-Bereiche6 als Source-Drain-Regionen dienen. - Anschließend wird eine Polysilizium-Gate-Elektrode
7 auf der Oberfläche der Quelle/Vertiefung2 vom p-Typ in Korrespondenz zu den Verunreinigungs-Regionen6 ausgebildet. In den Zeichnungen appliziert eine Spannungsquelle Vc eine Spannung an die Verunreinigungs-Regionen6 , und eine Gate-Isolier-Schicht8 wird bereitgestellt. - Wenn beim Ausbilden der Polysilizium-Gate-Elektrode für den CMOS-Transistor gemäß dem Stand der Technik die Designs kleiner werden, wird häufig Schmale-Furche-Isolierung ("Shallow Trench Isolation", STI) verwendet, um die Pixel voneinander zu isolieren.
- STI-Furchen werden in der Oberfläche der Quelle/Vertiefung
2 vom p-Typ ausgebildet, und dann werden in den Furchen Oxid-Schichten aufgewachsen oder deponiert. Anschließend wird ein Rück-Ätz-Prozess auf den Oxid-Schichten ausgebildet, wodurch zur Isolation der Pixel Isolations-Schichten in den Furchen ausgebildet werden. - Allerdings können beim Ätzen der Oberfläche des flachen Silizium-Substrats
1 zerknitterte Abschnitte erzeugt werden. In diesem Fall können mechanische oder elektrische Belastungen in einer geneigten oder zerknitterten Oberfläche zwischen der Oxid-Schicht innerhalb der Furche und dem Silizium-Substrat1 erzeugt werden, was einen Anstieg der/einer Defektdichte verursacht. Dementsprechend tritt in dem CMOS-Bildsensor ein Leck-Strom auf, und in den Bildern tritt ein Dunkel-Effekt auf. - KURZFASSUNG DER ERFINDUNG
- Dementsprechend ist die vorliegende Erfindung auf einen CMOS-Bildsensor und ein Verfahren zum Herstellen desselben gerichtet, welche(s) im Wesentlichen eines oder mehrere Probleme aufgrund von Begrenzungen und Nachteilen des Standes der Technik vermeidet.
- Die vorliegende Erfindung stellt einen CMOS-Bildsensor bereit, welcher durch Reduzieren eines Dunkel-Signals eine verbesserte Signal-Effizienz unter Niedrig-Licht-Umständen aufweist.
- Zusätzliche Vorteile und Merkmale der Erfindung werden in der folgenden Beschreibung ausgeführt, und werden Fachleuten beim Studium des Folgenden offensichtlich werden. Diese und andere Vorteile der Erfindung können durch die Struktur realisiert und erreicht werden, welche insbesondere in der geschriebenen Beschreibung und in den Ansprüchen hiervon, sowie den beigefügten Zeichnungen, ausgeführt ist.
- Um diese und andere Vorteile zu erreichen, und gemäß dem Zweck der Erfindung, wie er hierin erklärt und in Breite beschrieben ist, wird ein CMOS-Bildsensor bereitgestellt, welcher ein Substrat beinhaltet, welches einen ersten Leitfähigkeits-Typ aufweist, umfassend: einen Bild-Bereich und einen Schaltungs-Bereich, eine STI-Isolations-Schicht in dem Substrat zur elektrischen Isolation innerhalb des Schaltungs-Bereiches und ein Feld-Oxid in dem Substrat zur elektrischen Isolation innerhalb des Bild-Bereiches.
- Eine Gate-Elektrode, welche ein Gate-Oxid und ein Polysilizium-Gate umfasst, können auf dem Schaltungs-Bereich des Substrates ausgebildet werden/sein. Beide Seiten-Abschnitte des Gate-Oxids können auf dem Feld-Oxid ausgeführt werden.
- Gemäß einem anderen Aspekt der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines CMOS-Bildsensors bereitgestellt, welches die Schritte beinhaltet: Ausbilden einer STI-Isolations-Schicht in einem Substrat eines ersten Leitfähigkeits-Typs, wobei das Substrat einen Bild-Bereich und einen Schaltungs-Bereich umfasst, und wobei der STI-Isolations-Schicht zur elektrischen Isolation innerhalb des Schaltungs-Bereiches dient. Das Verfahren kann ferner Ausbilden eines Feld-Oxids in dem Substrat zur elektrischen Isolation innerhalb des Bild-Bereiches umfassen.
- Die Feld-Oxid-Bildung kann die Schritte umfassen: Ausbilden eines Stützfeld-Oxids auf dem Substrat, Ausbilden eines Nitrids auf dem Stützfeld-Oxid, selektives Ätzen des Nitrids und Stützfeld-Oxids in Folge, so dass ein Abschnitt des Substrates, wo das Feld-Oxid auszubilden ist, freigelegt ist/wird, und Ausbilden eines thermischen Oxides auf dem freigelegten Abschnitt des Substrates durch Ausführen eines thermischen Oxidationsprozesses auf dem gesamten Substrat.
- Das Verfahren kann ferner einen Schritt zum Ausbilden einer Gate-Elektrode auf dem Schaltungs-Bereich des Substrates umfassen. Die Gate-Elektroden-Bildung kann die Schritte umfassen: Ausbilden einer CVD-Oxid-Schicht auf der gesamten Oberfläche des Substrates, inklusive des thermischen Oxides mittels Ausführen eines CVD-Prozesses; Ausbilden einer Polysilizium-Schicht auf der CVD-Oxid-Schicht; und selektives Ätzen der Polysilizium-Schicht und CVD-Oxid-Schicht in Folge in einer solchen Weise, dass zumindest ein Teil der verbleibenden CVD-Oxid-Schicht mit dem thermischen Oxid überlappt.
- Es versteht sich, dass sowohl die vorangegangene allgemeine Beschreibung, als auch die folgende detaillierte Beschreibung der vorliegenden Erfindung beispielhaft und erklärend sind, und dazu gedacht sind, eine nähere Erklärung der Erfindung bereitzustellen, wie sie beansprucht ist.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die begleitenden Zeichnungen, welche dazu beinhaltet sind, um ein weiteres Verständnis der Erfindung bereitzustellen, zeigen beispielhafte Ausführungsformen der Erfindung, und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. In den Zeichnungen:
- ist
1 eine Querschnitt-Ansicht eines CMOS-Bildsensors gemäß dem Stand der Technik; - ist
2 eine Querschnitt-Ansicht, welche einen aktiven Bereich in einem CMOS-Bildsensor gemäß dem Stand der Technik darstellt; - ist
3 eine Querschnitt-Ansicht eines CMOS-Bildsensors gemäß einer Beispiel-Ausführungsform der vorliegenden Erfindung; und - sind
4A bis4F Querschnitt-Ansichten eines CMOS-Bildsensors, welcher unter Verwendung eines Verfahrens gemäß einer Beispiel-Ausführungsform der vorliegenden Erfindung erzeugt wurden. - DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
- Es wird nun im Detail auf die bevorzugten Ausführungsformen der vorliegenden Erfindung Bezug genommen, von welchen Beispiele in den begleitenden Zeichnungen erläutert sind. Wo immer möglich, werden die gleichen Bezugszeichen innerhalb der Zeichnungen verwendet, um auf die gleichen oder ähnlichen Teile Bezug zu nehmen.
-
3 zeigt eine Querschnitt-Ansicht eines CMOS-Bildsensors gemäß der vorliegenden Erfindung. - Wie in
3 gezeigt, wird eine Quelle/Vertiefung vom p-Typ (nicht gezeigt) in einem p-Typ-Substrat10 ausgebildet. Ferner werden Kanal-Stopp-Regionen CS12 in einer Oberfläche der Quelle/Vertiefung vom p-Typ11 ausgebildet, wobei die Kanal-Stopp-Regionen CS als Isolations-Bereiche zum elektrischen Isolieren von Pixeln voneinander dienen. Die Kanal-Stopp-Regionen CS12 werden durch Ausbilden von Feld-Oxid-Schichten (nicht gezeigt) in Feld-Regionen des Substrates10 durch einen LOCOS (Lokale Oxidation von Silizium, "Local Oxidation Of Silicon") Prozess und anschließendes Implantieren von Kanal-Stopp-Ionen zu denjenigen Abschnitten des Substrates10 unterhalb der Feld-Oxid-Schichten ausgebildet. Eine n-Typ-Fotodiode19 und ein Source-/Drain-Bereich20 werden jeweils in der Quelle/Vertiefung vom p-Typ von jedem der Pixel-Bereiche ausgebildet. Ein Polysilizium-Gate16a wird auf dem Source-/Drain-Bereich20 ausgebildet. Eine Spannungs-Quelle Vd zum Applizieren einer Spannung an den Source-/Drain-Bereich20 und ein Gate-Oxid15a werden bereitgestellt. -
4A bis4F sind Querschnitt-Ansichten, welche Prozesse zum Herstellen eines aktiven Bereiches in einem CMOS-Bildsensor gemäß der vorliegenden Erfindung zeigen. - Wie in
4A gezeigt, wird eine Quelle/Vertiefung vom p-Typ in einem Substrat10 vom p-Typ durch Implantieren von p-Typ-Ionen hierzu erzeugt. Eine Stützfeld-Oxid-Schicht11 und eine Nitrid-Schicht12 werden in Folge auf der Quelle/Vertiefung vom p-Typ ausgebildet. Eine Fotolack-Struktur13 wird dann auf der Nitrid-Schicht12 ausgebildet, um einen Abschnitt der Nitrid-Schicht12 freizulegen, welcher zu Feld-Bereichen korrespondiert. - Bezugnehmend auf
4B wird eine Stützfeld-Oxid-Struktur11a und eine Nitrid-Struktur12a durch selektives Ätzen der Stützfeld-Oxid-Schicht11 und der Nitrid-Schicht12 unter Verwendung der Fotolack-Struktur13 als einer Maske und anschließendem Abziehen der Fotolack-Struktur13 ausgebildet. - Bezugnehmend auf
4C wird ein Feld-Oxid14 auf dem freigelegten Abschnitt des Substrates10 durch Ausführen eines thermischen Oxidationsprozesses ausgebildet. Anschließend werden die Nitrid-Struktur12a und die Stützfeld-Oxid-Struktur11a entfernt. - Bezugnehmend auf
4D , wird ein CVD-Prozess auf der gesamten Oberfläche des Substrates10 inklusive des Feld-Oxides14 ausgeführt, um darauf eine Gate-Oxid-Schicht15 auszubilden. Dann wird eine Polysilizium-Schicht16 auf der Gate-Oxid-Schicht15 aufgebracht. - Wie in
4E gezeigt, werden, nachdem eine Fotolack-Struktur17 auf der Polysilizium-Schicht16 in einer solchen Weise ausgebildet ist/wurde, dass ein zu dem Feld-Oxid14 korrespondierender Abschnitt der Polysilizium-Schicht16 freigelegt ist/wird, Kanal-Stopp-Ionen hoher Dichte unter Verwendung der Fotolack-Struktur17 als einer Maske implantiert. Die Kanal-Stopp-Ionen sind vom gleichen Leitfähigkeits-Typ wie das Substrat10 , das heißt vom P-Typ. Konsequenterweise bilden die implantierten Kanal-Stopp-Ionen einen P-Typ-Ionen-Bereich18 unterhalb des Feld-Oxids14 , welcher zusammen mit dem Feld-Oxid14 einen Kanal-Stopp-Bereich bildet. - Bezugnehmend auf
4F werden die Polysilizium-Schicht16 und die Gate-Oxid-Schicht15 unter Verwendung der Fotolack-Struktur17 als einer Maske selektiv geätzt. Als ein Ergebnis werden ein Gate-Oxid15a und ein Polysilizium-Gate16a auf dem Schaltungs-Bereich des Substrates10 ausgebildet. Gemäß einer Beispiel-Ausführungsform der vorliegenden Erfindung wird das Gate-Oxid15a in einer solchen Weise ausgebildet, dass beide Seiten des Gate-Oxids15a mit dem Feld-Oxid14 überlappen. - Anschließend werden unter Verwendung eines herkömmlichen Prozesses die/eine Fotodiode
19 vom n-Typ (siehe3 ) und der/ein Source-/Drain-Bereich20 (siehe3 ) in Folge ausgebildet. - Beim Ausbilden der Isolations-Bereiche für den CMOS-Bildsensor gemäß der vorliegenden Erfindung werden die Oxid-Schichten in den Pixeln mittels Aufbringens von Gate-Oxid und CVD-Oxid ausgebildet, anstelle eines Schmale-Furche-Isolations("Shallow Trench Isolation")-STI-Prozesses gemäß dem Stand der Technik.
- Dementsprechend kann ein Silizium-Substrat-Ätz-Prozess, welcher zum Ausführen eines STI-Prozesses benötigt wird, zumindest in dem Innen-Bereich des Substrates, welcher zu jedem Pixel korrespondiert, vermieden werden. Daher ist es möglich, eine Beanspruchung zwischen der Oxid-Schicht und dem Silizium-Substrat zu minimieren.
- Unter Verwendung des Gate-Oxides und CVD-Oxides wird eine Schwellspannung in dem Feld-Bereich erhöht, im Gegensatz zu einem aktiven Bereich, um einen Transistor auszubilden, welcher auf den Betrieb einer Schaltung keinen Einfluss nimmt.
- Das heißt, während der STI-Prozess gemäß dem Stand der Technik in dem Schaltungs-Bereich noch verwendet wird, wird der STI-Prozess in dem Bildgebungs-Bereich durch den/einen LOCOS-Prozess ersetzt.
- In dem CMOS-Bildsensor gemäß der vorliegenden Erfindung ist es möglich, eine parasitäre Kapazität zwischen der Polysilizium-Gate-Elektrode und dem Substrat zu vermindern, wodurch durch Kopplung verursachtes Rauschen vermindert wird.
- Ferner ist es möglich, die Oberflächen-Deformation des Silizium-Substrates beim Ausführen des Prozesses zum Isolieren der Pixel zu vermindern, wodurch ein Dunkel-Signal und ein Dunkel-Defekt vermindert werden.
- Es wird für Fachleute offensichtlich sein, dass verschiedene Modifikationen und Variationen an der vorliegenden Erfindung ausgeführt werden können, ohne vom Geist oder Bereich der Erfindungen abzuweichen. Daher ist vorgesehen, dass die vorliegende Erfindung die Modifikationen und Variationen dieser Erfindung beinhaltet, vorausgesetzt, sie liegen innerhalb des Bereiches der beigefügten Ansprüche und ihrer Äquivalente.
Claims (18)
- CMOS-Bildsensor, umfassend: ein Substrat, welches einen ersten Leitfähigkeits-Typ aufweist, und welches einen Bild-Bereich und einen Schaltungs-Bereich umfasst; eine STI-Isolations-Schicht in dem Substrat zur elektrischen Isolation innerhalb des Schaltungs-Bereiches; und ein Feld-Oxid in dem Substrat zur elektrischen Isolation innerhalb des Bild-Bereiches.
- CMOS-Bildsensor gemäß Anspruch 1, wobei das Feld-Oxid ein thermisches Oxid umfasst, und der CMOS-Bildsensor ferner ein CVD-Oxid umfasst, welches auf einem Rand-Abschnitt des Feld-Oxids ausgebildet ist.
- CMOS-Bildsensor gemäß Anspruch 1 ferner eine Gate-Elektrode auf dem Schaltungs-Bereich des Substrates umfassend.
- CMOS-Bildsensor gemäß Anspruch 3, wobei die Gate-Elektrode ein Gate-Oxid auf dem Schaltungs-Bereich, und ein Polysilizium-Gate auf dem Gate-Oxid umfasst.
- CMOS-Bildsensor gemäß Anspruch 4, wobei das Gate-Oxid ein CVD-Oxid umfasst, und auf dem Feld-Oxid ausgebildete Seiten-Abschnitte umfasst.
- CMOS-Bildsensor gemäß Anspruch 1, ferner eine Quelle/Vertiefung umfassend, welche den ersten Leitfähigkeits-Typ im Substrat aufweist.
- CMOS-Bildsensor gemäß Anspruch 1, ferner eine Fotodiode umfassend, welche einen zweiten Leitfähigkeits-Typ in dem Bild-Bereich des Substrates umfasst.
- CMOS-Bildsensor gemäß Anspruch 7, wobei der erste Leitfähigkeits-Typ P-Typ und der zweite Leitfähigkeits-Typ N-Typ ist.
- CMOS-Bildsensor gemäß Anspruch 1, ferner einen Kanal-Stopp-Ionen-Bereich unterhalb des Feld-Oxids umfassend.
- CMOS-Bildsensor gemäß Anspruch 9, wobei das Kanal-Stopp-Ion den ersten Leitfähigkeits-Typ aufweist.
- Verfahren zum Herstellen eines CMOS-Bildsensors, welches folgende Schritte umfasst: Ausbilden einer STI-Isolations-Schicht in einem Substrat, welches einen ersten Leitfähigkeits-Typ aufweist, wobei das Substrat einen Bild-Bereich und einen Schaltungs-Bereich umfasst, wobei die STI-Isolations-Schicht zur elektrischen Isolation innerhalb des Schaltungs-Bereiches dient; und Ausbilden eines Feld-Oxids in dem Substrat zum elektrischen Isolieren innerhalb des Bild-Bereiches.
- Verfahren gemäß Anspruch 11, wobei das Ausbilden des Feld-Oxids die folgenden Schritte umfasst: Ausbilden eines Stützfeld-Oxids auf dem Substrat, Ausbilden eines Nitrids auf dem Stützfeld-Oxid, selektives Ätzen des Nitrids und des Stützfeld-Oxids in Folge, so dass ein Abschnitt des Substrates, wo das Feld-Oxid auszubilden ist, freigelegt wird, und Ausbilden eines thermischen Oxids auf dem freigelegten Abschnitt des Substrates durch Ausführen eines thermischen Oxidations-Prozesses auf dem gesamten Substrat.
- Verfahren gemäß Anspruch 12, ferner einen Schritt zum Ausbilden einer Gate-Elektrode auf dem Schaltungs-Bereich des Substrates umfassend.
- Verfahren gemäß Anspruch 13, wobei die Bildung der Gate-Elektrode die folgenden Schritte umfasst: Ausbilden einer CVD-Oxid-Schicht auf der gesamten Oberfläche des Substrates, inklusive des thermischen Oxides, durch Ausführen eines CVD-Prozesses; Ausbilden einer Polysilizium-Schicht auf der CVD-Oxid-Schicht; und selektives Ätzen der Polysilizium-Schicht und der CVD-Oxid-Schicht in Folge, in einer solchen Weise, dass zumindest ein Abschnitt der verbleibenden CVD-Oxid-Schicht mit dem thermischen Oxid überlappt.
- Verfahren gemäß Anspruch 11, ferner einen Schritt zum Ausbilden einer Quelle/Vertiefung vom ersten Leitfähigkeits-Typ in dem Substrat umfassend.
- Verfahren gemäß Anspruch 11, ferner einen Schritt zum Implantieren von Kanal-Stopp-Ionen unterhalb des Feld-Oxids umfassend.
- Verfahren gemäß Anspruch 11, ferner einen Schritt zum Ausbilden einer Fotodiode in einem Bild-Bereich des Substrates durch Implantieren von Ionen vom zweiten Leitfähigkeits-Typ hierin umfassend.
- Verfahren gemäß Anspruch 17, wobei der erste Leitfähigkeits-Typ P-Typ, und der zweite Leitfähigkeits-Typ N-Typ ist.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040116418A KR100672704B1 (ko) | 2004-12-30 | 2004-12-30 | 시모스 이미지 센서 및 그 제조방법 |
| KR10-2004-0116418 | 2004-12-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE102005063116A1 true DE102005063116A1 (de) | 2006-08-17 |
Family
ID=36639387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE102005063116A Withdrawn DE102005063116A1 (de) | 2004-12-30 | 2005-12-30 | CMOS-Bildsensor und Herstellungsverfahren desselben |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7556990B2 (de) |
| JP (1) | JP2006191107A (de) |
| KR (1) | KR100672704B1 (de) |
| CN (1) | CN100423281C (de) |
| DE (1) | DE102005063116A1 (de) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8053287B2 (en) * | 2006-09-29 | 2011-11-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making multi-step photodiode junction structure for backside illuminated sensor |
| US7642608B2 (en) * | 2007-03-09 | 2010-01-05 | Aptina Imaging Corporation | Dual isolation for image sensors |
| JP2010206172A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 撮像装置およびカメラ |
| JP2010206173A (ja) * | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびカメラ |
| JP2010206174A (ja) | 2009-02-06 | 2010-09-16 | Canon Inc | 光電変換装置およびその製造方法ならびにカメラ |
| US9006080B2 (en) * | 2013-03-12 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Varied STI liners for isolation structures in image sensing devices |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US176167A (en) * | 1876-04-18 | Improvement in machines for swaging screw-threads on bolts | ||
| US33667A (en) * | 1861-11-05 | Improvement in machines for dovetailing window--sashes | ||
| US127666A (en) * | 1872-06-04 | Improvement in hay and cotton presses | ||
| US5697414A (en) * | 1995-05-09 | 1997-12-16 | Mississippi State University | Method for preventing and/or controlling staining in lumber, apparatus therefore and non-stained lumber |
| US5858847A (en) * | 1997-03-28 | 1999-01-12 | Chartered Semiconductor Manufacturing, Ltd. | Method for a lightly doped drain structure |
| US6040592A (en) * | 1997-06-12 | 2000-03-21 | Intel Corporation | Well to substrate photodiode for use in a CMOS sensor on a salicide process |
| JP3410016B2 (ja) * | 1998-03-31 | 2003-05-26 | 株式会社東芝 | 増幅型固体撮像装置 |
| US6156596A (en) * | 1998-12-10 | 2000-12-05 | United Microelectronics Corp. | Method for fabricating a complementary metal oxide semiconductor image sensor |
| US6165596A (en) * | 1999-10-14 | 2000-12-26 | Lucent Technologies, Inc. | Multi-layer insulated metal substrate printed wiring board having improved thermal coupling of components |
| US6350663B1 (en) * | 2000-03-03 | 2002-02-26 | Agilent Technologies, Inc. | Method for reducing leakage currents of active area diodes and source/drain diffusions |
| JP3782297B2 (ja) * | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| US6329233B1 (en) * | 2000-06-23 | 2001-12-11 | United Microelectronics Corp. | Method of manufacturing photodiode CMOS image sensor |
| KR100838466B1 (ko) | 2001-12-27 | 2008-06-16 | 매그나칩 반도체 유한회사 | 고집적 이미지센서 제조 방법 |
| KR100494030B1 (ko) * | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| CN1437263A (zh) * | 2002-02-05 | 2003-08-20 | 双汉科技股份有限公司 | 可降低暗电流的互补式金氧半图像传感器结构及其布局方法 |
| KR20040008912A (ko) * | 2002-07-19 | 2004-01-31 | 주식회사 하이닉스반도체 | 이미지센서의 하이브리드 소자분리 방법 |
| JP3795843B2 (ja) * | 2002-08-01 | 2006-07-12 | 富士通株式会社 | 半導体受光装置 |
| KR100461975B1 (ko) * | 2002-12-27 | 2004-12-17 | 매그나칩 반도체 유한회사 | 이미지센서의 트렌치 소자분리막 형성방법 |
| JP2004221301A (ja) * | 2003-01-15 | 2004-08-05 | Seiko Instruments Inc | 半導体装置とその製造方法 |
| US7232712B2 (en) * | 2003-10-28 | 2007-06-19 | Dongbu Electronics Co., Ltd. | CMOS image sensor and method for fabricating the same |
-
2004
- 2004-12-30 KR KR1020040116418A patent/KR100672704B1/ko not_active IP Right Cessation
-
2005
- 2005-12-28 JP JP2005379411A patent/JP2006191107A/ja active Pending
- 2005-12-28 CN CNB2005100974457A patent/CN100423281C/zh not_active Expired - Fee Related
- 2005-12-29 US US11/319,969 patent/US7556990B2/en not_active Expired - Fee Related
- 2005-12-30 DE DE102005063116A patent/DE102005063116A1/de not_active Withdrawn
-
2009
- 2009-06-04 US US12/457,259 patent/US20090289286A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR100672704B1 (ko) | 2007-01-22 |
| US7556990B2 (en) | 2009-07-07 |
| US20090289286A1 (en) | 2009-11-26 |
| KR20060077528A (ko) | 2006-07-05 |
| US20060145205A1 (en) | 2006-07-06 |
| CN100423281C (zh) | 2008-10-01 |
| JP2006191107A (ja) | 2006-07-20 |
| CN1822377A (zh) | 2006-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE102005062952B4 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
| DE4344285B4 (de) | Verfahren zur Herstellung eines Transistors | |
| DE102005029313B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes und Halbleiterbauelement | |
| DE102004063037A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
| DE60211396T2 (de) | Verfahren zur Herstellung von einem Gatter-Dielektrikum mit veränderlicher Dielektrizitätskonstante | |
| DE10234601B4 (de) | Halbleiterbauelement mit SOI-Substrat und Herstellungsverfahren hierfür | |
| DE10335101B4 (de) | Verfahren zur Herstellung einer Polysiliziumleitung mit einem Metallsilizidgebiet, das eine Linienbreitenreduzierung ermöglicht | |
| DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE102006060253A1 (de) | Halbleiterbauelement mit Photodiode und Verfahren zu dessen Herstellung | |
| DE10309997A1 (de) | Halbleiterbauelement mit Isolationsschichtstruktur und Herstellungsverfahren hierfür | |
| DE4447266C2 (de) | Verfahren zum Herstellen einer DRAM-Zelle | |
| DE10297583B4 (de) | Verfahren zum Herstellen eines Soi-Bauteils mit unterschiedlichen Siliziumdicken | |
| DE112014007160T5 (de) | LTPS TFT mit Dual-Gate-Struktur und Verfahren zur Bildung eines LTPS TFT | |
| DE19520958C2 (de) | Halbleitervorrichtung mit Wannenbereichen und Verfahren zur Herstellung der Halbleitervorrichtung | |
| DE102006048610A1 (de) | CMOS-Bildsensor und Verfahren zu seiner Herstellung | |
| DE102005063095B4 (de) | CMOS-Bildsensor und Verfahren zur Herstellung desselben | |
| DE10229653A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Harstellung | |
| DE102005063116A1 (de) | CMOS-Bildsensor und Herstellungsverfahren desselben | |
| DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE19825524B4 (de) | Dünnfilmtransistor und Verfahren zu seiner Herstellung | |
| DE10321457B4 (de) | Verfahren zur Herstellung integrierter Schaltungen mit gleichförmigen Silizidsperrschichten | |
| DE102005063113A1 (de) | CMOS-Bildsensor und Herstellungsverfahren desselben | |
| DE102004062970A1 (de) | CMOS-Bildsensor und Verfahren zu dessen Herstellung | |
| DE102005062937A1 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20130702 |