KR20030077438A - 반도체 장치 및 반도체 장치 제조방법 - Google Patents
반도체 장치 및 반도체 장치 제조방법 Download PDFInfo
- Publication number
- KR20030077438A KR20030077438A KR10-2003-0018482A KR20030018482A KR20030077438A KR 20030077438 A KR20030077438 A KR 20030077438A KR 20030018482 A KR20030018482 A KR 20030018482A KR 20030077438 A KR20030077438 A KR 20030077438A
- Authority
- KR
- South Korea
- Prior art keywords
- insulating film
- silicon
- single crystal
- active layer
- buried insulating
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000000034 method Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 63
- 239000010703 silicon Substances 0.000 claims abstract description 63
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 125000006850 spacer group Chemical group 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 68
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 64
- 239000002019 doping agent Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000009792 diffusion process Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000001465 metallisation Methods 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 239000007772 electrode material Substances 0.000 claims description 2
- 230000001681 protective effect Effects 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
Description
Claims (13)
- 반도체 지지기판, 상기 반도체 지지기판 상에 형성된 매립 절연막, 및 상기 매립 절연막 상에 형성된 실리콘 활성층으로 구성된 SOI 기판 상에 형성된 반도체 장치에서,상기 실리콘 활성층의 부분들 및 상기 매립 절연막의 부분들은 제거되어 있고,상기 실리콘 활성층 및 섬형상의 상기 매립 절연막이 상기 반도체 지지기판 상에 존재하고,단결정 실리콘 저항기들로서 상기 섬형상 실리콘 활성층을 사용하여 저항회로가 형성되는 것을 특징으로 하는 반도체 장치.
- 제1항에 있어서, 제1 다결정 실리콘으로 만들어지는 측 스페이서들은 상기 단결정 실리콘 저항기들, 상기 매립 절연막, 및 상기 반도체 지지기판이 되는 상기 실리콘 활성층의 단차부분들의 측벽들 상에 절연막을 개재하여 형성되는 것을 특징으로 하는 반도체 장치.
- 제1항 또는 제2항에 있어서, 상기 단결정 실리콘 저항기들이 되는 상기 실리콘 활성층의 두께는 0.1㎛ 내지 0.5㎛인 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 매립 절연막의 두께는 0.1㎛ 내지 0.5㎛인 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 실리콘 활성층 및 상기 반도체 지지기판의 상기 단차부분들의 상기 측벽들 상에 형성된 상기 측 스페이서들은 금속 리드 와이어들에 의해 접속되고, 상기 측 스페이서들의 전위 제어가 가능한 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, MOS 트랜지스터들의 게이트 전극 물질과 동일한 제2 단결정 실리콘층은 산화막 절연막을 개재하여 상기 단결정 실리콘 저항기들의 상부 상에 위치되고, 상기 제2 다결정 실리콘은 금속 리드 와이어들에 의해 접속되고, 상기 제2 다결정 실리콘의 전위 제어가 가능한 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 금속화층이 층간 절연막을 개재하여 상기 제2 다결정 실리콘 상에 위치되고, 상기 제2 다결정 실리콘은 상기 단결정 실리콘 저항기들 상에 위치되며, 상기 금속화층의 전위 제어가 가능한 것을 특징으로 하는 반도체 장치.
- 제2항에 있어서, 상기 섬형상 실리콘 활성층으로 구성된 저항회로는 제1 도전형의 단결정 실리콘 저항기 및 제2 도전형의 단결정 실리콘 저항기로 구성된 것을 특징으로 하는 반도체 장치.
- 반도체 지지기판, 상기 반도체 지지기판 상에 형성된 매립 절연막, 및 상기 매립 절연막 상에 형성된 실리콘 활성층으로 구성된 SOI(절연체 상의 실리콘) 기판 상에 형성되는 반도체 장치 제조 방법에 있어서,상기 실리콘 활성층을 패터닝하여 단결정 실리콘 저항기를 형성하는 단계;상기 실리콘 활성층의 일부 영역들과 상기 매립 절연막의 일부 영역들을 에칭하여 상기 반도체 지지기판 상에 섬형상의 실리콘 활성층 및 매립 절연막을 형성함으로써 단결정 실리콘 저항기들을 형성하는 단계;절연막을 열산화에 의해 0.01㎛ 내지 0.04㎛의 두께로 형성하는 단계;제1 다결정 실리콘을 상기 실리콘 활성층부터 상기 반도체 지지기판의 표면부분에 이르는 깊이와 유사한 두께로 피착하는 단계;상기 절연막의 표면이 노출될 때까지 이방성 건식 에칭에 의해 상기 제1 다결정 실리콘을 에칭하여, 상기 절연막을 개재하여, 상기 섬형상 실리콘 활성층, 상기 매립 절연막, 및 상기 반도체 지지기판의 단차부분들의 측벽들 상에 측 스페이서들을 형성하는 단계;제1 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 전체 혹은 제1 영역에 1 x 1014내지 9 x 1018atoms/cm3로 주입하는 단계;제2 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 제2 영역에 1 x 1014내지 9 x 1018atoms/cm3로 주입하는 단계;게이트 절연막을 상기 단결정 실리콘 저항기들 상에 형성하고 게이트 전극들이 되는 제2 다결정 실리콘을 피착하는 단계;상기 제2 다결정 실리콘을 패터닝하고 에칭하여 상기 단결정 실리콘 저항기들의 부분들 상에 게이트 전극들을 형성하는 단계;제1 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 상기 제1 영역의 일부 혹은 전체의 영역에 1 x 1019atoms/cm3이상으로 주입하는 단계;제2 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 상기 제2 영역의 일부 혹은 전체의 영역에 1 x 1019atoms/cm3이상으로 주입하는 단계;상기 SOI 기판 상에 중간 절연막을 형성하는 단계;상기 SOI 기판 상에 상기 중간 절연막 내에 접촉홀들을 형성하는 단계;상기 접촉홀들에 금속 리드 와이어들을 형성하는 단계; 및보호막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제9항에 있어서, 상기 실리콘 활성층의 제거 후에 상기 매립 절연막의 제거를 위해서 등방성 습식 에칭을 사용하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제9항에 있어서, 상기 실리콘 활성층의 제거 후에 상기 매립 절연막의 제거를 위해서 비등방성 건식 에칭을 사용하는 것을 특징으로 하는 반도체 장치 제조방법.
- 제9항에 있어서, 비등방성 건식 에칭에 의해 상기 매리 절연막을 통해 반만큼 에칭하고 상기 실리콘 활성층의 제거 후에 등방성으로 나머지 매립 절연막을 습식 에칭함으로써 상기 매립 절연막이 제거되는 것을 특징으로 하는 반도체 장치 제조방법.
- 제9항에 있어서, 제1 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 상기 제1 영역의 일부 혹은 전체의 영역에 1 x 1019atoms/cm3이상으로 주입하는 상기 단계는 제1 도전형의 MOS 트랜지스터의 확산영역의 도핑과 동시에 수행되며, 제2 도전형의 도펀트를 상기 단결정 실리콘 저항기들의 상기 제2 영역의 일부 혹은 전체의 영역에 주입하는 상기 단계는 제2 도전형의 MOS 트랜지스터의 확산영역의 도핑과 동시에 수행되는 것을 특징으로 하는 반도체 장치 제조방법.
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002084020 | 2002-03-25 | ||
JPJP-P-2002-00084020 | 2002-03-25 | ||
JP2002191837 | 2002-07-01 | ||
JPJP-P-2002-00191837 | 2002-07-01 | ||
JP2003066896A JP4162515B2 (ja) | 2002-03-25 | 2003-03-12 | 半導体装置およびその製造方法 |
JPJP-P-2003-00066896 | 2003-03-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20030077438A true KR20030077438A (ko) | 2003-10-01 |
KR100973866B1 KR100973866B1 (ko) | 2010-08-03 |
Family
ID=28794768
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030018482A KR100973866B1 (ko) | 2002-03-25 | 2003-03-25 | 반도체 장치 및 반도체 장치 제조방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7002235B2 (ko) |
JP (1) | JP4162515B2 (ko) |
KR (1) | KR100973866B1 (ko) |
CN (1) | CN100530661C (ko) |
TW (1) | TWI295106B (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW594884B (en) * | 2003-05-29 | 2004-06-21 | Univ Nat Chiao Tung | Laser re-crystallization method of low temperature polysilicon thin film transistor |
US7115449B2 (en) * | 2003-06-24 | 2006-10-03 | National Chiao Tung University | Method for fabrication of polycrystalline silicon thin film transistors |
JP2006073627A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体集積装置 |
JP2007165492A (ja) * | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
US7718494B2 (en) * | 2007-04-09 | 2010-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high-drain-voltage tolerance MOSFET transistor in a CMOS process flow with double well dose approach |
US8685837B2 (en) * | 2010-02-04 | 2014-04-01 | Sharp Kabushiki Kaisha | Transfer method, method for manufacturing semiconductor device, and semiconductor device |
US8583237B2 (en) | 2010-09-13 | 2013-11-12 | Cranial Medical Systems, Inc. | Devices and methods for tissue modulation and monitoring |
US8298904B2 (en) | 2011-01-18 | 2012-10-30 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
US8652922B2 (en) * | 2011-01-18 | 2014-02-18 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
FR3020489B1 (fr) * | 2014-04-25 | 2017-12-08 | Somfy Sas | Procede de commande et/ou de controle d’au moins un actionneur |
JP6063903B2 (ja) * | 2014-06-30 | 2017-01-18 | 株式会社フジクラ | 高周波回路及び光変調器 |
CN107924948B (zh) * | 2015-08-26 | 2023-12-05 | 英特尔公司 | 用于集成电路的复合横向电阻器结构 |
EP3432058B1 (en) * | 2016-03-18 | 2020-08-05 | Nippon Telegraph And Telephone Corporation | Optical modulator |
US10388273B2 (en) * | 2016-08-10 | 2019-08-20 | Roku, Inc. | Distributed voice processing system |
US10329828B2 (en) * | 2016-10-13 | 2019-06-25 | Harpal C Singh | Smart management system for garage doors and electronic devices |
US20180269270A1 (en) * | 2017-03-14 | 2018-09-20 | Ablic Inc. | Semiconductor device |
JP7010668B2 (ja) * | 2017-03-14 | 2022-01-26 | エイブリック株式会社 | 半導体装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920004957B1 (ko) * | 1988-11-12 | 1992-06-22 | 현대 전자산업 주식회사 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
JP3404064B2 (ja) * | 1993-03-09 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
US5864162A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Seimconductor Corporation | Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
JPH07321327A (ja) * | 1994-05-25 | 1995-12-08 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
JPH09289285A (ja) * | 1996-04-19 | 1997-11-04 | Nec Corp | 半導体装置およびその製造方法 |
JPH09289323A (ja) * | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
US6229165B1 (en) * | 1997-08-29 | 2001-05-08 | Ntt Electronics Corporation | Semiconductor device |
EP0923116A1 (en) * | 1997-12-12 | 1999-06-16 | STMicroelectronics S.r.l. | Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors |
JP3650281B2 (ja) * | 1999-05-07 | 2005-05-18 | セイコーインスツル株式会社 | 半導体装置 |
JP3722655B2 (ja) * | 1999-11-12 | 2005-11-30 | シャープ株式会社 | Soi半導体装置 |
US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
-
2003
- 2003-03-12 JP JP2003066896A patent/JP4162515B2/ja not_active Expired - Fee Related
- 2003-03-24 US US10/395,675 patent/US7002235B2/en not_active Expired - Lifetime
- 2003-03-24 TW TW092106531A patent/TWI295106B/zh not_active IP Right Cessation
- 2003-03-25 CN CNB031286348A patent/CN100530661C/zh not_active Expired - Fee Related
- 2003-03-25 KR KR1020030018482A patent/KR100973866B1/ko active IP Right Grant
-
2005
- 2005-08-22 US US11/209,057 patent/US7375001B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7375001B2 (en) | 2008-05-20 |
CN1450650A (zh) | 2003-10-22 |
CN100530661C (zh) | 2009-08-19 |
TW200307367A (en) | 2003-12-01 |
JP2004088064A (ja) | 2004-03-18 |
US20040026738A1 (en) | 2004-02-12 |
US7002235B2 (en) | 2006-02-21 |
TWI295106B (en) | 2008-03-21 |
KR100973866B1 (ko) | 2010-08-03 |
JP4162515B2 (ja) | 2008-10-08 |
US20060035421A1 (en) | 2006-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375001B2 (en) | Semiconductor device and method therefore | |
US6677645B2 (en) | Body contact MOSFET | |
US4110899A (en) | Method for manufacturing complementary insulated gate field effect transistors | |
US4329186A (en) | Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices | |
JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
KR20040025376A (ko) | 초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법 | |
CN1320657C (zh) | 带有不同硅厚度的绝缘膜上硅装置 | |
US20200135846A1 (en) | Termination structure of MOSFET and fabricating method thereof | |
KR20120102541A (ko) | 반도체 장치 및 그 제조 방법 | |
KR0175442B1 (ko) | 반도체장치 및 그 제조방법 | |
US5661048A (en) | Method of making an insulated gate semiconductor device | |
US20030155613A1 (en) | Semiconductor device and method of manufacturing the same | |
US6136616A (en) | Method of forming semiconductor devices using gate electrode dimensions and dopant concentration for controlling drive current strength | |
CN107026128B (zh) | 半导体装置的制造方法和半导体装置 | |
CA1139014A (en) | Method of manufacturing a device in a silicon wafer | |
US6500765B2 (en) | Method for manufacturing dual-spacer structure | |
US5976942A (en) | Method of manufacturing a high-voltage semiconductor device | |
US4343079A (en) | Self-registering method of manufacturing an insulated gate field-effect transistor | |
US20210036126A1 (en) | Fabrication process comprising an operation of defining an effective channel length for mosfet transistors | |
US6338997B2 (en) | Method of fabricating semiconductor device having improved bias dependability | |
US20100264466A1 (en) | Gate self-aligned low noise jfet | |
KR20040081048A (ko) | 반도체 장치 및 그 제조 방법 | |
JPH09205205A (ja) | Mos型半導体装置の製造方法及びmos型半導体装置 | |
US7087503B1 (en) | Shallow self isolated doped implanted silicon process | |
KR100427924B1 (ko) | 반도체 장치의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20140703 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20150626 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20170704 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20180719 Year of fee payment: 9 |