JP4162515B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4162515B2 JP4162515B2 JP2003066896A JP2003066896A JP4162515B2 JP 4162515 B2 JP4162515 B2 JP 4162515B2 JP 2003066896 A JP2003066896 A JP 2003066896A JP 2003066896 A JP2003066896 A JP 2003066896A JP 4162515 B2 JP4162515 B2 JP 4162515B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- resistor
- single crystal
- active layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
Description
【０００１】
【産業上の利用分野】
本発明は、ＳＯＩ(Silicon On Insulator)基板上に構成された抵抗回路を有する相補型ＭＯＳ半導体装置に関する。
【０００２】
【従来の技術】
従来より抵抗回路を有する相補型ＭＯＳ（ＣＭＯＳ）半導体集積回路装置は数多く使用されている。
この抵抗回路には電圧を分圧するためのブリーダー分圧回路もしくは時定数を設定するCR回路などに用いられる抵抗体などがあるが、コンパレーターやオペアンプなどのアナログ半導体装置や、電圧検出器や定電圧レギュレーターやスイッチングレギュレーターなどのパワーマネージメント半導体装置などにおいて、特にアナログ回路ではブリーダー分圧回路によって電圧を精度よく分割する必要がある。よってブリーダー抵抗体に要求される特性として抵抗比精度が高いことが挙げられる。例えば電圧検出器（ボルテージディテクター；VD）などはそのチップ面積に対する抵抗回路の面積の割合が非常に大きいため、精度よくかつ抵抗素子の面積を縮小が図れれば、それがチップ面積の縮小につながりコストを下げることが可能となる。
【０００３】
この抵抗素子の材料として一般的には多結晶シリコンが用いられるが、多結晶シリコンを抵抗体として利用する場合、抵抗値は多結晶シリコンの結晶粒径、粒界そして膜厚に大きく依存する。そのため多結晶シリコンをＣＶＤ（Chemical Vapor Deposition）法に堆積させる製造装置の状態により抵抗値が変動してしまう。さらに多結晶シリコンをパターニング・エッチングし抵抗体を形成するが、抵抗体の面積を縮小していくとエッチングのばらつきによる抵抗値のばらつきが顕著に現れ、抵抗回路の抵抗比精度を保つのが困難となってくる。
【０００４】
この抵抗体を単結晶シリコンであるＳＯＩ基板のシリコン活性層を利用して形成した場合、抵抗体に結晶粒界が存在しないため粒界に依存する抵抗のばらつきが皆無であり、抵抗体の高抵抗化かつ面積縮小も可能であるため抵抗体として利用するには非常に有効である。さらに、単結晶シリコン抵抗体のパターニングをＬＯＣＯＳ分離ではなくシリコンエッチングを用いた場合、多結晶シリコンに比べ単結晶シリコンの加工精度がよいためエッチングばらつきを低減できる。よって単結晶シリコンは抵抗体として利用するのに有利である。
【０００５】
（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開2001-144254号公報（第１図）
【０００７】
【発明が解決しようとする課題】
アナログ回路で使用される抵抗体に要求される特性として、高精度な分圧比、つまり高い抵抗比精度が求められる。そのため抵抗体にかかる電位の変動による抵抗値変動を極力抑制することが必要となる。そのためバルクＣＭＯＳプロセスにおいては抵抗体下部に電位固定用のウェルを形成するといったことが施される。
しかしながらＳＯＩ基板のシリコン活性層を抵抗体として利用する場合、埋込絶縁膜があるため抵抗体の下部の半導体支持基板部分にウェルをこまめに形成し、さらにこのウェルの電位分割の制御が困難であるため、電位変動による抵抗値変動を招くという問題を有している。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は次の手段を用いた。
【０００９】
（１）半導体支持基板と、半導体支持基板上に形成された絶縁膜である埋込絶縁膜と、埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ(Silicon On Insulator)基板上に構成される半導体装置において、シリコン活性層の一部分および埋込絶縁膜の一部分を除去し、半導体支持基板上に島状に形成されたシリコン活性層および埋込絶縁膜が存在し、島状シリコン活性層を単結晶シリコン抵抗体として抵抗回路が構成されていることを特徴とする半導体装置とした。
【００１０】
（２）単結晶シリコン抵抗体となるシリコン活性層および埋込絶縁膜と、半導体支持基板との段差部側壁に絶縁膜を介し第一の多結晶シリコンからなるサイドスペーサーが形成されていることを特徴とする半導体装置とした。
【００１１】
（３）単結晶シリコン抵抗体となるシリコン活性層厚が０．１μｍから０．５μｍであることを特徴とする半導体装置とした。
【００１２】
（４）埋込絶縁膜厚が０．１μｍから０．５μｍであることを特徴とする半導体装置とした。
【００１３】
（５）シリコン活性層と半導体支持基板との段差部側壁に形成されたサイドスペーサーが金属配線で接続され、サイドスペーサーの電位制御が可能であることを特徴とする半導体装置とした。
【００１４】
（６）単結晶シリコン抵抗体の上部に酸化膜絶縁膜を介してＭＯＳトランジスタのゲート電極材と同じである第２の多結晶シリコン層が配置され、第２の多結晶シリコンが金属配線で接続され、第２の多結晶シリコンの電位制御が可能であること特徴とする導体装置とした。
【００１５】
（７）単結晶シリコン抵抗体の上部に配置された第２の多結晶シリコンの上部に層間絶縁膜を介して金属配線層が配置され、金属配線層の電位制御が可能であることを特徴とする半導体装置とした。
【００１６】
（８）島状シリコン活性層からなる抵抗回路が、第１導電型の単結晶シリコン抵抗体および第２導電型の単結晶シリコン抵抗体から構成されていること特徴とする半導体装置とした。
【００１７】
（９）半導体支持基板と、半導体支持基板上に形成された埋込絶縁膜と、埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ(Silicon On Insulator)基板上に構成される半導体装置において、単結晶シリコン抵抗体を形成すべくシリコン活性層上にパターニングを施す工程と、シリコン活性層の一部の領域および埋込絶縁膜の一部の領域をエッチングにより除去し島状であるシリコン活性層および埋込絶縁膜を半導体支持基板上に形成することで単結晶シリコン抵抗体を形成する工程と、熱酸化による絶縁膜を０．０１μｍから０．０４μｍの厚さで形成する工程と、第１の多結晶シリコンをシリコン活性層から半導体支持基板表面部までの深さと同程度の厚さで堆積する工程と、異方性ドライエッチで第１の多結晶シリコンを絶縁膜表面が露出するまでエッチングを行い、島状のシリコン活性層および埋込絶縁膜と半導体支持基板の段差部側壁に絶縁膜を介しサイドスペーサーを形成する工程と、単結晶シリコン抵抗体の全域ないしは第１の領域に第１の導電型の不純物を１×１０１４〜９×１０１８atoms/cm3ドーピングする工程と、単結晶シリコン抵抗体の第２の領域に第２の導電型の不純物を１×１０１４〜９×１０１８atoms/cm3ドーピングする工程と、単結晶シリコン抵抗体にゲート絶縁膜を形成しゲート電極となる第２の多結晶シリコンを堆積する工程と、第２の多結晶シリコンをパターニング、エッチングを行い単結晶シリコン抵抗体上に一部にゲート電極を形成する工程と、単結晶シリコン抵抗体の第１の領域の一部ないし全域に１×１０１９atoms/cm3以上の第１の導電型の不純物をドーピングする工程と、単結晶シリコン抵抗体の第２の領域の一部ないし全域に１×１０１９atoms/cm3以上の第２の導電型の不純物をドーピングする工程と、ＳＯＩ基板上に中間絶縁膜を形成する工程と、ＳＯＩ基板上の中間絶縁膜にコンタクト孔を形成する工程と、コンタクト孔に金属配線を形成する工程と、保護膜を形成する工程を経ることで形成される半導体装置の製造方法とした。
【００１８】
（１０）シリコン活性層の除去後、埋込絶縁膜の除去に等方性ウェットエッチを用いることを特徴とする半導体装置の製造方法とした。
【００１９】
（１１）シリコン活性層の除去後、埋込絶縁膜の除去に異方性ドライエッチを用いることを特徴とする半導体装置の製造方法とした。
【００２０】
（１２）シリコン活性層の除去後、埋込絶縁膜を異方性ドライエッチで途中までエッチングし、残りの埋込絶縁膜を等方性ウェットエッチすることで、埋込絶縁膜を除去することを特徴とする半導体装置の製造方法とした。
【００２１】
（１３）単結晶シリコン抵抗体の第１の領域の一部及び全域への１×１０１９atoms/cm3以上の第１の導電型の不純物ドーピングが第１の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であり、単結晶シリコン抵抗体の第２の領域の一部及び全域への１×１０１９atoms/cm3以上の第２の導電型の不純物ドーピングが第２の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であることを特徴とする半導体装置の製造方法とした。
【００２２】
【発明の実施の形態】
以下、本発明の実施例を、図面を用いて詳細に説明する。図１は本発明の一実施例である単結晶シリコン活性層の抵抗体の断面図である。
【００２３】
本実施例では抵抗体をＮ-抵抗体を例として示している。Ｐ型半導体支持基板101、主に酸化膜からなる埋込絶縁膜102、Ｐ型シリコン活性層103から構成されるＳＯＩ基板において、シリコン活性層103をエッチングによりパターニングした単結晶シリコンの両端に金属配線材と十分なコンタクトを取るための高濃度不純物領域であるＮ＋単結晶シリコン領域108と、高抵抗なＮ-単結晶シリコン領域109を有したＮ-抵抗体121を形成している。この高抵抗なＮ-単結晶シリコン領域109の不純物濃度をイオン注入で制御し、所望の抵抗値を有する抵抗体を形成する。そしてこのＮ−抵抗体121の側壁に酸化膜からなる絶縁膜104を介して第１の多結晶シリコンからなるサイドスペーサー105を形成し、このサイドスペーサーで電位固定する構造となっている。さらに単結晶シリコンのＮ‐抵抗体121の上部にもゲート電極106をゲート絶縁膜107を介して配置している。尚、ここでは金属配線は省略している。
【００２４】
またここではＮ-抵抗体で説明しているが、抵抗体の導電型をＰ型としたＰ-抵抗体で抵抗回路を構成しても構わない。このときもＮ型と同様にＰ-抵抗体にも高抵抗領域と高濃度不純物領域を有し、高抵抗領域の不純物濃度により抵抗値を設定する。また図１にはＮ-抵抗体121のみを示しているが、それらの抵抗体の特徴と製品に要求される特性とを考慮しＮ-抵抗体およびＰ-抵抗体の両方をする場合もある。
【００２５】
多結晶シリコンを抵抗体に利用した際に問題となる、結晶粒径のばらつきなどに起因する抵抗値のばらつきは、単結晶シリコンのシリコン活性層を利用することで回避することができる。また多結晶シリコン抵抗体の場合通常5ｋΩ/□から２０ｋΩ/□のシート抵抗値のものが用いられるが、イオン注入による不純物導入のドーズ量と抵抗値の関係が指数関数的に変化するため抵抗値を数十ｋΩ/□程度から数百ｋΩ/□までの高抵抗にする場合、少量のドーズ量の変動により抵抗値が大きく変わってしまう。よってイオン注入工程のバラツキによる抵抗バラツキが顕著となるため多結晶シリコンでは高抵抗化が困難である。これに対し単結晶シリコンで形成する抵抗体の場合、ドーズ量と抵抗値の相関関係は直線関係であるため高抵抗側でも抵抗値制御が容易となり、抵抗体の高抵抗化が可能となる。これにより抵抗回路の面積縮小につながるため単結晶シリコン抵抗体は非常に有効となる。尚、埋込絶縁膜102までエッチングしていることで、Ｐ型半導体支持基板101に素子を形成することも可能となっている。
【００２６】
図２は単結晶シリコンであるＰ型シリコン活性層103を利用したＮ-抵抗体の平面図の一実施例を示したものである。この図では抵抗体を2つ並べている。尚、図２のＡ−Ａ’間で切った断面図が図１に相当する。またＢ−Ｂ’間で切った断面図を図３に示す。
【００２７】
Ｎ-抵抗体121の側壁に形成された多結晶シリコンからなるサイドスペーサー105はコンタクトホール202を介して金属配線が接続され任意の電位固定が可能となっている。そしてこの単結晶シリコンのＮ-抵抗体121の周囲をサイドスペーサー105でぐるりと囲み、サイドスペーサーによる電位固定によってＮ-抵抗体121がＰ型半導体支持基板101からの電位変動の影響を受けにくくする構造としている。とくにＮ-抵抗体121の下部には埋込絶縁膜102があるため、さらにその下部のＰ型半導体支持基板101にウェルを精度よく形成することが困難であり、半導体支持基板―単結晶シリコン抵抗体間の電位差変動による抵抗値変動が懸念されるが、サイドスペーサーを形成することで抵抗体との電位差変動による抵抗値変動を抑制することが可能であり、また各々の抵抗体のサイドスペーサーの電位分割も容易となる。埋込絶縁膜厚が０．１μｍ〜０．５μｍであるのに対し、単結晶シリコン抵抗体とサイドスペーサー間の酸化膜絶縁膜の膜厚を例えば０．０１μｍ〜０．０４μｍ程度とすることで半導体支持基板間電位変動があっても、サイドスペーサーの電位固定で抵抗値の変動を抑えることが可能となる。尚、コンタクト202は金属配線がサイドスペーサーと接合するのであれば、任意の位置に配置してよい。
【００２８】
またこの構造によりＰ型シリコン活性層103、埋込絶縁膜102が厚くなりエッチングにより段差が生じても、サイドスペーサー105で段差緩和を図ることができ、フォトレジストのコーティングにおけるコートムラ防止が可能となる。
さらにＮ-抵抗体121の電位固定を図るために、第２の多結晶シリコンからなるゲート電極106をＮ-抵抗体121の上部にも配置している。図４には図２のＣ−Ｃ’間で切った断面図を示しており、Ｎ‐抵抗体の上部にゲート電極となる多結晶シリコン401を積層している。これによりＮ-抵抗体121の上下で電位固定が可能となる。そして層間絶縁膜を介してさらに金属配線層を配置してさらに電位固定を図っている。
【００２９】
尚、本発明である図１ではＰ型シリコン活性層103と埋込絶縁膜102を共にエッチングし抵抗体を形成しているが、図７で示すように埋込絶縁膜102はエッチングせず、Ｐ型シリコン活性層103のみをエッチングし抵抗体を形成し、抵抗体の側壁にサイドスペーサーを形成する構造も可能である。
【００３０】
次に図１の半導体装置を、製造工程例である図5を用いてより詳しく説明する。
Ｐ型導電型であるＰ型半導体支持基板101上に膜厚が０．１μｍから０．５μｍである埋込絶縁膜102が形成され、さらにこの埋込絶縁膜102の上に膜厚が０．１μｍから０．５μｍのＰ型導電型のＰ型シリコン活性層103を有する、貼り合わせＳＯＩ基板を用意する。このＳＯＩ基板の埋込絶縁膜102の厚さ、およびＰ型シリコン活性層103の厚さはシリコン活性層上に形成するＣＭＯＳデバイスが必要とする特性により決まる。また半導体支持基板とシリコン活性層 の濃度が異なるＳＯＩ基板や、半導体支持基板とシリコン活性層の導電型が異なるＳＯＩ基板を用いても構わない。さらにシリコン活性層と半導体支持基板が同導電型で基板濃度も等しい場合はＳＩＭＯＸ基板を用いても構わない。
【００３１】
このＳＯＩ基板にフォトレジスト501をコートし、Ｐ型シリコン活性層103上に形成する抵抗体のパターニングを施す（図５(a)）。このレジストパターン501をマスク材としてＲＩＥ異方性ドライエッチでＰ型シリコン活性層103を埋込絶縁膜102が露出するまでエッチングする(図５(b))。さらにフォトレジスト501をマスク材として、埋込絶縁膜102をウェットエッチでエッチングする(図５(c))。ウェットエッチは等方性にエッチングが進むため埋込絶縁膜102にサイドエッチが入るが、その後ＣＶＤ法で堆積させる多結晶シリコン502は成膜時のカバレッジが良い為,サイドエッチ部分まで多結晶シリコンがまわり込んで堆積する。これにより形成した抵抗体へのサイドスペーサーの電位固定効果が側部のみならず、抵抗体下部の一部分にまで発揮することができる。また本実施例では埋込絶縁膜除去をウェットエッチで説明しているが、ＲＩＥ異方性ドライエッチを用いても構わない。またドライエッチを途中で止め、残りの埋込絶縁膜をウェットエッチングで除去しても構わない。埋込絶縁膜102の除去に等方性ウェットエッチを用いることで、Ｐ型半導体支持基板101にダメージを与えることもないため、このＰ型半導体支持基板101に素子を形成することも可能となる。
【００３２】
次に熱酸化を行い、Ｐ型シリコン活性層103及びＰ型半導体支持基板101間に絶縁膜104を形成する。この熱酸化による絶縁膜の膜厚はおよそ０．０１μｍから０．０４μｍである。この絶縁膜上に、減圧ＣＶＤ法で第１の多結晶シリコン501を堆積させる（図５(d)）。この時多結晶シリコンは、ウェットエッチングによる埋込絶縁膜102の横方向エッチで形成された庇形状部分にも回り込んで堆積する。この多結晶シリコン501の膜厚は、シリコン活性層から半導体支持基板までの深さと同等とする。その後ＲＩＥ異方性ドライエッチで多結晶シリコン膜501をその下の絶縁膜104が露出するまでエッチングすることで、Ｐ型シリコン活性層103とＰ型半導体支持基板101の段差部側壁に多結晶シリコンのサイドスペーサー105を形成する（図５(e )）。これらの工程により半導体支持基板開口部形成で生じた段差形状を改善する効果も期待できる。
【００３３】
上記の工程のあと、ＣＭＯＳ半導体装置の形成に付随して抵抗体の形成を行う。本実施例である単結晶シリコンからなるＮ-抵抗体の製造工程例を図６に示す。
【００３４】
Ｐ型シリコン活性層103に例えばリンをイオン注入し、１０００〜１１７５℃で３０分から５時間アニールを行いリンを拡散させ、例えば不純物濃度が１×１０１６〜１×１０１７atoms/cm3程度となるようなＮウェル拡散層601を形成する。この時Ｎ-抵抗体のＮ-単結晶シリコン領域109の形成をこのＮウェル形成のイオン注入で代用してもよい。その後図６(ａ)で示す様にＬＯＣＯＳ法によりフィールド絶縁膜602を埋込絶縁膜102に到達する厚さで形成する。ここではＮウェル601形成後にフィールド絶縁膜602を形成したが、フィールド絶縁膜形成後にＮウェルを形成しても構わない。
【００３５】
また、抵抗体領域への不純物導入法として、フォトレジストでパターニングしマスクで選択的にＮ型不純物およびＰ型不純物をイオン注入しＮ-抵抗体およびＰ-抵抗体をそれぞれ作り分ける方法も可能である。この時Ｎ-単結晶シリコン領域への不純物導入は１×１０14〜９×１０18atoms／cm3程度の濃度で、イオン注入をリンの代わりに砒素を用いても構わない。またＰ-単結晶シリコン領域への不純物導入は１×１０14〜９×１０18atoms／cm3程度の濃度で、イオン注入にはボロンまたはＢＦ２を用いても構わない。さらに低濃度の抵抗体領域形成を、しきい値電圧調整用のイオン注入を利用することで所望の抵抗値を得ることも可能としている。
【００３６】
その後、熱酸化によるゲート絶縁膜107を膜厚が１００〜３００Åほど形成し、所望のしきい値電圧を得るためイオン注入したのち、減圧ＣＶＤ法でゲート電極となる第２の多結晶シリコ603を例えば２０００Åから４０００Åほど堆積させる（図６(ｂ)）。その後フォトレジストでパターニングを施しゲート電極106を形成する。
そしてこのとき低濃度不純物濃度である抵抗体の高抵抗領域上部にもゲート電極を形成する。このようにすることで後の工程で行う抵抗体の高濃度拡散電極領域を自己整合的に形成することができ、抵抗体の長さの精度を良くすることが可能となる。また必要でなければ抵抗体上部にゲート電極を形成しないでもよい。
【００３７】
その後フォトレジストでパターニングおよびイオン注入を行いＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのソース・ドレインとなる高濃度不純物拡散層を形成する。図６(ｃ)ではＮ-抵抗体の高濃度拡散電極を形成するために、ＮＭＯＳトランジスタの高濃度不純物拡散層605形成のイオン注入と同時に行い、Ｎ+単結晶シリコン108を形成している。同様にＰ型抵抗体であればＰＭＯＳトランジスタの高濃度不純物導入と同時に、Ｐ型抵抗体の高濃度拡散電極の形成を行う。
【００３８】
その後図示はしないが従来の半導体プロセスと同様に、中間絶縁膜の形成、コンタクトホール形成、アルミニウム配線パターンの形成を行う。この時、多結晶シリコンのサイドスペーサー部にもコンタクトホールを形成しサイドスペーサーの電位を制御できるようにする。またアルミニウム配線層も抵抗体上部に形成する。
【００３９】
そして保護膜の形成とそのパターニングを経て、単結晶シリコン抵抗体を有する相補型ＭＯＳ半導体装置が形成される。
【００４０】
以上本発明の実施の形態をＰ型半導体基板を用いた実施例により説明してきたが、基板の極性を逆にしてＮ型の半導体基板を用いたＮ基板Ｐウェル型の場合も同様な効果が得られる。
【００４１】
【発明の効果】
本発明はＣＭＯＳと抵抗回路を含む半導体装置において、抵抗体を単結晶シリコンで構成することで、高抵抗で消費電力を抑えつつ面積を縮小したブリーダー抵抗回路を提供することができ、また抵抗体の側壁に絶縁膜を介し第１の多結晶シリコンからなるサイドスペーサーと抵抗体の上部にゲート絶縁膜を介し第２の多結晶シリコンからなるゲート電極が設置された構造とすることで、基板間電位差変動による抵抗値変動を抑制し、高精度な電位分割が可能となる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の一実施例を示す断面図である。
【図２】 本発明の半導体装置の一実施例を示す平面図である。
【図３】本発明の図３のＢ−Ｂ部分を切った断面図である。
【図４】本発明の図３のＣ−Ｃ部分を切った断面図である。
【図５】本発明の半導体装置における抵抗体の製造方法の一実施例を示す工程断面図である。
【図６】本発明の、図５以降の製造方法の一実施例を示す工程断面図である。
【図７】本発明の半導体装置の他の一実施例を示す断面図である。
【符号の説明】
１０１ Ｐ型半導体支持基板
１０２ 埋込絶縁膜
１０３ Ｐ型シリコン活性層
１０４ 絶縁膜
１０５ サイドスペーサー
１０６ ゲート電極
１０７ ゲート絶縁膜
１０８ Ｎ+単結晶シリコン
１０９ Ｎ-単結晶シリコン
１２１ Ｎ‐抵抗体
２０１ コンタクトホール
２０２ コンタクトホール
２０３ コンタクトホール
３０１ 金属配線
３０２ 層間絶縁膜
４０１ ゲート電極となる多結晶シリコン
４０２ 金属配線
５０１ フォトレジスト
５０２ 多結晶シリコン
６０１ フィールド絶縁膜
６０２ Ｎウェル領域
６０３ 多結晶シリコン
６０４ フォトレジスト
６０５ Ｎ+高濃度不純物拡散層
６０６ Ｐ+高濃度不純物拡散層
６１１ ＮＭＯＳ
６１２ ＰＭＯＳ
【産業上の利用分野】
本発明は、ＳＯＩ(Silicon On Insulator)基板上に構成された抵抗回路を有する相補型ＭＯＳ半導体装置に関する。
【０００２】
【従来の技術】
従来より抵抗回路を有する相補型ＭＯＳ（ＣＭＯＳ）半導体集積回路装置は数多く使用されている。
この抵抗回路には電圧を分圧するためのブリーダー分圧回路もしくは時定数を設定するCR回路などに用いられる抵抗体などがあるが、コンパレーターやオペアンプなどのアナログ半導体装置や、電圧検出器や定電圧レギュレーターやスイッチングレギュレーターなどのパワーマネージメント半導体装置などにおいて、特にアナログ回路ではブリーダー分圧回路によって電圧を精度よく分割する必要がある。よってブリーダー抵抗体に要求される特性として抵抗比精度が高いことが挙げられる。例えば電圧検出器（ボルテージディテクター；VD）などはそのチップ面積に対する抵抗回路の面積の割合が非常に大きいため、精度よくかつ抵抗素子の面積を縮小が図れれば、それがチップ面積の縮小につながりコストを下げることが可能となる。
【０００３】
この抵抗素子の材料として一般的には多結晶シリコンが用いられるが、多結晶シリコンを抵抗体として利用する場合、抵抗値は多結晶シリコンの結晶粒径、粒界そして膜厚に大きく依存する。そのため多結晶シリコンをＣＶＤ（Chemical Vapor Deposition）法に堆積させる製造装置の状態により抵抗値が変動してしまう。さらに多結晶シリコンをパターニング・エッチングし抵抗体を形成するが、抵抗体の面積を縮小していくとエッチングのばらつきによる抵抗値のばらつきが顕著に現れ、抵抗回路の抵抗比精度を保つのが困難となってくる。
【０００４】
この抵抗体を単結晶シリコンであるＳＯＩ基板のシリコン活性層を利用して形成した場合、抵抗体に結晶粒界が存在しないため粒界に依存する抵抗のばらつきが皆無であり、抵抗体の高抵抗化かつ面積縮小も可能であるため抵抗体として利用するには非常に有効である。さらに、単結晶シリコン抵抗体のパターニングをＬＯＣＯＳ分離ではなくシリコンエッチングを用いた場合、多結晶シリコンに比べ単結晶シリコンの加工精度がよいためエッチングばらつきを低減できる。よって単結晶シリコンは抵抗体として利用するのに有利である。
【０００５】
（例えば、特許文献１参照。）。
【０００６】
【特許文献１】
特開2001-144254号公報（第１図）
【０００７】
【発明が解決しようとする課題】
アナログ回路で使用される抵抗体に要求される特性として、高精度な分圧比、つまり高い抵抗比精度が求められる。そのため抵抗体にかかる電位の変動による抵抗値変動を極力抑制することが必要となる。そのためバルクＣＭＯＳプロセスにおいては抵抗体下部に電位固定用のウェルを形成するといったことが施される。
しかしながらＳＯＩ基板のシリコン活性層を抵抗体として利用する場合、埋込絶縁膜があるため抵抗体の下部の半導体支持基板部分にウェルをこまめに形成し、さらにこのウェルの電位分割の制御が困難であるため、電位変動による抵抗値変動を招くという問題を有している。
【０００８】
【課題を解決するための手段】
上記課題を解決するために、本発明は次の手段を用いた。
【０００９】
（１）半導体支持基板と、半導体支持基板上に形成された絶縁膜である埋込絶縁膜と、埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ(Silicon On Insulator)基板上に構成される半導体装置において、シリコン活性層の一部分および埋込絶縁膜の一部分を除去し、半導体支持基板上に島状に形成されたシリコン活性層および埋込絶縁膜が存在し、島状シリコン活性層を単結晶シリコン抵抗体として抵抗回路が構成されていることを特徴とする半導体装置とした。
【００１０】
（２）単結晶シリコン抵抗体となるシリコン活性層および埋込絶縁膜と、半導体支持基板との段差部側壁に絶縁膜を介し第一の多結晶シリコンからなるサイドスペーサーが形成されていることを特徴とする半導体装置とした。
【００１１】
（３）単結晶シリコン抵抗体となるシリコン活性層厚が０．１μｍから０．５μｍであることを特徴とする半導体装置とした。
【００１２】
（４）埋込絶縁膜厚が０．１μｍから０．５μｍであることを特徴とする半導体装置とした。
【００１３】
（５）シリコン活性層と半導体支持基板との段差部側壁に形成されたサイドスペーサーが金属配線で接続され、サイドスペーサーの電位制御が可能であることを特徴とする半導体装置とした。
【００１４】
（６）単結晶シリコン抵抗体の上部に酸化膜絶縁膜を介してＭＯＳトランジスタのゲート電極材と同じである第２の多結晶シリコン層が配置され、第２の多結晶シリコンが金属配線で接続され、第２の多結晶シリコンの電位制御が可能であること特徴とする導体装置とした。
【００１５】
（７）単結晶シリコン抵抗体の上部に配置された第２の多結晶シリコンの上部に層間絶縁膜を介して金属配線層が配置され、金属配線層の電位制御が可能であることを特徴とする半導体装置とした。
【００１６】
（８）島状シリコン活性層からなる抵抗回路が、第１導電型の単結晶シリコン抵抗体および第２導電型の単結晶シリコン抵抗体から構成されていること特徴とする半導体装置とした。
【００１７】
（９）半導体支持基板と、半導体支持基板上に形成された埋込絶縁膜と、埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ(Silicon On Insulator)基板上に構成される半導体装置において、単結晶シリコン抵抗体を形成すべくシリコン活性層上にパターニングを施す工程と、シリコン活性層の一部の領域および埋込絶縁膜の一部の領域をエッチングにより除去し島状であるシリコン活性層および埋込絶縁膜を半導体支持基板上に形成することで単結晶シリコン抵抗体を形成する工程と、熱酸化による絶縁膜を０．０１μｍから０．０４μｍの厚さで形成する工程と、第１の多結晶シリコンをシリコン活性層から半導体支持基板表面部までの深さと同程度の厚さで堆積する工程と、異方性ドライエッチで第１の多結晶シリコンを絶縁膜表面が露出するまでエッチングを行い、島状のシリコン活性層および埋込絶縁膜と半導体支持基板の段差部側壁に絶縁膜を介しサイドスペーサーを形成する工程と、単結晶シリコン抵抗体の全域ないしは第１の領域に第１の導電型の不純物を１×１０１４〜９×１０１８atoms/cm3ドーピングする工程と、単結晶シリコン抵抗体の第２の領域に第２の導電型の不純物を１×１０１４〜９×１０１８atoms/cm3ドーピングする工程と、単結晶シリコン抵抗体にゲート絶縁膜を形成しゲート電極となる第２の多結晶シリコンを堆積する工程と、第２の多結晶シリコンをパターニング、エッチングを行い単結晶シリコン抵抗体上に一部にゲート電極を形成する工程と、単結晶シリコン抵抗体の第１の領域の一部ないし全域に１×１０１９atoms/cm3以上の第１の導電型の不純物をドーピングする工程と、単結晶シリコン抵抗体の第２の領域の一部ないし全域に１×１０１９atoms/cm3以上の第２の導電型の不純物をドーピングする工程と、ＳＯＩ基板上に中間絶縁膜を形成する工程と、ＳＯＩ基板上の中間絶縁膜にコンタクト孔を形成する工程と、コンタクト孔に金属配線を形成する工程と、保護膜を形成する工程を経ることで形成される半導体装置の製造方法とした。
【００１８】
（１０）シリコン活性層の除去後、埋込絶縁膜の除去に等方性ウェットエッチを用いることを特徴とする半導体装置の製造方法とした。
【００１９】
（１１）シリコン活性層の除去後、埋込絶縁膜の除去に異方性ドライエッチを用いることを特徴とする半導体装置の製造方法とした。
【００２０】
（１２）シリコン活性層の除去後、埋込絶縁膜を異方性ドライエッチで途中までエッチングし、残りの埋込絶縁膜を等方性ウェットエッチすることで、埋込絶縁膜を除去することを特徴とする半導体装置の製造方法とした。
【００２１】
（１３）単結晶シリコン抵抗体の第１の領域の一部及び全域への１×１０１９atoms/cm3以上の第１の導電型の不純物ドーピングが第１の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であり、単結晶シリコン抵抗体の第２の領域の一部及び全域への１×１０１９atoms/cm3以上の第２の導電型の不純物ドーピングが第２の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であることを特徴とする半導体装置の製造方法とした。
【００２２】
【発明の実施の形態】
以下、本発明の実施例を、図面を用いて詳細に説明する。図１は本発明の一実施例である単結晶シリコン活性層の抵抗体の断面図である。
【００２３】
本実施例では抵抗体をＮ-抵抗体を例として示している。Ｐ型半導体支持基板101、主に酸化膜からなる埋込絶縁膜102、Ｐ型シリコン活性層103から構成されるＳＯＩ基板において、シリコン活性層103をエッチングによりパターニングした単結晶シリコンの両端に金属配線材と十分なコンタクトを取るための高濃度不純物領域であるＮ＋単結晶シリコン領域108と、高抵抗なＮ-単結晶シリコン領域109を有したＮ-抵抗体121を形成している。この高抵抗なＮ-単結晶シリコン領域109の不純物濃度をイオン注入で制御し、所望の抵抗値を有する抵抗体を形成する。そしてこのＮ−抵抗体121の側壁に酸化膜からなる絶縁膜104を介して第１の多結晶シリコンからなるサイドスペーサー105を形成し、このサイドスペーサーで電位固定する構造となっている。さらに単結晶シリコンのＮ‐抵抗体121の上部にもゲート電極106をゲート絶縁膜107を介して配置している。尚、ここでは金属配線は省略している。
【００２４】
またここではＮ-抵抗体で説明しているが、抵抗体の導電型をＰ型としたＰ-抵抗体で抵抗回路を構成しても構わない。このときもＮ型と同様にＰ-抵抗体にも高抵抗領域と高濃度不純物領域を有し、高抵抗領域の不純物濃度により抵抗値を設定する。また図１にはＮ-抵抗体121のみを示しているが、それらの抵抗体の特徴と製品に要求される特性とを考慮しＮ-抵抗体およびＰ-抵抗体の両方をする場合もある。
【００２５】
多結晶シリコンを抵抗体に利用した際に問題となる、結晶粒径のばらつきなどに起因する抵抗値のばらつきは、単結晶シリコンのシリコン活性層を利用することで回避することができる。また多結晶シリコン抵抗体の場合通常5ｋΩ/□から２０ｋΩ/□のシート抵抗値のものが用いられるが、イオン注入による不純物導入のドーズ量と抵抗値の関係が指数関数的に変化するため抵抗値を数十ｋΩ/□程度から数百ｋΩ/□までの高抵抗にする場合、少量のドーズ量の変動により抵抗値が大きく変わってしまう。よってイオン注入工程のバラツキによる抵抗バラツキが顕著となるため多結晶シリコンでは高抵抗化が困難である。これに対し単結晶シリコンで形成する抵抗体の場合、ドーズ量と抵抗値の相関関係は直線関係であるため高抵抗側でも抵抗値制御が容易となり、抵抗体の高抵抗化が可能となる。これにより抵抗回路の面積縮小につながるため単結晶シリコン抵抗体は非常に有効となる。尚、埋込絶縁膜102までエッチングしていることで、Ｐ型半導体支持基板101に素子を形成することも可能となっている。
【００２６】
図２は単結晶シリコンであるＰ型シリコン活性層103を利用したＮ-抵抗体の平面図の一実施例を示したものである。この図では抵抗体を2つ並べている。尚、図２のＡ−Ａ’間で切った断面図が図１に相当する。またＢ−Ｂ’間で切った断面図を図３に示す。
【００２７】
Ｎ-抵抗体121の側壁に形成された多結晶シリコンからなるサイドスペーサー105はコンタクトホール202を介して金属配線が接続され任意の電位固定が可能となっている。そしてこの単結晶シリコンのＮ-抵抗体121の周囲をサイドスペーサー105でぐるりと囲み、サイドスペーサーによる電位固定によってＮ-抵抗体121がＰ型半導体支持基板101からの電位変動の影響を受けにくくする構造としている。とくにＮ-抵抗体121の下部には埋込絶縁膜102があるため、さらにその下部のＰ型半導体支持基板101にウェルを精度よく形成することが困難であり、半導体支持基板―単結晶シリコン抵抗体間の電位差変動による抵抗値変動が懸念されるが、サイドスペーサーを形成することで抵抗体との電位差変動による抵抗値変動を抑制することが可能であり、また各々の抵抗体のサイドスペーサーの電位分割も容易となる。埋込絶縁膜厚が０．１μｍ〜０．５μｍであるのに対し、単結晶シリコン抵抗体とサイドスペーサー間の酸化膜絶縁膜の膜厚を例えば０．０１μｍ〜０．０４μｍ程度とすることで半導体支持基板間電位変動があっても、サイドスペーサーの電位固定で抵抗値の変動を抑えることが可能となる。尚、コンタクト202は金属配線がサイドスペーサーと接合するのであれば、任意の位置に配置してよい。
【００２８】
またこの構造によりＰ型シリコン活性層103、埋込絶縁膜102が厚くなりエッチングにより段差が生じても、サイドスペーサー105で段差緩和を図ることができ、フォトレジストのコーティングにおけるコートムラ防止が可能となる。
さらにＮ-抵抗体121の電位固定を図るために、第２の多結晶シリコンからなるゲート電極106をＮ-抵抗体121の上部にも配置している。図４には図２のＣ−Ｃ’間で切った断面図を示しており、Ｎ‐抵抗体の上部にゲート電極となる多結晶シリコン401を積層している。これによりＮ-抵抗体121の上下で電位固定が可能となる。そして層間絶縁膜を介してさらに金属配線層を配置してさらに電位固定を図っている。
【００２９】
尚、本発明である図１ではＰ型シリコン活性層103と埋込絶縁膜102を共にエッチングし抵抗体を形成しているが、図７で示すように埋込絶縁膜102はエッチングせず、Ｐ型シリコン活性層103のみをエッチングし抵抗体を形成し、抵抗体の側壁にサイドスペーサーを形成する構造も可能である。
【００３０】
次に図１の半導体装置を、製造工程例である図5を用いてより詳しく説明する。
Ｐ型導電型であるＰ型半導体支持基板101上に膜厚が０．１μｍから０．５μｍである埋込絶縁膜102が形成され、さらにこの埋込絶縁膜102の上に膜厚が０．１μｍから０．５μｍのＰ型導電型のＰ型シリコン活性層103を有する、貼り合わせＳＯＩ基板を用意する。このＳＯＩ基板の埋込絶縁膜102の厚さ、およびＰ型シリコン活性層103の厚さはシリコン活性層上に形成するＣＭＯＳデバイスが必要とする特性により決まる。また半導体支持基板とシリコン活性層 の濃度が異なるＳＯＩ基板や、半導体支持基板とシリコン活性層の導電型が異なるＳＯＩ基板を用いても構わない。さらにシリコン活性層と半導体支持基板が同導電型で基板濃度も等しい場合はＳＩＭＯＸ基板を用いても構わない。
【００３１】
このＳＯＩ基板にフォトレジスト501をコートし、Ｐ型シリコン活性層103上に形成する抵抗体のパターニングを施す（図５(a)）。このレジストパターン501をマスク材としてＲＩＥ異方性ドライエッチでＰ型シリコン活性層103を埋込絶縁膜102が露出するまでエッチングする(図５(b))。さらにフォトレジスト501をマスク材として、埋込絶縁膜102をウェットエッチでエッチングする(図５(c))。ウェットエッチは等方性にエッチングが進むため埋込絶縁膜102にサイドエッチが入るが、その後ＣＶＤ法で堆積させる多結晶シリコン502は成膜時のカバレッジが良い為,サイドエッチ部分まで多結晶シリコンがまわり込んで堆積する。これにより形成した抵抗体へのサイドスペーサーの電位固定効果が側部のみならず、抵抗体下部の一部分にまで発揮することができる。また本実施例では埋込絶縁膜除去をウェットエッチで説明しているが、ＲＩＥ異方性ドライエッチを用いても構わない。またドライエッチを途中で止め、残りの埋込絶縁膜をウェットエッチングで除去しても構わない。埋込絶縁膜102の除去に等方性ウェットエッチを用いることで、Ｐ型半導体支持基板101にダメージを与えることもないため、このＰ型半導体支持基板101に素子を形成することも可能となる。
【００３２】
次に熱酸化を行い、Ｐ型シリコン活性層103及びＰ型半導体支持基板101間に絶縁膜104を形成する。この熱酸化による絶縁膜の膜厚はおよそ０．０１μｍから０．０４μｍである。この絶縁膜上に、減圧ＣＶＤ法で第１の多結晶シリコン501を堆積させる（図５(d)）。この時多結晶シリコンは、ウェットエッチングによる埋込絶縁膜102の横方向エッチで形成された庇形状部分にも回り込んで堆積する。この多結晶シリコン501の膜厚は、シリコン活性層から半導体支持基板までの深さと同等とする。その後ＲＩＥ異方性ドライエッチで多結晶シリコン膜501をその下の絶縁膜104が露出するまでエッチングすることで、Ｐ型シリコン活性層103とＰ型半導体支持基板101の段差部側壁に多結晶シリコンのサイドスペーサー105を形成する（図５(e )）。これらの工程により半導体支持基板開口部形成で生じた段差形状を改善する効果も期待できる。
【００３３】
上記の工程のあと、ＣＭＯＳ半導体装置の形成に付随して抵抗体の形成を行う。本実施例である単結晶シリコンからなるＮ-抵抗体の製造工程例を図６に示す。
【００３４】
Ｐ型シリコン活性層103に例えばリンをイオン注入し、１０００〜１１７５℃で３０分から５時間アニールを行いリンを拡散させ、例えば不純物濃度が１×１０１６〜１×１０１７atoms/cm3程度となるようなＮウェル拡散層601を形成する。この時Ｎ-抵抗体のＮ-単結晶シリコン領域109の形成をこのＮウェル形成のイオン注入で代用してもよい。その後図６(ａ)で示す様にＬＯＣＯＳ法によりフィールド絶縁膜602を埋込絶縁膜102に到達する厚さで形成する。ここではＮウェル601形成後にフィールド絶縁膜602を形成したが、フィールド絶縁膜形成後にＮウェルを形成しても構わない。
【００３５】
また、抵抗体領域への不純物導入法として、フォトレジストでパターニングしマスクで選択的にＮ型不純物およびＰ型不純物をイオン注入しＮ-抵抗体およびＰ-抵抗体をそれぞれ作り分ける方法も可能である。この時Ｎ-単結晶シリコン領域への不純物導入は１×１０14〜９×１０18atoms／cm3程度の濃度で、イオン注入をリンの代わりに砒素を用いても構わない。またＰ-単結晶シリコン領域への不純物導入は１×１０14〜９×１０18atoms／cm3程度の濃度で、イオン注入にはボロンまたはＢＦ２を用いても構わない。さらに低濃度の抵抗体領域形成を、しきい値電圧調整用のイオン注入を利用することで所望の抵抗値を得ることも可能としている。
【００３６】
その後、熱酸化によるゲート絶縁膜107を膜厚が１００〜３００Åほど形成し、所望のしきい値電圧を得るためイオン注入したのち、減圧ＣＶＤ法でゲート電極となる第２の多結晶シリコ603を例えば２０００Åから４０００Åほど堆積させる（図６(ｂ)）。その後フォトレジストでパターニングを施しゲート電極106を形成する。
そしてこのとき低濃度不純物濃度である抵抗体の高抵抗領域上部にもゲート電極を形成する。このようにすることで後の工程で行う抵抗体の高濃度拡散電極領域を自己整合的に形成することができ、抵抗体の長さの精度を良くすることが可能となる。また必要でなければ抵抗体上部にゲート電極を形成しないでもよい。
【００３７】
その後フォトレジストでパターニングおよびイオン注入を行いＮＭＯＳトランジスタおよびＰＭＯＳトランジスタのソース・ドレインとなる高濃度不純物拡散層を形成する。図６(ｃ)ではＮ-抵抗体の高濃度拡散電極を形成するために、ＮＭＯＳトランジスタの高濃度不純物拡散層605形成のイオン注入と同時に行い、Ｎ+単結晶シリコン108を形成している。同様にＰ型抵抗体であればＰＭＯＳトランジスタの高濃度不純物導入と同時に、Ｐ型抵抗体の高濃度拡散電極の形成を行う。
【００３８】
その後図示はしないが従来の半導体プロセスと同様に、中間絶縁膜の形成、コンタクトホール形成、アルミニウム配線パターンの形成を行う。この時、多結晶シリコンのサイドスペーサー部にもコンタクトホールを形成しサイドスペーサーの電位を制御できるようにする。またアルミニウム配線層も抵抗体上部に形成する。
【００３９】
そして保護膜の形成とそのパターニングを経て、単結晶シリコン抵抗体を有する相補型ＭＯＳ半導体装置が形成される。
【００４０】
以上本発明の実施の形態をＰ型半導体基板を用いた実施例により説明してきたが、基板の極性を逆にしてＮ型の半導体基板を用いたＮ基板Ｐウェル型の場合も同様な効果が得られる。
【００４１】
【発明の効果】
本発明はＣＭＯＳと抵抗回路を含む半導体装置において、抵抗体を単結晶シリコンで構成することで、高抵抗で消費電力を抑えつつ面積を縮小したブリーダー抵抗回路を提供することができ、また抵抗体の側壁に絶縁膜を介し第１の多結晶シリコンからなるサイドスペーサーと抵抗体の上部にゲート絶縁膜を介し第２の多結晶シリコンからなるゲート電極が設置された構造とすることで、基板間電位差変動による抵抗値変動を抑制し、高精度な電位分割が可能となる。
【図面の簡単な説明】
【図１】 本発明の半導体装置の一実施例を示す断面図である。
【図２】 本発明の半導体装置の一実施例を示す平面図である。
【図３】本発明の図３のＢ−Ｂ部分を切った断面図である。
【図４】本発明の図３のＣ−Ｃ部分を切った断面図である。
【図５】本発明の半導体装置における抵抗体の製造方法の一実施例を示す工程断面図である。
【図６】本発明の、図５以降の製造方法の一実施例を示す工程断面図である。
【図７】本発明の半導体装置の他の一実施例を示す断面図である。
【符号の説明】
１０１ Ｐ型半導体支持基板
１０２ 埋込絶縁膜
１０３ Ｐ型シリコン活性層
１０４ 絶縁膜
１０５ サイドスペーサー
１０６ ゲート電極
１０７ ゲート絶縁膜
１０８ Ｎ+単結晶シリコン
１０９ Ｎ-単結晶シリコン
１２１ Ｎ‐抵抗体
２０１ コンタクトホール
２０２ コンタクトホール
２０３ コンタクトホール
３０１ 金属配線
３０２ 層間絶縁膜
４０１ ゲート電極となる多結晶シリコン
４０２ 金属配線
５０１ フォトレジスト
５０２ 多結晶シリコン
６０１ フィールド絶縁膜
６０２ Ｎウェル領域
６０３ 多結晶シリコン
６０４ フォトレジスト
６０５ Ｎ+高濃度不純物拡散層
６０６ Ｐ+高濃度不純物拡散層
６１１ ＮＭＯＳ
６１２ ＰＭＯＳ
Claims (12)
- 半導体支持基板と前記半導体支持基板上に形成された埋込絶縁膜と前記埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ基板上に構成される半導体装置において、前記シリコン活性層の一部分および前記埋込絶縁膜の一部分を除去し、前記半導体支持基板上に島状に形成された、抵抗回路を構成するための単結晶シリコン抵抗体となる前記シリコン活性層および前記埋込絶縁膜が配置され、前記単結晶シリコン抵抗体となる前記シリコン活性層および前記埋込絶縁膜と前記半導体支持基板とからなる段差部の側壁に絶縁膜を介し第一の多結晶シリコンからなるサイドスペーサーが形成されていることを特徴とする半導体装置。
- 前記単結晶シリコン抵抗体となる前記シリコン活性層の厚さが０．１μｍから０．５μｍであることを特徴とする請求項１記載の半導体装置。
- 前記埋込絶縁膜の厚さが０．１μｍから０．５μｍであることを特徴とする請求項１記載の半導体装置。
- 前記段差部の側壁に形成された前記サイドスペーサーが金属配線で接続され、前記サイドスペーサーの電位制御が可能であることを特徴とする請求項１記載の半導体装置。
- 前記単結晶シリコン抵抗体の上部に酸化膜絶縁膜を介してＭＯＳトランジスタのゲート電極材と同じである第２の多結晶シリコン層が配置され、前記第２の多結晶シリコンが金属配線で接続され、前記第２の多結晶シリコンの電位制御が可能であること特徴とする請求項１記載の半導体装置。
- 前記単結晶シリコン抵抗体の上部に配置された前記第２の多結晶シリコンの上部に層間絶縁膜を介して金属配線層が配置され、前記金属配線層の電位制御が可能であることを特徴とする請求項１記載の半導体装置。
- 前記島状シリコン活性層からなる抵抗回路が、第１導電型の単結晶シリコン抵抗体および第２導電型の単結晶シリコン抵抗体から構成されていること特徴とする請求項１記載の半導体装置。
- 半導体支持基板と、前記半導体支持基板上に形成された埋込絶縁膜と、前記埋込絶縁膜上に形成されたシリコン活性層からなるＳＯＩ(Silicon On Insulator)基板上に構成される半導体装置において、
単結晶シリコン抵抗体を形成すべく前記シリコン活性層上にパターニングを施す工程と、
前記シリコン活性層の一部の領域および前記埋込絶縁膜の一部の領域をエッチングにより除去し島状であるシリコン活性層および埋込絶縁膜を前記半導体支持基板上に形成することで単結晶シリコン抵抗体を形成する工程と、
熱酸化による絶縁膜を０．０１μｍから０．０４μｍの厚さで形成する工程と、
第１の多結晶シリコンを前記シリコン活性層から前記半導体支持基板表面部までの深さと同程度の厚さで堆積する工程と、
異方性ドライエッチで前記第１の多結晶シリコンを前記絶縁膜表面が露出するまでエッチングを行い、島状の前記シリコン活性層および前記埋込絶縁膜と前記半導体支持基板の段差部側壁に前記絶縁膜を介しサイドスペーサーを形成する工程と、
前記単結晶シリコン抵抗体の全域ないしは第１の領域に第１の導電型の不純物を１×１０14〜９×１０18atoms/cm3ドーピングする工程と、
前記単結晶シリコン抵抗体の第２の領域に第２の導電型の不純物を１×１０14〜９×１０18atoms/cm3ドーピングする工程と、
前記単結晶シリコン抵抗体にゲート絶縁膜を形成しゲート電極となる第２の多結晶シリコンを堆積する工程と、
前記第２の多結晶シリコンをパターニング、エッチングを行い前記単結晶シリコン抵抗体上に一部にゲート電極を形成する工程と、
前記単結晶シリコン抵抗体の第１の領域の一部ないし全域に１×１０19atoms/cm3以上の第１の導電型の不純物をドーピングする工程と、
前記単結晶シリコン抵抗体の第２の領域の一部ないし全域に１×１０19atoms/cm3以上の第２の導電型の不純物をドーピングする工程と、
前記ＳＯＩ基板上に中間絶縁膜を形成する工程と、
前記ＳＯＩ基板上の前記中間絶縁膜にコンタクト孔を形成する工程と、
前記コンタクト孔に金属配線を形成する工程と、
保護膜を形成する工程を経ることで形成される半導体装置の製造方法。 - 前記シリコン活性層の除去後、前記埋込絶縁膜の除去に等方性ウェットエッチを用いることを特徴とする、請求項８記載の半導体装置の製造方法。
- 前記シリコン活性層の除去後、前記埋込絶縁膜の除去に異方性ドライエッチを用いることを特徴とする、請求項８記載の半導体装置の製造方法。
- 前記シリコン活性層の除去後、前記埋込絶縁膜を異方性ドライエッチで途中までエッチングし、残りの前記埋込絶縁膜を等方性ウェットエッチすることで、前記埋込絶縁膜を除去することを特徴とする、請求項８記載の半導体装置の製造方法。
- 前記単結晶シリコン抵抗体の第１の領域の一部及び全域への１×１０19atoms/cm3以上の第１の導電型の不純物ドーピングが第１の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であり、前記単結晶シリコン抵抗体の第２の領域の一部及び全域への１×１０19atoms/cm3以上の第２の導電型の不純物ドーピングが第２の導電型のＭＯＳトランジスタの拡散領域ドーピングと同時であることを特徴とする請求項８記載の半導体装置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003066896A JP4162515B2 (ja) | 2002-03-25 | 2003-03-12 | 半導体装置およびその製造方法 |
| US10/395,675 US7002235B2 (en) | 2002-03-25 | 2003-03-24 | Semiconductor device |
| TW092106531A TWI295106B (en) | 2002-03-25 | 2003-03-24 | Semiconductor device and method therefore |
| KR1020030018482A KR100973866B1 (ko) | 2002-03-25 | 2003-03-25 | 반도체 장치 및 반도체 장치 제조방법 |
| CNB031286348A CN100530661C (zh) | 2002-03-25 | 2003-03-25 | 半导体装置及其制造方法 |
| US11/209,057 US7375001B2 (en) | 2002-03-25 | 2005-08-22 | Semiconductor device and method therefore |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002084020 | 2002-03-25 | ||
| JP2002191837 | 2002-07-01 | ||
| JP2003066896A JP4162515B2 (ja) | 2002-03-25 | 2003-03-12 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004088064A JP2004088064A (ja) | 2004-03-18 |
| JP4162515B2 true JP4162515B2 (ja) | 2008-10-08 |
Family
ID=28794768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003066896A Expired - Fee Related JP4162515B2 (ja) | 2002-03-25 | 2003-03-12 | 半導体装置およびその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7002235B2 (ja) |
| JP (1) | JP4162515B2 (ja) |
| KR (1) | KR100973866B1 (ja) |
| CN (1) | CN100530661C (ja) |
| TW (1) | TWI295106B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW594884B (en) * | 2003-05-29 | 2004-06-21 | Univ Nat Chiao Tung | Laser re-crystallization method of low temperature polysilicon thin film transistor |
| US7115449B2 (en) * | 2003-06-24 | 2006-10-03 | National Chiao Tung University | Method for fabrication of polycrystalline silicon thin film transistors |
| JP2006073627A (ja) * | 2004-08-31 | 2006-03-16 | Toshiba Corp | 半導体集積装置 |
| JP2007165492A (ja) * | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
| US7718494B2 (en) * | 2007-04-09 | 2010-05-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming high-drain-voltage tolerance MOSFET transistor in a CMOS process flow with double well dose approach |
| WO2011096265A1 (ja) * | 2010-02-04 | 2011-08-11 | シャープ株式会社 | 転写方法および半導体装置の製造方法並びに半導体装置 |
| US8583237B2 (en) | 2010-09-13 | 2013-11-12 | Cranial Medical Systems, Inc. | Devices and methods for tissue modulation and monitoring |
| US8298904B2 (en) | 2011-01-18 | 2012-10-30 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| US8652922B2 (en) * | 2011-01-18 | 2014-02-18 | International Business Machines Corporation | Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture |
| FR3020489B1 (fr) * | 2014-04-25 | 2017-12-08 | Somfy Sas | Procede de commande et/ou de controle d’au moins un actionneur |
| JP6063903B2 (ja) * | 2014-06-30 | 2017-01-18 | 株式会社フジクラ | 高周波回路及び光変調器 |
| US10340220B2 (en) * | 2015-08-26 | 2019-07-02 | Intel Corporation | Compound lateral resistor structures for integrated circuitry |
| SG11201807888XA (en) * | 2016-03-18 | 2018-10-30 | Nippon Telegraph & Telephone | Optical modulator |
| US10388273B2 (en) * | 2016-08-10 | 2019-08-20 | Roku, Inc. | Distributed voice processing system |
| US10329828B2 (en) * | 2016-10-13 | 2019-06-25 | Harpal C Singh | Smart management system for garage doors and electronic devices |
| JP7010668B2 (ja) * | 2017-03-14 | 2022-01-26 | エイブリック株式会社 | 半導体装置 |
| US20180269270A1 (en) * | 2017-03-14 | 2018-09-20 | Ablic Inc. | Semiconductor device |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920004957B1 (ko) * | 1988-11-12 | 1992-06-22 | 현대 전자산업 주식회사 | 산화물 측면벽의 폴리실리콘 스페이서를 이용한 고저항 부하 제조방법 |
| JP3404064B2 (ja) * | 1993-03-09 | 2003-05-06 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| US5864162A (en) * | 1993-07-12 | 1999-01-26 | Peregrine Seimconductor Corporation | Apparatus and method of making a self-aligned integrated resistor load on ultrathin silicon on sapphire |
| JPH07321327A (ja) * | 1994-05-25 | 1995-12-08 | Nippondenso Co Ltd | 半導体装置及びその製造方法 |
| JPH09289285A (ja) * | 1996-04-19 | 1997-11-04 | Nec Corp | 半導体装置およびその製造方法 |
| JPH09289323A (ja) * | 1996-04-23 | 1997-11-04 | Matsushita Electric Works Ltd | 半導体装置の製造方法 |
| US6229165B1 (en) * | 1997-08-29 | 2001-05-08 | Ntt Electronics Corporation | Semiconductor device |
| EP0923116A1 (en) * | 1997-12-12 | 1999-06-16 | STMicroelectronics S.r.l. | Process for manufacturing integrated multi-crystal silicon resistors in MOS technology and integrated MOS device comprising multi-crystal silicon resistors |
| JP3650281B2 (ja) * | 1999-05-07 | 2005-05-18 | セイコーインスツル株式会社 | 半導体装置 |
| JP3722655B2 (ja) * | 1999-11-12 | 2005-11-30 | シャープ株式会社 | Ｓｏｉ半導体装置 |
| US6461900B1 (en) * | 2001-10-18 | 2002-10-08 | Chartered Semiconductor Manufacturing Ltd. | Method to form a self-aligned CMOS inverter using vertical device integration |
-
2003
- 2003-03-12 JP JP2003066896A patent/JP4162515B2/ja not_active Expired - Fee Related
- 2003-03-24 US US10/395,675 patent/US7002235B2/en not_active Expired - Lifetime
- 2003-03-24 TW TW092106531A patent/TWI295106B/zh not_active IP Right Cessation
- 2003-03-25 KR KR1020030018482A patent/KR100973866B1/ko active IP Right Grant
- 2003-03-25 CN CNB031286348A patent/CN100530661C/zh not_active Expired - Fee Related
-
2005
- 2005-08-22 US US11/209,057 patent/US7375001B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060035421A1 (en) | 2006-02-16 |
| US20040026738A1 (en) | 2004-02-12 |
| KR100973866B1 (ko) | 2010-08-03 |
| US7375001B2 (en) | 2008-05-20 |
| TW200307367A (en) | 2003-12-01 |
| JP2004088064A (ja) | 2004-03-18 |
| US7002235B2 (en) | 2006-02-21 |
| CN100530661C (zh) | 2009-08-19 |
| TWI295106B (en) | 2008-03-21 |
| CN1450650A (zh) | 2003-10-22 |
| KR20030077438A (ko) | 2003-10-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375001B2 (en) | Semiconductor device and method therefore | |
| JP3462301B2 (ja) | 半導体装置及びその製造方法 | |
| EP0187016A2 (en) | MISFET with lightly doped drain and method of manufacturing the same | |
| JPH08250728A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JPH1197693A (ja) | 半導体装置およびその製造方法 | |
| JPS638622B2 (ja) | ||
| KR20010039879A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100333168B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| US7611957B2 (en) | Method of manufacturing semiconductor device | |
| JP2002270850A (ja) | 二重ゲート電界効果トランジスタ | |
| US8748988B2 (en) | Semiconductor device having resistor formed of a polycrystalline silicon film | |
| JP4898024B2 (ja) | 半導体装置の製造方法 | |
| US7772619B2 (en) | Semiconductor device having a fin structure and fabrication method thereof | |
| JPH02208952A (ja) | 半導体装置及びその製造方法 | |
| KR100639979B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP2003007841A (ja) | 半導体装置の製造方法 | |
| JPH10335484A (ja) | 半導体装置の製造方法 | |
| JP3307481B2 (ja) | 半導体装置 | |
| KR20040066024A (ko) | 반도체 장치와 그 제조 방법 | |
| US7705463B2 (en) | Biasing device for low parasitic capacitance in integrated circuit applications | |
| JPS6050063B2 (ja) | 相補型ｍｏｓ半導体装置及びその製造方法 | |
| US6362067B1 (en) | Accurate self-aligned resistor structure and method of making the same | |
| US20080237801A1 (en) | Semiconductor device | |
| JPH06112218A (ja) | 半導体装置及びその製造方法 | |
| JPH04142749A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040304 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080416 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080722 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4162515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091108 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |